KR100454848B1 - 반도체 소자 제조용 노광장치 및 방법 - Google Patents

반도체 소자 제조용 노광장치 및 방법 Download PDF

Info

Publication number
KR100454848B1
KR100454848B1 KR10-2002-0024254A KR20020024254A KR100454848B1 KR 100454848 B1 KR100454848 B1 KR 100454848B1 KR 20020024254 A KR20020024254 A KR 20020024254A KR 100454848 B1 KR100454848 B1 KR 100454848B1
Authority
KR
South Korea
Prior art keywords
light
reticle
exposure apparatus
pattern
difference
Prior art date
Application number
KR10-2002-0024254A
Other languages
English (en)
Other versions
KR20030085945A (ko
Inventor
김우용
하정혁
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0024254A priority Critical patent/KR100454848B1/ko
Publication of KR20030085945A publication Critical patent/KR20030085945A/ko
Application granted granted Critical
Publication of KR100454848B1 publication Critical patent/KR100454848B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026Focusing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034Leveling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

투영 렌즈의 상태 및 사용 부위에 따라 샷 영역 내의 각 지점에서 발생된 포커스 차이로 인해 패턴 CD(Critical Dimension)가 심하게 발생되어 생산 칩의 수율이 저하되는 것을 방지한 반도체 소자 제조용 노광장치 및 방법에 관한 것으로, 본 발명은, 레티클에 입사된 빛을 회절시킨 후 투영 렌즈를 통해 축소함으로써 웨이퍼 스테이지상의 웨이퍼에 제공되는 각각의 샷에 감광막 패턴을 형성하는 반도체 소자 제조용 노광장치에 있어서, 상기 샷에 도달되는 빛을 여러 지점의 설정 위치에서 각각 수광하도록 상기 웨이퍼 스테이지에 설치되는 수광 센서들과, 상기 수광 센서들에 수광된 빛을 변환하여 주파수 또는 전압 값의 차이로 표시함으로써 상기 설정 위치에서의 포커스 차이를 표시하는 표시 수단을 포함하는 반도체 소자 제조용 노광장치를 제공한다.

Description

반도체 소자 제조용 노광장치 및 방법{EXPOSURE TOOL AND METHOD FOR FABRICATING SEMICONDUCTOR}
본 발명은 반도체 소자 제조용 노광장치 및 방법에 관한 것으로, 보다 상세하게는 투영 렌즈의 상태 및 사용 부위에 따라 샷 영역 내의 각 지점에서 발생된 포커스 차이로 인해 패턴 CD(Critical Dimension)가 심하게 발생되어 생산 칩의 수율이 저하되는 것을 방지한 반도체 소자 제조용 노광장치 및 이 장치를 이용한 노광 방법에 관한 것이다.
반도체 소자 제조 공정 중 사진 공정은 웨이퍼에 형성된 감광막에 레티클 패턴을 전사시켜 감광막 패턴을 형성하기 위한 공정이다. 감광막 패턴 제조 방법은 먼저 감광액을 웨이퍼에 도포한 후 소정 온도에서 베이킹(baking)하여 감광막을 형성한다. 감광막 위에 레티클 패턴을 형성하기 위해 스텝퍼(stepper)라는 반도체 노광장치를 이용하여 감광막 위에 레티클 패턴 이미지를 전사시킨다. 레티클 패턴 이미지가 전사되면 감광막을 식각하여 감광막 패턴을 형성하고, 이 후 감광막 패턴을 이용하여 웨이퍼를 식각하여 반도체 회로를 형성하게 된다.
웨이퍼 위에 회로를 형성하기 위한 감광막 패턴을 전사시키는 노광장치의 구성을 도 1을 이용하여 설명하면 다음과 같다.
도시한 바와 같이 노광장치는 크게 조명원(112), 투영 렌즈(114), 웨이퍼 스테이지(116), 컴퓨터(118) 및 제어기(120)를 포함한다. 조명원(112)은 수은 램프의 g-라인(λ=436nm) 및 i-라인(λ=365nm)과 KrF 엑사이머 레이저(λ=248nm)등이 사용되며 조명원(112)에서 발생된 빛은 레티클(reticle)(122)로 입사된다. 레티클(122)로 입사된 빛은 레티클(122)의 회절 격자를 통과하면서 0차광 및 1차광, 2차광, 3차광, ...들로 회절되어 레티클의 패턴에 따른 빛 이미지를 형성하며 빛 이미지는 투영 렌즈(114)에서 축소된 후 웨이퍼(124) 위에 형성된 감광막에 입사된다.
레티클(122)의 패턴에 따른 빛 이미지가 입사된 감광막은 중합 반응되며 반응된 영역에는 레티클(122)의 패턴이 형성되며, 웨이퍼(124) 전체적으로 레티클(122) 패턴을 형성하기 위해 웨이퍼 스테이지(116)가 구동된다. 웨이퍼 스테이지(116)는 웨이퍼(124)를 X 및 Y축 방향으로 일정한 간격으로 이송시켜 웨이퍼(124) 위에 형성된 감광막에 전체적으로 레티클(122)의 패턴을 형성하게 된다.
웨이퍼(124) 위에 레티클(122) 패턴을 형성하기 위해 노광장치의 제어기(120)는 조명원(112) 및 웨이퍼 스테이지(116)를 구동하며, 이들을 구동시키기 위한 데이터는 컴퓨터(118)를 통해 입력된다. 컴퓨터(118)를 통해 입력된 데이터는 제어기(120)로 전송되며 제어기(120)는 전송된 데이터에 따라 조명원(112)을 활성화시키고 웨이퍼 스테이지(116)를 구동시켜 웨이퍼(124)에 형성된 감광막에 전체적으로 빛 이미지가 형성되도록 한다.
그런데, 이러한 구성의 노광장치는 웨이퍼(124) 위에 형성된 감광막에 레티클(122) 패턴을 형성하기 위해 빛(0차광, 1차광, 2차광, 3차광, ...)의 초점이 정확하게 형성되어야 한다. 그러나, 상기 투영 렌즈(114)를 통과한 빛은 렌즈 상태, 렌즈 사용 부위 및 웨이퍼 스테이지의 상태에 따라, 도 2에 도시한 바와 같이 한 개의 샷(shot)(126)의 각 지점에서 포커스 차이가 발생하게 되고, 이러한 포커스 차이는 원형 점선 내에 도시한 바와 같이 패턴 CD 차이를 심하게 발생시키게 된다. 즉, 샷(126)의 중심부에서는 포커스가 양호하여 원하는 형상의 감광막 패턴(128)이 형성되었더라도, 샷(126)의 좌상측부 및 좌하측부에서는 포커스 차이로 인해 감광막 패턴(128)이 양호하지 못한 형상으로 형성될 수가 있다.
그러나, 종래의 노광장치 및 이 장치를 이용한 노광 방법은 웨이퍼에 감광막 패턴(128)을 형성한 후에만 포커스 차이로 인한 패턴 CD를 판별할 수 있으므로, 생산 칩의 수율이 저하되는 문제점이 있다.
이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 투영 렌즈의 상태 및 사용 부위에 따라 샷 영역 내의 각 지점에서 발생된 포커스 차이로 인해 패턴 CD(Critical Dimension)가 심하게 발생되어 생산 칩의 수율이 저하되는 것을 방지한 반도체 소자 제조용 노광장치 및 방법을 제공함을 목적으로 한다.
도 1은 일반적인 반도체 소자 제조용 노광장치를 도시한 개략적인 도면이고,
도 2는 도 1의 노광 장치에 의해 형성된 감광막 패턴을 나타내는 도면이며,
도 3은 본 발명에 따른 반도체 소자 제조용 노광장치를 도시한 개략적인 도면이고,
도 4는 도 3의 웨이퍼 스테이지를 나타내는 평면도이며,
도 5는 도 3의 오실로스코프에서 출력되는 신호 파형을 나타내는 도면이고,
도 6은 도 3의 장치에 따른 노광 방법을 나타내는 블럭도이다.
상기한 목적을 달성하기 위하여 본 발명은,
레티클에 입사된 빛을 회절시킨 후 투영 렌즈를 통해 축소함으로써 웨이퍼 스테이지상의 웨이퍼에 제공되는 각각의 샷에 감광 패턴을 형성하는 반도체 소자 제조용 노광장치에 있어서, 상기 샷에 도달되는 빛을 여러 지점의 설정 위치에서 각각 수광하도록 상기 웨이퍼 스테이지에 설치되는 수광 센서들과, 상기 수광 센서들에 수광된 빛을 변환하여 주파수 또는 전압 값의 차이로 표시함으로써 상기 설정 위치에서의 포커스 차이를 표시하는 표시 수단을 포함하는 반도체 소자 제조용 노광장치를 제공한다.
그리고, 상기 노광장치를 이용한 본 발명의 노광 방법은,
레티클 내의 피치 어레이 중에서 현재 진행되어야 할 최소 피치 사이즈를 선택하는 단계와;
상기 레티클에 광을 입사시키는 단계와;
투영렌즈에서 출사된 회절광을 수광하며, 수광 센서에 수광된 광들을 변환하여 주파수 차이에 의한 위상차를 검출하는 단계와;
상기 위상차가 0이 되도록 웨이퍼 스테이지의 레벨링 위치를 조정하는 단계와;
반도체 소자를 노광하는 단계;
를 포함한다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 노광장치의 개략적인 구성도를 도시한 것이고, 도 4는 도 3의 웨이퍼 스테이지의 평면도를 도시한 것이며, 도 5는 도 3의 오실로스코프에서 출력되는 신호 파형을 나타내는 도면을 도시한 것이고, 도 6은 도 3의 장치에 따른 노광 방법을 나타내는 블록도를 도시한 것이다.
본 발명의 노광장치는 레티클에 빛을 수직으로 입사시키는 일반 조명법과 상기 빛을 레티클에 사축으로 입사시키는 변형 조명법을 모두 사용할 수 있는바, 도 3에서는 설명의 편의를 위해 일반 조명법을 사용하는 노광장치를 도시하였으며, 이의 기본적인 구성은 도 1의 노광장치와 동일하다.
수은 램프의 g-라인 및 i-라인과 KrF 엑사이머 레이저 등의 조명원(12)에서 발생된 빛은 레티클(14)로 입사되고, 레티클(14)로 입사된 빛은 레티클(14)의 회절 격자를 통과하면서 0차광 및 1차광, 2차광, 3차광, ...들로 회절되어 레티클의 패턴에 따른 빛 이미지를 형성하게 된다. 이와 같이 형성된 상기 빛 이미지는 투영 렌즈(16)에서 축소된 후 웨이퍼(18) 위에 형성된 감광막에 입사되어 레티클(14)의 패턴이 형성된다.
이러한 구성의 노광장치에 있어서, 웨이퍼(18)가 배치되는 웨이퍼 스테이지(20)에는 도 4에 도시한 바와 같이 한 개의 샷에 해당하는 영역 내에 복수개의 수광 센서들(22)이 격자 형상으로 배치되고, 이 수광 센서들(22)은 오실로스코프(24)에 전기적으로 연결된다.
도 3에서 미설명 도면부호 26,28은 컴퓨터와 제어기를 각각 나타낸다.
따라서, 웨이퍼(18)에 패턴을 형성하기 전에 작업자가 레티클(14) 내의 피치 어레이 중에서 현재 진행되어야 할 최소 피치 사이즈를 선택적인 블레이드 세팅을 통해 선택한 후(ST10), 상기 레티클(14)에 광을 입사시키면(ST20), 레티클(14)상의 회절 격자를 통과하면서 분리된 회절광, 즉 0차광, 1차광, 2차광, 3차광, ...은 투영 렌즈(16)에서 축소된 후 수광 센서들(22)에 입사되고, 이때, 투영 렌즈(22)의 상태, 사용 부위 및 웨이퍼 스테이지(20)의 상태에 따라 한 개의 샷 영역내의 각 지점(수광 센서가 설치된 각 지점)에서 포커스 차이가 발생하게 되는바, 상기 수광 센서들(22)에 입사된 광들은 이후 주파수 또는 전압 값 등으로 변환되어 오실로스코프(24) 등의 표시 수단을 통해 디스플레이 된다(ST30).
도 5는 오실로스코프에서 출력되는 신호 파형을 나타내는 도면을 도시한 것으로, 도면의 간략화를 위해 3개의 신호 파형(W1,W2,W3)만 도시하였다.
센서(22)에서 검출된 상기 신호 파형들(W1,W2,W3)은 포커스 차이로 인해 서로간에 위상차(T1,T2,T3)를 가지게 된다. 여기에서, T1은 신호 파형들(W1,W2)간의 위상차이고, T2는 신호 파형들(W2,W3)간의 위상차이며, T3는 신호 파형들(W1,W3)간의 위상차를 나타낸다. 따라서, 작업자는 어느 검출 위치에서의 위상차가 크게 발생하는 가를 판단한 후, 웨이퍼 스테이지(20)를 구동하여 레벨링 작업을 실시한다(ST40). 이후, 위에서 설명한 바와 같이 포커스 차이를 검출하는 작업을 반복 실시하여 투영 렌즈(16)의 상태 및 이 렌즈 사용 부위에 따른 포커스 차이를 제거하고, 상기 방법에 따라 샷 영역 내에서의 포커스 면이 일치되는 가를 판단한 후(ST50), 상기 포커스 면이 일치되면, 이후 노광 공정을 실시한다(ST60).
여기에서, 상기 웨이퍼 스테이지(20)의 레벨링 작업은 당업자에게 공지된 기술이므로, 상세한 설명은 생략한다.
그리고, 상기한 웨이퍼 스테이지(20)의 레벨링 작업은 오실로스코프(24)에서 출력되는 신호 파형들을 정량 분석하여 이를 데이터로 저장하고, 이 데이터에 따라 상기 레벨링 작업이 자동으로 이루어지도록 할 수도 있다.
이상에서 살펴본 바와 같이 본 발명은 투영 렌즈의 상태 및 이 렌즈의 사용 부위에 따라 한 개의 샷 영역 내에서 각각의 위치별로 발생하는 포커스 차이를 계산할 수 있으므로, 웨이퍼에 감광막 패턴을 형성하기 이전에 웨이퍼 스테이지의 레벨링 작업을 정확하게 실시할 수 있다. 따라서, 칩 수율을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 삭제
  2. 삭제
  3. (a) 레티클 내의 피치 어레이 중에서 현재 진행되어야 할 최소 피치 사이즈를 선택하는 단계와;
    (b) 상기 레티클에 광을 입사시키는 단계와;
    (c) 투영렌즈에서 출사된 회절광을 수광하며, 수광 센서에 수광된 광들을 변환하여 주파수 차이에 의한 위상차를 검출하는 단계와;
    (d) 상기 위상차가 0이 되도록 웨이퍼 스테이지의 레벨링 위치를 조정하는 단계와;
    (e) 샷 영역 내의 포커스 면이 일치하는 가를 판단하는 단계와;
    (f) 상기 포커스 면이 불일치하는 경우에는 상기 (b) 단계로 복귀하고, 포커스 면이 일치하는 경우에는 반도체 소자를 노광하는 단계;
    를 포함하는 반도체 소자 제조용 노광 방법.
KR10-2002-0024254A 2002-05-02 2002-05-02 반도체 소자 제조용 노광장치 및 방법 KR100454848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024254A KR100454848B1 (ko) 2002-05-02 2002-05-02 반도체 소자 제조용 노광장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024254A KR100454848B1 (ko) 2002-05-02 2002-05-02 반도체 소자 제조용 노광장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030085945A KR20030085945A (ko) 2003-11-07
KR100454848B1 true KR100454848B1 (ko) 2004-11-05

Family

ID=32381316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024254A KR100454848B1 (ko) 2002-05-02 2002-05-02 반도체 소자 제조용 노광장치 및 방법

Country Status (1)

Country Link
KR (1) KR100454848B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326003A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 露光装置の露光エネルギー量の自動調節方法
JPH07111235A (ja) * 1993-10-13 1995-04-25 Hitachi Ltd 露光方法および装置
KR960029770A (ko) * 1995-01-13 1996-08-17 이대원 다수의 수광부를 이용한 광 검출기
KR19990075491A (ko) * 1998-03-20 1999-10-15 김충환 노광장치 및 이 장치의 노광세기 모니터링 장치 및 방법
KR20000061436A (ko) * 1999-03-26 2000-10-16 황인길 반도체 에지 노광 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326003A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 露光装置の露光エネルギー量の自動調節方法
JPH07111235A (ja) * 1993-10-13 1995-04-25 Hitachi Ltd 露光方法および装置
KR960029770A (ko) * 1995-01-13 1996-08-17 이대원 다수의 수광부를 이용한 광 검출기
KR19990075491A (ko) * 1998-03-20 1999-10-15 김충환 노광장치 및 이 장치의 노광세기 모니터링 장치 및 방법
KR20000061436A (ko) * 1999-03-26 2000-10-16 황인길 반도체 에지 노광 장치

Also Published As

Publication number Publication date
KR20030085945A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
JP4136067B2 (ja) 検出装置及びそれを用いた露光装置
US6673638B1 (en) Method and apparatus for the production of process sensitive lithographic features
US6869807B2 (en) Method and its apparatus for manufacturing semiconductor device
JP4953923B2 (ja) 露光装置及びデバイス製造方法
WO1992015923A1 (en) Use of diffracted light from latent images in photoresist for exposure control
US6562639B1 (en) Utilizing electrical performance data to predict CD variations across stepper field
KR0171453B1 (ko) 노광장치 및 노광방법
JPH08288193A (ja) 位置合わせ方法
KR100454848B1 (ko) 반도체 소자 제조용 노광장치 및 방법
JP3244783B2 (ja) 位置合わせ装置及び方法、並びにこれを用いた露光装置と半導体デバイス製造方法
JP4208045B2 (ja) ダイレクト露光装置
JP3289319B2 (ja) リソグラフィ方法及び該方法を用いた露光装置、及び露光方法
Brunner et al. In situ measurement of an image during lithographic exposure
US6809824B1 (en) Alignment process for integrated circuit structures on semiconductor substrate using scatterometry measurements of latent images in spaced apart test fields on substrate
JPS60177623A (ja) 露光装置
JP3733171B2 (ja) 位置検出系性能評価方法
KR100453906B1 (ko) 반도체 소자 제조용 노광 장치 및 방법
JPH05304075A (ja) 投影露光方法及び投影露光装置
JP3397654B2 (ja) ディストーション変化量の計測方法及びそれを利用した投影露光装置並びにそれらを用いたデバイスの製造方法
JPH06167308A (ja) 重ね合わせ精度の測定方法
JP5006711B2 (ja) 露光装置、露光方法及びデバイス製造方法
JPH097929A (ja) 露光装置用位置合せ装置及び位置合わせ方法
KR20050065161A (ko) 웨이퍼 얼라인먼트 방법
KR20240041221A (ko) 결정 방법, 프로그램, 정보처리 장치, 노광 장치, 및 물품제조 방법
US20030211411A1 (en) Method for monitoring focus in lithography

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee