KR100453917B1 - 반도체 소자의 게이트 형성 방법 - Google Patents

Abstract

반도체 소자의 게이트를 형성하는 방법에 관한 것으로, 그 목적은 다결정실리콘층을 선택적으로 식각하여 게이트를 형성할 때 게이트의 측벽이 수직모양으로 깨끗하게 식각되고 잔류물이 남지않도록 하여 반도체 소자의 신뢰성을 향상시키는 것이다. 이를 위해 본 발명에서는 반도체 기판의 구조물 상에 게이트산화막을 형성하는 단계; 게이트산화막 상에 게이트로 작용할, Si 씨드층, SiGe층 및 다결정실리콘층을 순차적으로 형성하는 단계; 다결정실리콘층 상에 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 하여 노출된 다결정실리콘층을 식각하되, SiGe층을 식각종료층으로 사용하여 SiGe층이 노출되면 식각을 종료하는 단계; 식각 종료 후 잔존하는 SiGe층 및 Si 씨드층을 과식각하여 제거하는 단계를 포함하여 반도체 소자의 게이트를 형성한다.

Description

반도체 소자의 게이트 형성 방법 {Fabrication method of gate in semiconductor device}

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 게이트를 형성하는 방법에 관한 것이다.

일반적으로 모스 트랜지스터는 필드 효과 트랜지스터(field effect transistor, FET)의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과, 이 소스, 드레인 영역이 형성된 반도체 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 이러한 모스 트랜지스터의 구조에서 전극인 소스, 드레인, 게이트 상부에는 각각 전기적 신호를 인가하기 위한 금속 배선이 연결되어 소자를 작동시킨다.

게이트를 형성하기 위해서는 도 1에 도시된 바와 같이, 반도체 기판의 구조물(1) 상에 형성된 게이트 산화막(2) 상에 다결정실리콘층을 형성한 후, 다결정실리콘층을 선택적으로 식각하여 목적하는 게이트(3)의 폭으로 남긴다.

이와 같이 다결정실리콘층을 선택적으로 식각할 때에는 설계된 패턴을 가지는 마스크를 이용하여 동일층의 다결정실리콘층으로부터 이웃하는 여러 개의 게이트를 동시에 형성한다.

그런데, 패턴 밀도가 서로 다를 경우, 즉 패턴이 밀한 지역과 소한 지역 사이에서 식각속도가 서로 다른, 이른바 로딩효과(loading effect)에 의해 다결정실리콘층이 깨끗하게 식각되지 못하는 문제점이 있었다.

즉, 패턴이 소한 지역에서는 식각속도가 빨라서 다결정실리콘층이 모두 식각되고 그 하부의 게이트 산화막이 노출된 반면에, 패턴이 밀한 지역에서는 다결정실리콘층이 미처 다 식각되지 못하고 남아있는 상태이다.

이 때 측벽 폴리머의 생성방법이 패턴이 소한 지역에서는 전반적으로 패시베이션(passivation)을 해주지만 패턴이 밀한 지역에서는 폴리머가 아닌 다결정실리콘층이 남아있어 이를 과식각에서 패시베이션 역할을 해주지 못해서 노치(notch)가 발생하는 문제점이 있었다.

또한, 폴리머 증착의 차이로 인해 결과적으로 형성된 게이트의 측벽이 수직으로 깨끗하게 형성되지 못하고 소정 부분 잔류하는 푸트(foot)를 유발하는 문제점이 있었다.

이와 같이 게이트의 측벽에 노치나 푸트가 발생하면 동일한 폭 치수를 가지는 게이트라 할지라도 채널의 길이가 짧아지거나 혹은 길어지게 되어, 결국 동작전압에 영향을 주게 되어 소자의 오동작을 유발하는 등 소자의 신뢰성이 저하되는 문제점이 있었다.

특히 소자의 고집적화 추세에 따라 게이트의 폭이 작아짐에 따라 노치로 인해 쇼트 채널 효과를 초래하는 큰 문제점을 보이고 있다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 다결정실리콘층을 선택적으로 식각하여 게이트를 형성할 때 게이트의 측벽이 수직모양으로 깨끗하게 식각되고 잔류물이 남지않도록 하는 것이다.

본 발명의 또 다른 목적은 반도체 소자의 신뢰성을 향상시키는 것이다.

도 1은 종래 반도체 소자의 게이트 형성 방법을 도시한 단면도이고,

도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 게이트 형성 방법을 도시한 단면도이다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 다결정 SiGe층을 식각종료층으로 사용하는 특징이 있다.

즉, 본 발명에 따른 반도체 소자의 게이트 형성 방법은, 반도체 기판의 구조물 상에 게이트산화막을 형성하는 단계; 게이트산화막 상에 게이트로 작용할, Si 씨드층, SiGe층 및 다결정실리콘층을 순차적으로 형성하는 단계; 다결정실리콘층 상에 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 하여 노출된 다결정실리콘층을 식각하되, SiGe층을 식각종료층으로 사용하여 SiGe층이 노출되면 식각을 종료하는 단계; 식각 종료 후 잔존하는 SiGe층 및 Si 씨드층을 과식각하여 제거하는 단계를 포함하여 이루어진다.

이하, 본 발명에 따른 반도체 소자의 게이트 형성 방법을 도 2a 내지 2c를참조하여 설명한다.

먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11) 상에 게이트 산화막(12)을 형성한 후, 게이트 산화막(13) 상에 Si 씨드층(13)을 20-50Å 정도의 두께로 형성하고, 연속적으로 Si 씨드층(13) 상에 다결정 SiGe층(14)을 50-150Å 정도의 두께로 형성한 다음, 다결정 SiGe층(14) 상에 다결정실리콘층(15)을 약 2000-3000Å 정도의 두께로 형성한다.

바람직하게는 Si 씨드층(13)을 50Å의 두께로 형성하고, 다결정 SiGe층(14)을 100Å의 두께로 형성하며, 다결정실리콘층(15)을 2500Å의 두께로 형성한다.

이어서, 다결정실리콘층(15) 상에 감광막을 도포하고 노광 및 현상하여 감광막 패턴(16)을 형성한다.

다음, 도 2b에 도시된 바와 같이, 감광막 패턴(16)을 마스크로 하여 노출된 다결정실리콘층(15)을 식각하며, 이 때 다결정 SiGe층(14)을 식각종료층을 사용한다. 즉, Ge 파장에서 식각종료점을 검출하도록 하여 게이트산화막(12)이 노출되기 전에 식각을 종료한다.

다음, 도 2c에 도시된 바와 같이, 게이트산화막(12)이 노출될 때까지 과식각을 진행하여 다결정 SiGe층(14) 및 Si 씨드층(13)을 식각한 후, 감광막 패턴(16)을 제거하고 세정공정을 수행한다.

이와 같이, 다결정 SiGe층(14)을 식각종료층을 사용하여 식각을 종료한 후, 과식각하여 나머지 다결정 SiGe층(14) 및 Si 씨드층(13)을 제거하면, 형성되는 게이트의 측벽이 수직으로 깨끗하게 식각된다.

상술한 바와 같이, 본 발명에서는 다결정 SiGe층을 식각종료층으로 사용하므로, 형성되는 게이트의 측벽이 수직으로 깨끗하게 식각되고 잔류물이 남지 않는 효과가 있다.

따라서, 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

1. 반도체 기판의 구조물 상에 게이트산화막을 형성하는 단계;

   상기 게이트산화막 상에 게이트로 작용할, Si 씨드층, SiGe층 및 다결정실리콘층을 순차적으로 형성하는 단계;

   상기 다결정실리콘층 상에 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 마스크로 하여 노출된 다결정실리콘층을 식각하되, 상기 SiGe층을 식각종료층으로 사용하여 SiGe층이 노출되면 식각을 종료하는 단계;

   상기 식각 종료 후 잔존하는 SiGe층 및 Si 씨드층을 과식각하여 제거하는 단계;

   를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
2. 제 1 항에 있어서,

   상기 Si 씨드층을 20-80Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
3. 제 2 항에 있어서,

   상기 SiGe층을 50-150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,

   상기 다결정실리콘층을 2000-3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.