KR100453345B1 - Method for forming a active cell isolation layer of a semiconductor device - Google Patents
Method for forming a active cell isolation layer of a semiconductor device Download PDFInfo
- Publication number
- KR100453345B1 KR100453345B1 KR10-2002-0035718A KR20020035718A KR100453345B1 KR 100453345 B1 KR100453345 B1 KR 100453345B1 KR 20020035718 A KR20020035718 A KR 20020035718A KR 100453345 B1 KR100453345 B1 KR 100453345B1
- Authority
- KR
- South Korea
- Prior art keywords
- present
- forming
- ion implantation
- semiconductor device
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000002955 isolation Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 27
- 230000015572 biosynthetic process Effects 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000002245 particle Substances 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- -1 oxygen ions 201 Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로, 본 발명에서는 종래의 질화막을 이온주입 레이어로 대체하고, 이 이온주입 레이어를 트랜치 형성용 하드 마스크로 새롭게 활용한다.The present invention relates to a method for forming a device isolation film of a semiconductor device. In the present invention, the conventional nitride film is replaced with an ion implantation layer, and the ion implantation layer is newly utilized as a hard mask for forming trenches.
이러한 본 발명이 구현되는 경우, 질화막의 형성에 따른 불필요한 공정 파티클의 발생이 미리 차단되기 때문에, 결국, 본 발명의 체제 하에서, 최종 완성되는 반도체장치는 일정 수준 이상의 품질을 유지할 수 있게 된다.When the present invention is implemented, since the generation of unnecessary process particles due to the formation of the nitride film is blocked in advance, finally, under the framework of the present invention, the finally completed semiconductor device can maintain a certain level or more of quality.
또한, 본 발명의 실시에 의해, 하드 마스크용 질화막의 형성이 배제되는 경우, "질화막 형성공정 시 가해지는 스트레스로부터 기판을 보호"하던 열산화막의 형성공정 역시, 소자분리막 제조과정으로부터 완전히 배제될 수 있게 되며, 결국, 본 발명이 구현되는 경우, 전체적인 공정시간은 크게 감축될 수 있게 되고, 이러한 본 발명의 체제 하에서, 최종 완성되는 반도체장치의 생산성은 대폭 향상될 수 있게 된다.In addition, when the formation of the nitride film for the hard mask is excluded by the practice of the present invention, the formation process of the thermal oxide film that has "protected the substrate from the stress applied during the nitride film formation process" may also be completely excluded from the device isolation film manufacturing process. As a result, when the present invention is implemented, the overall processing time can be greatly reduced, and under such a system of the present invention, the productivity of the finally completed semiconductor device can be greatly improved.
Description
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로, 좀더 상세하게는 종래의 질화막을 이온주입 레이어로 대체하고, 이 이온주입 레이어를 트랜치 형성용 하드 마스크로 새롭게 활용함으로써, 질화막 형성에 따른 불필요한 파티클의 발생을 미리 차단시키고, 이를 통해, 최종 완성되는 반도체장치의 성능을 일정 수준 이상으로 향상시킬 수 있도록 하는 반도체장치의 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, by replacing a conventional nitride film with an ion implantation layer and newly using the ion implantation layer as a hard mask for forming trenches, unnecessary particles resulting from the formation of the nitride film. The present invention relates to a method of forming a device isolation film of a semiconductor device, which prevents the occurrence of the above, and thereby improves the performance of the finally completed semiconductor device to a predetermined level or more.
최근, 반도체장치의 미세 공정기술이 급격한 발전을 이루면서, 소자(Active cell)간을 분리하는 소자분리 기술은 반도체장치의 미세화 측면에 있어서, 매우 중요한 기술요소 중의 하나로 대두되고 있다.In recent years, as the fine process technology of semiconductor devices has been rapidly developed, the device isolation technology for separating devices (active cells) has emerged as one of very important technology elements in terms of miniaturization of semiconductor devices.
통상, 종래의 반도체장치 소자분리 기술로는 기판상에 두꺼운 산화막을 선택적으로 성장시켜, 일련의 소자분리막을 형성하는 이른바 "로코스(LOCOS:Local Oxidation Of Silicon) 기술이 주종을 이루었다.In general, so-called "LOCOS (Local Oxidation Of Silicon)" technology, in which a thick oxide film is selectively grown on a substrate to form a series of device isolation films, is mainly used as a conventional semiconductor device device isolation technology.
그러나, 이 로코스 기술은 소자분리막의 측면확산 및 버즈비크(Bird's beak) 현상으로 인해 소자분리영역의 폭을 일정 수준 이하로 줄일 수 없는 치명적인 단점을 지니고 있기 때문에, 근래에 들어, 이 로코스 기술의 단점을 극복할 수 있는 이른바, "트랜치(Trench) 기술", "쉘로우 트랜치 분리(STI:Shallow Trench isolation, 이하, "STI"라 칭함) 기술" 등이 새롭게 개발되어, 폭 넓게 보급되고 있다.However, this LOCOS technology has a fatal disadvantage that the width of the device isolation region cannot be reduced below a certain level due to the side diffusion of the isolation layer and the Bird's beak phenomenon. The so-called "Trench Technology" and "Shallow Trench Isolation (STI) Technology" technologies that can overcome the disadvantages of the above are newly developed and widely spread.
앞서 언급한 종래의 STI 기술 체제 하에서, 소자분리막은 도 1에 도시된 바와 같이, 우선, 반도체 기판(1) 상에 기판 보호용 열산화막(2a)을 형성하고, 이 열산화막(2a)상에 일련의 저압 화학기상증착공정을 통해, 예컨대, SI3N4의 화학식을 갖는 하드 마스크용 질화막(3a)을 형성하는 단계, 이 질화막(3a)상에 포토레지스트 패턴(100)을 형성하고, 이 포토레지스트 패턴(100)을 마스크로, 도 2에 도시된 바와 같이, 열산화막(2a)의 표면이 노출되도록 질화막(3a)을 식각하여, 일련의 질화막 패턴(3)을 형성하는 단계, 이 질화막 패턴(3)을 마스크로, 도 3에 도시된 바와 같이, 반도체 기판(1)의 표면이 노출되도록 열산화막(2a)을 식각하여, 일련의 열산화막 패턴(2)을 형성하는 단계, 이 열산화막 패턴(2)을 마스크로, 도 4에 도시된바와 같이, 기판의 일부에 트랜치 영역(1a)을 형성한 후, 이 트랜치 영역(1a)이 채워지도록 반도체 기판(1)의 표면에 절연막(4a), 예컨대, 산화막을 형성하는 단계, 도 5에 도시된 바와 같이, 일련의 연마공정, 예컨대, CMP 공정(Chemical/Mechanical Polishing process)을 통해, 반도체 기판의 불필요한 영역에 잔류하던 절연막(4a)을 제거하고, 이를 통해, 반도체 기판(1)의 트랜치 영역(1a)을 선택적으로 채우는 소자분리막(4)을 형성하는 단계의 조합으로 이루어진다.Under the conventional STI technology scheme mentioned above, the device isolation film firstly forms a thermal protection film 2a for protecting the substrate on the semiconductor substrate 1, as shown in FIG. Forming a nitride film 3a for a hard mask having a chemical formula of SI 3 N 4 , for example, by forming a photoresist pattern 100 on the nitride film 3a, Using the resist pattern 100 as a mask, as shown in FIG. 2, the nitride film 3a is etched to expose the surface of the thermal oxide film 2a to form a series of nitride film patterns 3. Using (3) as a mask, as shown in FIG. 3, the thermal oxide film 2a is etched so that the surface of the semiconductor substrate 1 is exposed to form a series of thermal oxide film patterns 2, the thermal oxide film. Using the pattern 2 as a mask, as shown in FIG. 4, a trench region 1a is formed in a part of the substrate. After forming, forming an insulating film 4a, for example, an oxide film on the surface of the semiconductor substrate 1 so that the trench region 1a is filled, as shown in FIG. 5, a series of polishing processes, for example, CMP. The isolation layer 4 which removes the insulating film 4a remaining in the unnecessary area of the semiconductor substrate through a chemical / mechanical polishing process and selectively fills the trench region 1a of the semiconductor substrate 1 through the chemical / mechanical polishing process. It consists of a combination of steps to form.
이러한 절차를 갖는 종래의 기술에 따른 STI형 소자분리막 제조 과정에서, 앞서 언급한 바와 같이, 트랜치 영역(1a)을 형성하기 위해서는 저압 화학기상증착 프로세스를 이용한 하드 마스크용 질화막(3a) 형성공정이 불가피하게 진행된다.In the process of manufacturing the STI type device isolation film according to the related art having such a procedure, as described above, in order to form the trench region 1a, a process of forming the nitride film 3a for hard mask using a low pressure chemical vapor deposition process is inevitable. Proceeds.
그런데, 이 저압 화학기상증착 프로세스는 기본적으로, 다종의 가스를 반응시켜 진행하는 복합 프로세스이기 때문에, 이 저압 화학기상증착 프로세스가 완료되는 경우, 열산화막(2a) 상에는 SI3N4재질의 질화막(3a) 이외에도, 불필요한 공정 파티클이 필연적으로 발생할 수밖에 없으며, 결국, 이 공정 파티클은 추후 형성되는 기판의 트랜치 영역(1a)으로 날려 불필요하게 누적됨으로써, 최종 완성되는 반도체장치의 성능에 막대한 악영향을 미칠 수밖에 없게 된다.By the way, since this low pressure chemical vapor deposition process is basically a complex process in which a plurality of gases are reacted to proceed, when the low pressure chemical vapor deposition process is completed, a nitride film (made of SI 3 N 4 material) is formed on the thermal oxide film 2a. In addition to 3a), unnecessary process particles are inevitably generated, and eventually, the process particles are blown unnecessarily and accumulated in the trench region 1a of the substrate to be formed later. There will be no.
한편, 앞서 언급한 바와 같이, 종래의 기술에 따른 STI형 소자분리막 제조 과정에서, 하드 마스크용 질화막(3a) 형성공정 이전에는 기판 보호용 열산화막(2a) 형성공정이 불가피하게 진행된다. 그런데, 이 열산화막(2a) 형성공정은 기본적으로, 4시간~5시간 정도의 긴 공정시간을 필요로 하기 때문에, 이 열산화막(2a) 형성공정이 STI 소자분리막 제조과정의 일부 스텝을 차지하는 경우, 전체적인 반도체장치의 생산성은 어쩔 수 없이, 급격히 저하될 수밖에 없게 된다.On the other hand, as mentioned above, in the manufacturing process of the STI-type device isolation film according to the prior art, the process of forming the thermal oxide film 2a for protecting the substrate is inevitably performed before the process of forming the nitride film 3a for the hard mask. However, since the thermal oxide film 2a forming process basically requires a long process time of about 4 hours to 5 hours, the thermal oxide film 2a forming process occupies some steps of the STI device isolation film manufacturing process. The productivity of the overall semiconductor device is inevitably deteriorated rapidly.
물론, 이 열산화막(2a) 형성공정을 STI 소자분리막 제조 과정에서 아예 제외시키면, 이러한 생산성 저하의 문제점은 어느 정도 해결될 수 있겠지만, 이 경우, 질화막(3a) 형성공정 시 가해지는 가혹한 스트레스로부터 반도체 기판(1)을 보호할 방법이 전무해지기 때문에, 종래 에서는 열산화막(2a) 형성에 따른 생산성 저하의 문제점을 깊이 인식하면서도, 이에 대한 구체적인 대처방안을 마련하지 못하고 있는 실정이다.Of course, if the thermal oxide film 2a forming process is completely excluded from the manufacturing process of the STI device isolation film, the problem of the decrease in productivity may be solved to some extent, but in this case, the semiconductor may be removed from the severe stress applied during the nitride film 3a forming process. Since there is no way to protect the substrate 1, the conventional situation has been deeply aware of the problem of reduced productivity due to the formation of the thermal oxide film 2a, but has not been able to provide a specific countermeasure.
따라서, 본 발명의 목적은 종래의 질화막을 이온주입 레이어로 대체하고, 이 이온주입 레이어를 트랜치 형성용 하드 마스크로 새롭게 활용함으로써, 질화막 형성에 따른 불필요한 파티클의 발생을 미리 차단시키고, 이를 통해, 최종 완성되는 반도체장치의 성능을 일정 수준 이상으로 향상시키는데 있다.Accordingly, an object of the present invention is to replace the conventional nitride film with an ion implantation layer, and newly utilize this ion implantation layer as a hard mask for forming trenches, thereby preventing the generation of unnecessary particles due to the formation of the nitride film in advance, thereby It is to improve the performance of the finished semiconductor device to a certain level or more.
본 발명의 다른 목적은 하드 마스크용 질화막의 형성 배제를 통해, "질화막 형성공정 시 가해지는 스트레스로부터 기판을 보호"하던 열산화막의 형성공정 역시, 소자분리막 제조과정으로부터 완전히 배제시키고, 이를 통해, 전체적인 공정시간 감축을 유도함으로써, 최종 완성되는 반도체장치의 생산성을 일정 수준 이상으로 향상시키는데 있다.Another object of the present invention is to exclude the formation of the nitride film for the hard mask, the process of forming a thermal oxide film "protecting the substrate from the stress applied during the nitride film forming process" is also completely excluded from the device isolation film manufacturing process, thereby, By inducing process time reduction, the productivity of the finally completed semiconductor device is improved to a certain level or more.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Still other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
도 1 내지 도 5는 종래의 기술에 따른 반도체장치의 소자분리막 형성방법을 순차적으로 도시한 공정순서도.1 to 5 are process flowcharts sequentially showing a method of forming a device isolation film of a semiconductor device according to the related art.
도 6 내지 도 10은 본 발명에 따른 반도체장치의 소자분리막 형성방법을 순차적으로 도시한 공정순서도.6 to 10 are process flowcharts sequentially illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 기판의 표면에 이온주입 레이어를 형성하는 단계와, 앞의 이온주입 레이어를 선택적으로 식각하여, 일련의 트랜치 영역 정의용 이온주입 패턴을 형성하는 단계와, 이온주입 패턴을 마스크로 기판을 선택적으로 식각하여, 기판의 일부에 트랜치 영역을 정의하는 단계와, 이 트랜치 영역을 선택적으로 채우는 소자분리막을 형성하는 단계의 조합으로 이루어지는 반도체장치의 소자분리막 형성방법을 개시한다.In order to achieve the above object, the present invention comprises the steps of forming an ion implantation layer on the surface of the semiconductor substrate, selectively etching the previous ion implantation layer, forming a series of trench region defining ion implantation pattern, A method of forming a device isolation film in a semiconductor device comprising a combination of selectively etching a substrate using an ion implantation pattern to define a trench region in a portion of the substrate, and forming a device isolation film to selectively fill the trench region. It starts.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 반도체장치의 소자분리막 형성방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, a method of forming an isolation layer of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 6에 도시된 바와 같이, 본 발명에서는 먼저, 일련의 이온주입공정을 통해, 반도체 기판(1)의 표면으로 이온, 예컨대, 산소이온(201), 질소이온(202) 등을 주입한다. 이 경우, 주입된 산소이온(201), 질소이온(202) 등은 반도체 기판(1), 예컨대, Si 재질의 반도체 기판과 빠르게 반응함으로써, 해당 반도체 기판(1)의 표면상에 산화질화 재질, 예컨대, SiOxNy재질의 이온주입 레이어(10a)를 형성하게 된다.As shown in FIG. 6, in the present invention, ions such as oxygen ions 201, nitrogen ions 202 and the like are first implanted into the surface of the semiconductor substrate 1 through a series of ion implantation processes. In this case, the injected oxygen ions 201, nitrogen ions 202 and the like react rapidly with the semiconductor substrate 1, for example, a semiconductor substrate made of Si, and thus, an oxynitride material on the surface of the semiconductor substrate 1, For example, an ion implantation layer 10a of SiO x N y material is formed.
상술한 과정을 통해, 반도체 기판(1)의 표면에 이온주입 레이어(10a)가 형성되면, 본 발명에서는 예컨대, 900℃~1000℃ 정도의 온도조건 하에서, 일련의 어닐링 공정을 진행한다. 이러한 어닐링 공정이 완료되면, 앞의 이온주입공정에 의해파괴되었던 반도체 기판(1)의 격자는 정상적으로 회복되고, 이온주입 레이어(10a)는 안정적인 구조를 갖출 수 있게 된다.When the ion implantation layer 10a is formed on the surface of the semiconductor substrate 1 through the above-described process, in the present invention, for example, a series of annealing processes are performed under a temperature condition of about 900 ° C to 1000 ° C. When the annealing process is completed, the lattice of the semiconductor substrate 1 which has been destroyed by the previous ion implantation process is normally restored, and the ion implantation layer 10a can have a stable structure.
이어서, 본 발명에서는 이온주입 레이어(10a)의 상부에 감광막을 증착하고, 이 감광막을 선택 식각하여, 도 7에 도시된 바와 같이, 이온주입 레이어(10a)의 상부에 일련의 감광막 패턴(100)을 형성한 후, 이 감광막 패턴(100)을 마스크로, 반도체 기판(1)의 표면이 노출되도록 이온주입 레이어(10a)를 식각함으로써, 도 8에 도시된 바와 같이, 반도체 기판(1)의 상부에 추후 형성될 일련의 트랜치 영역(1a)을 정의하기 위한 이온주입 패턴(10)을 형성한다.Subsequently, in the present invention, a photoresist film is deposited on the ion implantation layer 10a, and the photoresist film is selectively etched, and as shown in FIG. 7, a series of photoresist pattern 100 is formed on the ion implantation layer 10a. After forming the photoresist pattern 100 as a mask, the ion implantation layer 10a is etched so that the surface of the semiconductor substrate 1 is exposed. As shown in FIG. 8, the upper portion of the semiconductor substrate 1 is etched. An ion implantation pattern 10 is formed to define a series of trench regions 1a to be formed later.
상술한 과정을 통해, 반도체 기판(1)의 상부에 이온주입 패턴(10)의 형성이 완료되면, 본 발명에서는 이전 단계에 사용된 감광막 패턴(100)을 제거한 후, 앞의 이온주입 패턴(10)을 마스크로, 기 노출된 반도체 기판(1)을 선택 식각함으로써, 반도체 기판(1)의 아래로 일정 깊이 패인 일련의 트랜치 영역(1a)을 정의한다.Through the above-described process, when the formation of the ion implantation pattern 10 on the semiconductor substrate 1 is completed, in the present invention, after removing the photosensitive film pattern 100 used in the previous step, the ion implantation pattern (10) By selectively etching the exposed semiconductor substrate 1 using the mask as a mask, a series of trench regions 1a which are recessed to a predetermined depth below the semiconductor substrate 1 are defined.
종래의 경우, 트랜치 영역을 정의하기 위해서는 저압 화학기상증착 프로세스를 이용한 하드 마스크용 질화막 형성공정이 불가피하게 진행되었고, 이 저압 화학기상증착 프로세스 중에는 불필요한 공정 파티클이 불가피하게 발생될 수밖에 없었기 때문에, 최종 완성되는 반도체장치는 이 공정 파티클의 악영향 하에서, 일정 수준 이하의 품질을 갖을 수밖에 없었다.In the conventional case, in order to define the trench region, the process of forming a nitride film for a hard mask using a low pressure chemical vapor deposition process was inevitably performed, and unnecessary process particles were inevitably generated during the low pressure chemical vapor deposition process. Under the influence of this process particle | grains, the semiconductor device used had the quality below a certain level.
그러나, 본 발명의 경우, 종래의 질화막을 이온주입 레이어(10a)로 대체하고, 이 이온주입 레이어(10a)를 트랜치 형성용 하드 마스크로 새롭게 활용하기 때문에, 본 발명이 구현되는 경우, 질화막의 형성에 따른 불필요한 공정 파티클의 발생은 미리 차단될 수 있으며, 결국, 본 발명의 체제 하에서, 최종 완성되는 반도체장치는 일정 수준 이상의 품질을 유지할 수 있게 된다.However, in the case of the present invention, since the conventional nitride film is replaced with the ion implantation layer 10a, and the ion implantation layer 10a is newly utilized as a hard mask for forming trenches, the nitride film is formed when the present invention is implemented. The generation of unnecessary process particles according to the present invention can be blocked in advance. As a result, under the system of the present invention, the finally completed semiconductor device can maintain a certain level or more of quality.
이러한 본 발명의 실시에 의해, 하드 마스크용 질화막의 형성이 배제되는 경우, "질화막 형성공정 시 가해지는 스트레스로부터 기판을 보호"하던 열산화막의 형성공정 역시, 소자분리막 제조과정으로부터 완전히 배제될 수 있게 되며, 결국, 본 발명이 구현되는 경우, 전체적인 공정시간은 크게 감축될 수 있게 되고, 이러한 본 발명의 체제 하에서, 최종 완성되는 반도체장치의 생산성은 대폭 향상될 수 있게 된다.When the formation of the nitride film for hard mask is excluded by the practice of the present invention, the thermal oxide film forming process, which "protects the substrate from the stress applied during the nitride film forming process", can also be completely excluded from the device isolation film manufacturing process. As a result, when the present invention is implemented, the overall process time can be greatly reduced, and under such a system of the present invention, the productivity of the finally completed semiconductor device can be greatly improved.
물론, 본 발명에서는 앞서 언급한 바와 같이, 종래에 실시하지 않던, 어닐링 공정을 추가로 실시하기 때문에, 종래와 마찬가지로, 공정시간이 필요이상으로 길어지지 않을까 하는 의문이 제기될 수 있지만, 이러한 어닐링 공정은 불과, 몇 십분 정도의 시간을 필요로 하기 때문에, 본 발명의 체제 하에서, 전체적인 소자분리막 형성시간은 열산화막이 형성되던 종래에 비해, 대폭 줄어들 수 있게 된다.Of course, in the present invention, as mentioned above, since the annealing process, which has not been conventionally performed, is further performed, a question may be raised that the process time may be longer than necessary, as in the related art. Since only requires a few tens of minutes, under the system of the present invention, the overall device isolation film formation time can be significantly reduced as compared with the conventional thermal oxide film formation.
한편, 앞서 언급한 과정을 통해, 트랜치 영역(1a)의 형성이 완료되면, 본 발명에서는 도 9에 도시된 바와 같이, 이러한 트랜치 영역(1a)이 채워지도록 반도체 기판의 표면에 절연막(11a), 예컨대, 산화막을 형성한다.Meanwhile, when the formation of the trench region 1a is completed through the above-described process, as shown in FIG. 9, the insulating layer 11a, which is formed on the surface of the semiconductor substrate so that the trench region 1a is filled, is shown in FIG. 9. For example, an oxide film is formed.
이후, 본 발명에서는 도 10에 도시된 바와 같이, 일련의 연마공정, 예컨대, CMP 공정을 통해, 반도체 기판(1)의 불필요한 영역에 잔류하는 절연막(11a)을 제거하고, 이를 통해, 반도체 기판(1)의 트랜치 영역(1a)을 선택적으로 채우는 소자분리막(11)을 형성함으로써, 일련의 소자분리막 제조과정을 안정적으로 마무리한다.After that, in the present invention, as shown in FIG. 10, the insulating film 11a remaining in the unnecessary area of the semiconductor substrate 1 is removed through a series of polishing processes, for example, a CMP process. By forming the device isolation film 11 that selectively fills the trench region 1a of 1), a series of device isolation film fabrication processes are stably finished.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 종래의 질화막을 이온주입 레이어로 대체하고, 이 이온주입 레이어를 트랜치 형성용 하드 마스크로 새롭게 활용한다.As described in detail above, in the present invention, the conventional nitride film is replaced with an ion implantation layer, and the ion implantation layer is newly utilized as a hard mask for forming trenches.
이러한 본 발명이 구현되는 경우, 질화막의 형성에 따른 불필요한 공정 파티클의 발생이 미리 차단되기 때문에, 결국, 본 발명의 체제 하에서, 최종 완성되는 반도체장치는 일정 수준 이상의 품질을 유지할 수 있게 된다.When the present invention is implemented, since the generation of unnecessary process particles due to the formation of the nitride film is blocked in advance, finally, under the framework of the present invention, the finally completed semiconductor device can maintain a certain level or more of quality.
또한, 본 발명의 실시에 의해, 하드 마스크용 질화막의 형성이 배제되는 경우, "질화막 형성공정 시 가해지는 스트레스로부터 기판을 보호"하던 열산화막의 형성공정 역시, 소자분리막 제조과정으로부터 완전히 배제될 수 있게 되며, 결국, 본 발명이 구현되는 경우, 전체적인 공정시간은 크게 감축될 수 있게 되고, 이러한 본 발명의 체제 하에서, 최종 완성되는 반도체장치의 생산성은 대폭 향상될 수 있게 된다.In addition, when the formation of the nitride film for the hard mask is excluded by the practice of the present invention, the formation process of the thermal oxide film that has "protected the substrate from the stress applied during the nitride film formation process" may also be completely excluded from the device isolation film manufacturing process. As a result, when the present invention is implemented, the overall processing time can be greatly reduced, and under such a system of the present invention, the productivity of the finally completed semiconductor device can be greatly improved.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.While specific embodiments of the invention have been described and illustrated above, it will be apparent that the invention may be embodied in various modifications by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0035718A KR100453345B1 (en) | 2002-06-25 | 2002-06-25 | Method for forming a active cell isolation layer of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0035718A KR100453345B1 (en) | 2002-06-25 | 2002-06-25 | Method for forming a active cell isolation layer of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040000777A KR20040000777A (en) | 2004-01-07 |
| KR100453345B1 true KR100453345B1 (en) | 2004-10-15 |
Family
ID=37312591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0035718A KR100453345B1 (en) | 2002-06-25 | 2002-06-25 | Method for forming a active cell isolation layer of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100453345B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980029023A (en) * | 1996-10-25 | 1998-07-15 | 문정환 | Method of forming an isolation region of a semiconductor device |
| KR19980026303A (en) * | 1996-10-09 | 1998-07-15 | 김영환 | Trench Formation Method for Semiconductor Devices |
| KR19980054456A (en) * | 1996-12-27 | 1998-09-25 | 김영환 | Device Separator Formation Method of Semiconductor Device |
| JP2001053138A (en) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| KR20020029702A (en) * | 2000-10-13 | 2002-04-19 | 박종섭 | Manufacturing method for shallow tranch isolation in semiconductor device |
| KR20020039021A (en) * | 2000-11-20 | 2002-05-25 | 황인길 | Method for isolating between semiconductor devices |
-
2002
- 2002-06-25 KR KR10-2002-0035718A patent/KR100453345B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980026303A (en) * | 1996-10-09 | 1998-07-15 | 김영환 | Trench Formation Method for Semiconductor Devices |
| KR19980029023A (en) * | 1996-10-25 | 1998-07-15 | 문정환 | Method of forming an isolation region of a semiconductor device |
| KR19980054456A (en) * | 1996-12-27 | 1998-09-25 | 김영환 | Device Separator Formation Method of Semiconductor Device |
| JP2001053138A (en) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
| KR20020029702A (en) * | 2000-10-13 | 2002-04-19 | 박종섭 | Manufacturing method for shallow tranch isolation in semiconductor device |
| KR20020039021A (en) * | 2000-11-20 | 2002-05-25 | 황인길 | Method for isolating between semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040000777A (en) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100453345B1 (en) | Method for forming a active cell isolation layer of a semiconductor device | |
| US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
| KR100275732B1 (en) | Method for forming a trench type device isolation film uisng an anneling | |
| US6670250B2 (en) | MOS transistor and method for forming the same | |
| US6586814B1 (en) | Etch resistant shallow trench isolation in a semiconductor wafer | |
| KR100419872B1 (en) | method for isolating semiconductor device | |
| US6794263B1 (en) | Method of manufacturing a semiconductor device including alignment mark | |
| KR100510994B1 (en) | Device Separating Method of Composite Semiconductor Device | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| KR100555476B1 (en) | Trench Isolation method for a Non-Volatile Memory device | |
| KR100195237B1 (en) | Method for providing trench/locos isolation | |
| KR0138324B1 (en) | Manufacture of element isolation | |
| KR100732737B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100954418B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100511917B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR100587084B1 (en) | method for fabricating semiconductor device | |
| KR100521449B1 (en) | Isolation Layer of Semiconductor Device and manufacturing process thereof | |
| KR100579973B1 (en) | Method for fabricating semiconductor device | |
| KR930008873B1 (en) | Device seperating method of semiconductor apparatus | |
| KR100604525B1 (en) | Method for formation of field oxidation of semiconductor device | |
| KR100430582B1 (en) | Method for manufacturing semiconductor device | |
| KR100419873B1 (en) | method for isolating semiconductor device | |
| KR101019694B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20050014164A (en) | Manufacturing method for semiconductor device | |
| KR20030052663A (en) | method for isolating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |