KR100451496B1 - Metal film etching method of semiconductor device - Google Patents
Metal film etching method of semiconductor device Download PDFInfo
- Publication number
- KR100451496B1 KR100451496B1 KR10-1998-0058921A KR19980058921A KR100451496B1 KR 100451496 B1 KR100451496 B1 KR 100451496B1 KR 19980058921 A KR19980058921 A KR 19980058921A KR 100451496 B1 KR100451496 B1 KR 100451496B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- aluminum film
- diffusion barrier
- aluminum
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 52
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 238000004544 sputter deposition Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 금속배선시에 알루미늄막(Al)과 확산방지막(TiN)간의 식각 선택비를 증가시켜 하부 절연막의 손상을 방지하기 위한 금속막 식각방법에 관한 것이다. 본 발명의 반도체 소자의 금속막 식각방법은, 절연막 상에 적층된 확산방지막과 알루미늄막 및 반사방지막을 식각하여 금속배선을 형성하기 위한 금속막 식각방법으로서, 상기 알루미늄막의 80% 정도를 식각 종말점으로하여 상기 반사방지막과 알루미늄막을 식각하는 제1단계 식각 공정과 상기 알루미늄막과 확산방지막의 식각 선택비를 증가시켜 잔류된 알루미늄막을 식각하는 제2단계 식각 공정 및 절연막이 노출될 때까지 상기 확산방지막을 식각하는 제3단계 식각 공정을 포함하여 이루어진다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a metal film etching method for preventing damage to a lower insulating film by increasing the etching selectivity between aluminum film (Al) and diffusion barrier film (TiN) during metal wiring. will be. The metal film etching method of the semiconductor device of the present invention is a metal film etching method for forming a metal wiring by etching the diffusion barrier film, the aluminum film and the antireflection film stacked on the insulating film, about 80% of the aluminum film as an etching end point A first step etching process for etching the anti-reflection film and the aluminum film, a second step etching process for etching the remaining aluminum film by increasing the etching selectivity of the aluminum film and the diffusion barrier, and the diffusion barrier layer until the insulating film is exposed. The etching includes a third step etching process.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 금속배선시에 알루미늄막(Al)과 확산방지막(TiN)간의 식각 선택비를 증가시켜 하부 절연막의 손상을 방지하기 위한 금속막 식각방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a metal film etching method for preventing damage to a lower insulating film by increasing the etching selectivity between aluminum film (Al) and diffusion barrier film (TiN) during metal wiring. will be.
도 1a 및 도 1b은 종래 기술에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.1A and 1B are cross-sectional views illustrating a method for forming metal wirings according to the prior art, which will be described below.
우선, 도 1a에 도시된 바와 같이, 소정의 패턴들이 형성된 실리콘 기판(1) 상에 절연막(2)을 증착하고, 사진식각 공정으로 절연막(2) 내에 콘택홀을 형성한다. 그런 다음, 금속 원자가 절연막 또는 실리콘 기판으로 확산되는 방지하기 위하여, 전체 상부에 티타늄질화막(TiN) 재질의 확산방지막(3)을 증착하고, 상기 확산방지막(3) 상에 금속배선의 재질로 널리 이용되고 있는 알루미늄막(4)을 증착한 후, 상기 알루미늄막(4) 상에 후 속의 건식 식각 공정에서 상기 알루미늄막에 대한 식각이 용이하게 이루어지도록 하기 위하여 티타늄막/티타늄질화막(Ti/TiN) 재질의 반사방지막(5)을 증착한다.First, as shown in FIG. 1A, an insulating film 2 is deposited on a silicon substrate 1 on which predetermined patterns are formed, and contact holes are formed in the insulating film 2 by a photolithography process. Then, in order to prevent the metal atoms from being diffused into the insulating film or the silicon substrate, a titanium nitride film (TiN) diffusion barrier 3 is deposited on the whole, and widely used as a material for the metal wiring on the diffusion barrier 3. After the deposition of the aluminum film 4, the titanium film / titanium nitride film (Ti / TiN) material to facilitate the etching on the aluminum film in the subsequent dry etching process on the aluminum film (4) The anti-reflection film 5 is deposited.
그리고 나서, 도 1b에 도시된 바와 같이, 건식 식각 공정을 통해 반사방지막(5), 알루미늄막(4) 및 확산방지막(3)을 동시에 식각하여 금속배선(10)을 형성한다.Then, as shown in FIG. 1B, the anti-reflection film 5, the aluminum film 4, and the diffusion barrier 3 are simultaneously etched through a dry etching process to form the metal wiring 10.
상기에서, 금속배선을 형성하기 위한 식각 공정으로는 통상 플라즈마 식각 공정을 이용하고 있다. 이러한 플라즈마 식각 공정의 원리는 다음과 같다.In the above, a plasma etching process is usually used as an etching process for forming metal wiring. The principle of the plasma etching process is as follows.
우선, 식각 기체를 방전시켜 플라즈마 이온들을 생성시켜, 이러한 플라즈마 이온들이 식각 대상물인 금속막으로 확산 및 흡착되도록 만든다. 이에 따라, 금속막의 표면에 흡착된 플라즈마 이온들은 그 내부로 확산되어 금속 원자들과 반응하게 되고, 그 결과로, 부산물이 발생되며, 이러한 부산물들은 금속막으로부터 탈착된다. 이후, 부산물을 제거하게 되면, 금속막에 대한 플라즈마 식각 공정이 완료되어 적소에 원하는 형태의 패턴으로 금속배선이 형성된다.First, the etching gas is discharged to generate plasma ions, so that the plasma ions are diffused and adsorbed onto the metal film to be etched. Accordingly, the plasma ions adsorbed on the surface of the metal film diffuse into it and react with the metal atoms, and as a result, by-products are generated, and these by-products are desorbed from the metal film. Subsequently, when the by-products are removed, the plasma etching process for the metal film is completed to form metal wires in a desired pattern in place.
한편, 상기와 같은 원리에 의해 수행되는 플라즈마 식각 공정의 특성을 향상시키기 위하여, 최근에는 식각 기체의 압력은 낮추고, 플라즈마 밀도는 높임으로써, 식각 속도를 증진시키고, 공정의 제어를 용이하게 하고 있다.On the other hand, in order to improve the characteristics of the plasma etching process performed by the above-mentioned principle, recently, the pressure of the etching gas is lowered, and the plasma density is increased, thereby increasing the etching rate and facilitating control of the process.
그런데, 일반적인 플라즈마 식각 공정에서는 패턴의 밀도 차이에 따라, 지역별로 식각 속도가 불균일하게 일어나는 현상이 발생된다. 이와 같은 현상을 소위 로딩 이펙트(Loading Effect)라 칭하는데, 이러한 로딩 이펙트 현상은 식각 공정시에 패턴이 조밀한 지역이 그 이외의 지역에 비해 식각 공정의 간섭이 심하기 때문이다.However, in a typical plasma etching process, the etching speed is unevenly generated for each region according to a difference in density of patterns. This phenomenon is referred to as a loading effect, which is because the region where the pattern is dense in the etching process has more interference with the etching process than other regions.
도 2는 소오스 파워를 450W, 바텀 파워를 130W, 식각 가스인 BCl3가스량을 30sccm, Cl2가스량을 60sccm, 압력을 9mTorr로 하는 공정 조건으로 플라즈마 식각 공정을 수행할 때 나타나는 알루미늄의 광방출 신호를 나타내는 도면이다.FIG. 2 illustrates light emission signals of aluminum when plasma etching is performed under a process condition of 450 W of source power, 130 W of bottom power, 30 sccm of BCl 3 gas, 60 sccm of Cl 2 gas, and 9 mTorr of Cl 2 gas. It is a figure which shows.
도 2에서, 시간 대역 0∼8초까지는 반사방지막인 티타늄/티타늄질화막(Ti/TiN)이 제거되는 구간이다. 시간 대역 8∼9초에서 순간적인 광방출 신호의 증가는 식각 속도가 상대적으로 빠른 지역에서 알루미늄막이 식각되면서 나타내는 것이다. 시간 대역 9∼35초까지의 광방출 신호는 알루미늄막이 계속적으로 식각되면서 나타내는 것이다. 시간 대역 35∼38초에서 광방출 신호의 감소는 식각 속도가 빠른 지역의 알루미늄막이 모두 제거되면서 나타내는 것이다.In FIG. 2, time periods 0 to 8 seconds are sections in which a titanium / titanium nitride film (Ti / TiN), which is an antireflection film, is removed. The instantaneous increase in the light emission signal in the time band 8 to 9 seconds is indicated by the etching of the aluminum film in the region where the etching speed is relatively high. The light emission signal in the time band of 9 to 35 seconds is shown while the aluminum film is continuously etched. The decrease in the light emission signal in the time band 35 to 38 seconds is indicated by the removal of the aluminum film in the region where the etching speed is high.
도 3은 도 2의 시간 대역 0∼38초까지 나타나는 광방출 신호에 대한 실제적인 패턴의 식각 프로파일(Profile)을 보여주는 사진으로서, 패턴이 조밀하지 않은 지역에 비해 패턴이 조밀한 지역의 알루미늄막이 대략 20% 정도 적게 식각되었음을볼 수 있다.FIG. 3 is a photograph showing an etch profile of an actual pattern for a light emission signal appearing from 0 to 38 seconds in the time band of FIG. 2, in which an aluminum film of an area having a dense pattern is roughly compared to an area having a dense pattern. It can be seen that 20% less etching.
게속해서, 도 2의 시간 대역 38∼42초의 구간은 패턴이 조밀한 지역에서 알루미늄막이 식각되면서 나타내는 광방출 신호이다. 이때, 식각 속도가 상대적으로 빠른 지역에서는 알루미늄막의 하부층인 확산방지막(TiN)의 식각이 일어난다.Subsequently, the period of 38 to 42 seconds in the time band shown in FIG. 2 is a light emission signal which is displayed while the aluminum film is etched in a region having a dense pattern. At this time, in the region where the etching speed is relatively high, etching of the diffusion barrier layer TiN, which is a lower layer of the aluminum layer, occurs.
한편, 로딩 이펙트 현상에 기인된 알루미늄막의 식각 속도 불균일을 제거하기 위하여, 종래에는 충분한 과도 식각 공정을 수행하고 있으며, 도 2의 시간 대역 42초 이후는 과도 식각 공정을 의미한다.On the other hand, in order to eliminate the etching rate non-uniformity of the aluminum film caused by the loading effect phenomenon, conventionally, a sufficient excess etching process is performed, 42 seconds after the time band of FIG.
그러나, 로딩 이펙트 현상을 감소시키기 위하여 과도 식각 공정을 수행할 경우에는, 패턴이 조밀한 지역의 알루미늄막이 제거되는 것으로 인하여, 패턴이 조밀한 지역과 그 이외의 지역에서의 알루미늄막간의 단차는 발생하지 않지만, 도 4에 도시된 바와 같이, 패턴이 조밀하지 않는 지역에서 하부 절연막의 식각이 일어나기 때문에, 하부 절연막간의 단차가 발생하게 된다. 그런데, 하부 절연막의 손실 및 단차의 발생은 식각 공정 이후에 수행되는 또 다른 절연막의 증착 및 평탄화 공정시, 타켓 설정이 어렵고, 아울러, 균일도에도 악영향을 미치게 된다.However, when the excessive etching process is performed in order to reduce the loading effect phenomenon, the step between the aluminum film in the dense area and the other areas does not occur because the aluminum film in the area where the pattern is dense is removed. However, as shown in FIG. 4, since etching of the lower insulating film occurs in a region where the pattern is not dense, a step between the lower insulating films occurs. However, the loss of the lower insulating film and the generation of the step are difficult to set a target during the deposition and planarization process of another insulating film performed after the etching process, and also adversely affects the uniformity.
또한, 하부 절연막의 단차를 보상해주기 위하여, 후속에서 증착되는 절연막의 증착 두께가 증가되는 것으로 인하여, 그 만큼 평탄화시켜야 할 양이 많아지기 때문에, 생산성 측면에서는 바람직하지 못하다.In addition, in order to compensate for the step difference of the lower insulating film, since the deposition thickness of the insulating film deposited subsequently is increased, the amount to be flattened by that much increases, which is not preferable in terms of productivity.
게다가, 과도 식각 공정시에는 이온의 방향성을 양호하게 하기 위하여, 바이어 파워를 강하게 걸어주고 있는데, 이때, 플라즈마에 의한 데미지가 일어남으로써, 소자의 특성에 악영향을 미치게 된다.In addition, during the excessive etching process, the via power is strongly applied in order to improve the directionality of the ions. At this time, the damage caused by the plasma occurs, which adversely affects the characteristics of the device.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 알루미늄막과 티타늄질화막으로된 확산방지막간의 식각 선택비를 증가시킴으로써, 과도 식각 공정 동안에 패턴이 조밀한 지역과 그 이외의 지역에서 하부 절연막간의 단차가 발생되는 것을 방지할 수 있는 반도체 소자의 금속막 식각방법을 제공하는데, 그 목적이 있다.Accordingly, the present invention devised to solve the above problems, by increasing the etch selectivity between the aluminum film and the diffusion barrier film of the titanium nitride film, the lower insulating film in the region where the pattern is dense and other regions during the transient etching process SUMMARY OF THE INVENTION An object of the present invention is to provide a method for etching a metal film of a semiconductor device capable of preventing a step difference from occurring.
도 1a 및 도 1b는 종래 기술에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도.1A and 1B are cross-sectional views illustrating a method of forming metal wirings according to the prior art.
도 2는 플라즈마 식각 공정시에 나타나는 알루미늄의 광방출 신호를 보여주는 도면.2 is a view showing a light emission signal of aluminum that appears during the plasma etching process.
도 3은 로딩 이펙트 현상이 발생된 상태를 보여주는 사진.3 is a photograph showing a state in which a loading effect phenomenon occurs.
도 4는 과도 식각을 수행한 경우에서의 패턴 프로파일을 보여주는 사진.Figure 4 is a photograph showing a pattern profile in the case of performing the excessive etching.
도 5a 내지 도 5d는 공정 변수에 따른 알루미늄막과 확산방지막간의 식각 선택비를 나타내는 그래프.5A to 5D are graphs showing etching selectivity ratios between aluminum films and diffusion barrier films according to process variables.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속막 식각방법은, 절연막 상에 적층된 확산방지막과 알루미늄막 및 반사방지막을 식각하여 금속배선을 형성하기 위한 반도체 소자의 금속막 식각방법으로서, 상기 알루미늄막의 80% 정도를 식각 종말점으로하여 상기 반사방지막과 알루미늄막을 식각하는 제1단계 식각 공정과; 상기 잔류된 알루미늄막을 소오스 파워를 350~380W, 바텀 파워를 50~70W, BCl3가스량을 20~25sccm, Cl2가스량을 80~90sccm, 압력을 13~15mTorr로 하는 공정 조건으로 알루미늄막과 확산방지막의 식각 선택비를 증가시켜 식각하는 제2단계 식각 공정; 및 상기 절연막이 노출될 때까지 상기 확산방지막을 식각하는 제3단계 식각 공정을 포함하는 것을 특지응로 한다.The metal film etching method of the semiconductor device of the present invention for achieving the above object is a metal film etching method of the semiconductor device for forming a metal wiring by etching the diffusion barrier film, the aluminum film and the antireflection film stacked on the insulating film. A first step of etching the anti-reflection film and the aluminum film by using about 80% of the aluminum film as an etching end point; The remaining aluminum film has a source power of 350-380 W, a bottom power of 50-70 W, a BCl 3 gas amount of 20-25 sccm, a Cl 2 gas amount of 80-90 sccm, and a pressure of 13-15 mTorr. A second step of etching to increase the etching selectivity of the etching solution; And a third step etching process of etching the diffusion barrier layer until the insulating layer is exposed.
본 발명에 따르면, 알루미늄막과 티타늄질화막으로된 확산방지막간의 식각 선택비를 향상시킴으로써, 패턴이 조밀한 지역과 그렇지 않은 지역에서 하부 절연막간의 단차가 발생되는 것을 방지할 수 있다.According to the present invention, by improving the etching selectivity between the aluminum film and the diffusion barrier film of the titanium nitride film, it is possible to prevent the step difference between the lower insulating film in the region where the pattern is dense and the region where the pattern is not.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
전술한 바와 같이, 통상적인 식각 공정 동안에는 식각 속도의 불균일에 따라, 도 2의 35~42초까지의 시간 대역에서 조밀하지 않은 패턴 지역의 확산방지막은 노출되는 반면, 패턴이 조밀한 지역의 알루미늄막은 잔존하게 되고, 이러한 상태로 과도 식각 공정을 수행하게 되면, 패턴이 조밀하지 않는 지역에서 하부 절연막의 손상이 발생된다.As described above, during the conventional etching process, the diffusion barrier film of the non-dense pattern area is exposed in the time band from 35 to 42 seconds in FIG. 2, while the aluminum film of the area having the dense pattern is exposed. If the over-etching process is performed in this state, damage to the lower insulating film occurs in an area where the pattern is not dense.
따라서, 본 발명의 기본적 원리는 상기한 시간 대역(35∼42초)에서 확산방지막과 알루미늄막간의 식각 선택비가 증가되는 조건으로 식각 공정을 수행하여 패턴이 조밀한 지역과 그 이외의 지역에서 금속막간의 단차가 발생되는 것을 방지함으로써, 후 속의 식각 공정시에 패턴이 조밀하지 않은 지역에서 하부 절연막의 식각이 발생되는 것을 방지하는 것이다.Therefore, the basic principle of the present invention is to perform the etching process under the condition that the etching selectivity between the diffusion barrier film and the aluminum film is increased in the time band (35 to 42 seconds), the metal film in the region with a dense pattern and other regions By preventing the step difference from occurring, the etching of the lower insulating film is prevented from occurring in the region where the pattern is not dense during the subsequent etching process.
즉, 35∼42초의 시간 대역에서 알루미늄막의 식각 속도는 빠르게 하는 반면, 티타늄질화막으로된 확산방지막의 식각 속도는 상대적으로 느리게 함으로써, 패턴이 조밀하지 않은 지역에서 확산방지막의 식각은 지연시키고, 패턴이 조밀한 지역에서의 알루미늄막은 전부 제거시켜 그 하부층인 확산방지막이 노출되도록 하는 것이며, 이 결과로, 패턴 밀도 차이에 의한 두 지역간의 단차 발생을 방지한다.In other words, while the etching speed of the aluminum film is increased in the time band of 35 to 42 seconds, the etching rate of the diffusion barrier film made of titanium nitride is relatively slow, thereby delaying the etching of the diffusion barrier film in a region where the pattern is not dense. The aluminum film in the dense area is removed to expose the diffusion barrier, which is the lower layer, and as a result, the step difference between the two areas due to the difference in pattern density is prevented.
또한, 후 속의 과도 식각 공정은 로딩 이펙트 현상이 비교적 적게 발생되는 이온 스퍼터(Ion Sputter) 공정으로 수행함으로써, 하부 절연막의 식각을 최대한방지한다.In addition, the subsequent over-etching process is performed by an ion sputter process in which a loading effect phenomenon is relatively low, thereby preventing etching of the lower insulating film to the maximum.
본 발명의 실시예에서는 상기한 바와 같은 결과를 얻기 위하여, 공정 변수에 따른 알루미늄막과 확산방지막간의 식각 선택비를 고찰하고, 이를 근거로하여 최적의 공정 조건을 설정하였다.In the embodiment of the present invention, in order to obtain the results as described above, the etching selectivity ratio between the aluminum film and the diffusion barrier according to the process variable was considered, and based on this, the optimum process conditions were set.
도 5a 내지 도 5d는 공정 변수에 따른 알루미늄막과 티타늄질화막간의 식각 선택비를 도시한 그래프로서, 도 5a는 소오스 파워(Source Power)에 따른 알루미늄막과 티타늄질화막간의 식각 선택비를 나타낸 것이고, 도 5b는 바텀 파워(Bottom Power)에 따른 알루미늄막과 티타늄질화막간의 식각 선택비를 나타낸 것이며, 도 5c는 식각 가스인 BCl3와 Cl2의 혼합 비에 따른 알루미늄막과 티타늄질화막간의 식각 선택비를 나타낸 것이고, 도 5d는 압력에 따른 알루미늄막과 티타늄질화막간의 식각 선택비를 나타낸 것이다.5A to 5D are graphs showing an etching selectivity ratio between an aluminum film and a titanium nitride film according to process variables, and FIG. 5A illustrates an etching selectivity ratio between an aluminum film and a titanium nitride film according to source power. 5b shows the etching selectivity between the aluminum film and the titanium nitride film according to the bottom power, Figure 5c shows the etching selectivity between the aluminum film and titanium nitride film according to the mixing ratio of the etching gas BCl 3 and Cl 2 . 5D shows the etching selectivity between the aluminum film and the titanium nitride film according to the pressure.
각 도면에서, “▲”은 알루미늄에 대한 식각 속도를 나타내는 것이고, “＊”은 식각 마스크로 사용된 감광막의 식각 속도를 나타내는 것이며, “◆”은 티타늄질화막에 대한 식각 속도를 나타내는 것이다.In each figure, "▲" represents an etching rate for aluminum, "*" represents an etching rate of the photosensitive film used as an etching mask, and "◆" represents an etching rate for the titanium nitride film.
우선, 도 5a 및 도 5b에서 볼 수 있는 바와 같이, 소오스 파워와 바텀 파워는 작을수록 알루미늄막과 티타늄질화막간의 식각 선택비가 크다. 또한, 도 5c에서 볼 수 있는 바와 같이, 식각 가스인 BCl3와 Cl2의 혼합비는 BCl3가스 보다 Cl2가스의 혼합량이 많을수록 알루미늄막과 티타늄질화막간의 식각 선택비가 크다. 그리고, 도 5d에서 볼 수 있는 바와 같이, 압력은 높을수록 알루미늄막과 티타늄질화막간의 식각 선택비가 크다.First, as shown in FIGS. 5A and 5B, the smaller the source power and the bottom power, the larger the etching selectivity between the aluminum film and the titanium nitride film. In addition, as can be seen in Figure 5c, the mixing ratio of the etching gas BCl 3 and Cl 2 is more the etching selectivity between the aluminum film and the titanium nitride film as the mixing amount of Cl 2 gas than the BCl 3 gas. As shown in FIG. 5D, the higher the pressure, the larger the etching selectivity between the aluminum film and the titanium nitride film.
상기한 바와 같은 결과를 근거로한 본 발명의 실시예에 따른 식각 공정은 다음과 같다.An etching process according to an embodiment of the present invention based on the results as described above is as follows.
먼저, 제1단계 식각 공정으로서, 알루미늄막의 80% 정도를 식각 종말점으로 설정하여 반사방지막(Ti/TiN) 및 알루미늄막에 대한 식각을 수행한다. 이때, 제1단계 식각은 소오스 파워를 430∼450W, 바텀 파워를 125∼135W, BCl3가스량을 25∼30sccm, Cl2가스량을 60∼65sccm, 압력을 7∼9mTorr로 하는 공정 조건으로 수행한다.First, as a first step etching process, about 80% of the aluminum film is set as an etching end point, thereby etching the antireflection film (Ti / TiN) and the aluminum film. In this case, the first step etching is performed under process conditions in which the source power is 430 to 450 W, the bottom power is 125 to 135 W, the BCl 3 gas amount is 25 to 30 sccm, the Cl 2 gas amount is 60 to 65 sccm, and the pressure is 7 to 9 mTorr.
그 다음, 제2단계 식각 공정으로서, 알루미늄막과 확산방지막간의 식각 선택비를 증가시켜 패턴이 조밀한 지역과 그 이외의 지역간의 금속막의 단차가 발생되지 않도록 한다. 여기서, 제2단계 식각은 도 2의 38∼43초의 시간 대역에 해당되는 것으로서, 대략 4∼6초 동안 실시한다. 또한, 제2단계 식각은 소오스 파워를 350∼380W, 바텀 파워를 50∼70W, BCl3가스량을 20∼25sccm, Cl2가스량을 80∼90sccm, 압력을 13∼15mTorr로 하는 공정 조건으로 수행한다.Next, as a second step etching process, the etching selectivity between the aluminum film and the diffusion barrier film is increased so that the step of the metal film between the region with a dense pattern and the other regions is not generated. In this case, the second step etching corresponds to a time band of 38 to 43 seconds in FIG. 2 and is performed for about 4 to 6 seconds. In addition, the second step etching is performed under process conditions such that the source power is 350 to 380 W, the bottom power is 50 to 70 W, the amount of BCl 3 gas is 20 to 25 sccm, the amount of Cl 2 gas is 80 to 90 sccm, and the pressure is 13 to 15 mTorr.
이 경우, 도시하지는 않았으나, 패턴이 조밀한 지역의 알루미늄막의 식각 속도가 빠른 반면, 패턴이 조밀하지 않는 지역의 확산방지막의 식각 속도는 느리기 때문에, 두 지역의 확산방지막이이 함께 노출되며, 이에 따라, 두 지역에서 금속막간의 단차는 발생되지 않는다.In this case, although not shown, since the etching speed of the aluminum film in the region where the pattern is dense is fast, while the etching rate of the diffusion barrier in the region where the pattern is not dense is slow, the diffusion barriers of the two regions are exposed together. There is no step between the metal films in the two regions.
그리고 나서, 제3단계 식각 공정으로서, 하부 절연막이 노출될 때까지, 이온스퍼터 방식으로 금속막, 예컨데, 확산방지막을 식각하여 금속배선을 형성한다. 이때, 제3단계 식각은 25∼30초 동안 수행하며, 소오스 파워를 350∼375W, 바텀 파워를 120∼130W, BCl3가스량을 25∼30sccm, Cl2가스량을 40∼80sccm, 압력을 5∼6mTorr로 하는 공정 조건으로 수행한다.Then, as a third step etching process, the metal film, for example, the diffusion barrier film, is etched by an ion sputtering method until the lower insulating film is exposed to form metal wiring. At this time, the third step etching is performed for 25 to 30 seconds, source power 350 to 375 W, bottom power 120 to 130 W, BCl 3 gas amount 25 to 30 sccm, Cl 2 gas amount 40 to 80 sccm, pressure 5 to 6 mTorr. It is carried out in the process conditions to be.
제3단계 식각 공정에서는 이전 단계에서 금속막간의 단차 발생이 일어나지 않았고, 아울러, 로딩 이펙트 현상이 비교적 적게 일어나는 이온 스퍼터 방식으로 식각을 수행하기 때문에, 패턴이 조밀하지 않은 지역에서 하부 절연막이 식각되는 현상을 방지할 수 있다.In the third step etching process, the lower insulating film is not etched in the previous step, and the lower insulating film is etched in the area where the pattern is not dense because the etching is performed by the ion sputtering method where the loading effect phenomenon is relatively small. Can be prevented.
따라서, 상기한 바와 같이, 3단계에 걸쳐 서로 다른 공정 조건으로 식각 공정을 수행함에 따라, 패턴이 조밀하지 않은 지역에서 하부 절연막의 식각이 일어나는 것을 방지할 수 있기 때문에, 후속 공정인 절연막의 증착 및 평탄화 공정을 용이하게 수행할 수 있게 되며, 이에 따라, 반도체 소자의 특성 저하를 방지할 수 있게 된다.Therefore, as described above, as the etching process is performed under different process conditions in three steps, the etching of the lower insulating film can be prevented from occurring in a region where the pattern is not dense. The planarization process can be easily performed, whereby the deterioration of characteristics of the semiconductor device can be prevented.
이상에서와 같이, 본 발명은 금속배선을 형성하기 위한 식각 공정시에, 알루미늄막과 티타늄질화막으로된 확산방지막의 식각 선택비를 증가시켜, 패턴이 조밀한 지역과 그렇지 않은 지역에서 금속막간의 단차가 발생되지 않도록 하기 때문에, 후 속의 과도 식각 공정시에 패턴이 조밀하지 않은 지역에서의 하부 절연막이 식각되는 것을 방지할 수 있게 됨으로써, 하부 절연막의 단차 발생을 방지할 수 있게되고, 이에 따라, 후 속 공정, 예컨데, 또 다른 절연막의 증착 및 평탄화를 용이하게 수행할 수 있다.As described above, the present invention increases the etching selectivity of the diffusion barrier film made of aluminum film and titanium nitride film during the etching process for forming the metal wiring, so that the step between the metal film in the region with a dense pattern and the region without the pattern is increased. Since it is possible to prevent the lower insulating film from being etched in the area where the pattern is not dense during the subsequent over-etching process, it is possible to prevent the occurrence of the step difference of the lower insulating film. A fast process, for example, deposition and planarization of another insulating film can be easily performed.
또한, 식각 공정을 최적화시키기 때문에, 식각 공정에 대한 신뢰성을 향상시킬 수 있으며, 아울러, 무리한 과도 식각 공정을 수행하지 않기 때문에, 데미지 발생도 방지할 수 있다.In addition, since the etching process is optimized, the reliability of the etching process can be improved, and since the excessive excessive etching process is not performed, damage can be prevented.
게다가, 후속 공정에서 절연막의 평탄화 특성을 향상시킬 수 있기 때문에, 소자의 절연 특성을 향상시킬 수 있다.In addition, since the planarization characteristics of the insulating film can be improved in a subsequent step, the insulating characteristics of the device can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0058921A KR100451496B1 (en) | 1998-12-26 | 1998-12-26 | Metal film etching method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0058921A KR100451496B1 (en) | 1998-12-26 | 1998-12-26 | Metal film etching method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042670A KR20000042670A (en) | 2000-07-15 |
| KR100451496B1 true KR100451496B1 (en) | 2004-12-08 |
Family
ID=19565923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0058921A KR100451496B1 (en) | 1998-12-26 | 1998-12-26 | Metal film etching method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451496B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960039182A (en) * | 1995-04-27 | 1996-11-21 | 윌리암 티. 엘리스 | Anisotropic Silicon Etching Method with High Etch Selectivity for Tungsten |
| KR19980063925A (en) * | 1996-12-11 | 1998-10-07 | 세키자와다다시 | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-12-26 KR KR10-1998-0058921A patent/KR100451496B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960039182A (en) * | 1995-04-27 | 1996-11-21 | 윌리암 티. 엘리스 | Anisotropic Silicon Etching Method with High Etch Selectivity for Tungsten |
| KR19980063925A (en) * | 1996-12-11 | 1998-10-07 | 세키자와다다시 | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042670A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| KR20010058774A (en) | Method for manufacturing semiconductor device | |
| US6103631A (en) | Method of manufacturing semiconductor device | |
| KR100451496B1 (en) | Metal film etching method of semiconductor device | |
| JP3044728B2 (en) | Manufacturing method of embedded plug | |
| KR20040055346A (en) | Formation method of trench in semiconductor device | |
| KR100780686B1 (en) | Method for fabricating semiconductor device | |
| KR20000004332A (en) | Method for forming metal wires of semiconductor devices | |
| JP3033128B2 (en) | Dry etching method | |
| JP3378776B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| KR0139072B1 (en) | Method of fabricating semiconductor device having step of forming play in contact hole | |
| KR100223265B1 (en) | Method for forming a contact of a semiconductor device | |
| KR100315029B1 (en) | Trench Formation Method of Semiconductor Device | |
| KR100562269B1 (en) | Method for fabriacting via of semiconductor device | |
| KR100550642B1 (en) | Forming meteod of electric conduction pattern in semiconductor device | |
| KR100303357B1 (en) | Method of manufacturing semiconductor device | |
| KR100205095B1 (en) | Method for forming bit line of semiconductor device | |
| KR100559027B1 (en) | Polyside wiring formation method of semiconductor device | |
| KR100384864B1 (en) | Method for forming gateelectrode in semiconductor device | |
| KR100353530B1 (en) | method of manufacturing semiconductor device | |
| KR100328694B1 (en) | Method of manufacturing semiconductor device | |
| JPH0774148A (en) | Dry etching method | |
| KR100398574B1 (en) | Method for forming gate spacer of semiconductor device | |
| KR20010005085A (en) | A method for fabricating semiconductor device | |
| KR100406738B1 (en) | manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |