KR100451374B1 - 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 - Google Patents
병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 Download PDFInfo
- Publication number
- KR100451374B1 KR100451374B1 KR10-2002-0032194A KR20020032194A KR100451374B1 KR 100451374 B1 KR100451374 B1 KR 100451374B1 KR 20020032194 A KR20020032194 A KR 20020032194A KR 100451374 B1 KR100451374 B1 KR 100451374B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- address
- block
- read
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1462—Mounting supporting structure in casing or on frame or rack for programmable logic controllers [PLC] for automation or industrial process control
- H05K7/1475—Bus assemblies for establishing communication between PLC modules
- H05K7/1477—Bus assemblies for establishing communication between PLC modules including backplanes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
본 발명은 프로그래머블 로직 컨트롤러 시스템에서 모듈간의 정보 교환을 위한 병렬 버스의 통신에서 속도 및 데이터 신뢰도를 향상시키기 위한 장치 및 방법에 관한 것으로, 특히 데이터의 처리 속도를 고려하여 빠른 속도의 제어를 요하는 프로그래머블 로직 컨트롤러 제어 시스템에 적용할 수 있게 하는 것을 목적으로 한다. 이를 위해 본 발명은 기능 모듈과 데이터를 두 번 읽기/쓰기 제어하고, 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 블록 전송을 실행하여 어드레스 버스, 데이터 버스로 데이터를 전달하고, 컨트롤 버스의 두 개의 읽기/쓰기 신호를 순차 구동하는 순서로 읽기/쓰기 제어하는 중앙처리 모듈의 버스 인터페이스와; 상기 중앙처리 모듈의 버스 인터페이스와 연결되어 순차 구동된 읽기/쓰기 신호에 따라 어드레스, 데이터의 에러를 피드백하고 에러 정보에 따라 응답/부정응답 신호를 순차 구동하며 데이터를 송수신하고, 블록 전송에서 블록 전송 신호를 활성화하여 어드레스 버스, 데이터 버스로 데이터를 고속 송수신하는 기능 모듈의 버스 인터페이스로 구성된 것을 특징으로 한다. 따라서, 본 발명은 병렬 버스에서의 저역 통과필터를 제거하여 통신 속도의 향상을 바탕으로 어드레스 버스에 데이터 신호의 추가 전송 및 2중 버퍼를 통한 버스 점령 회수 감소를 통해 병렬 버스의 고속화를 구현하고 데이터 버스 뿐 아니라 어드레스 버스 역시 단일 정보 오류 검출 및 블록 정보 오류 검출을 수행하고 컨트롤 버스의 사용 시 이중 라인을 사용하며 이상 동작 정보 피드백을 하여 신뢰성을 향상시키는 효과가 있다.
Description
본 발명은 프로그래머블 로직 컨트롤러 시스템에서 모듈간의 정보 교환을 위한 병렬 버스의 통신에서 속도 및 데이터 신뢰도를 향상시키기 위한 장치 및 방법에 관한 것으로, 특히 데이터의 처리 속도를 고려하여 빠른 속도의 제어를 요하는 프로그래머블 로직 컨트롤러 제어 시스템에 적용할 수 있게 한 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및 신뢰성 향상 방법에 관한 것이다.
산업화가 가속화되면서 프로그래머블 로직 컨트롤러의 적용 영역이 확대되고 있으며 추가적으로 다양한 기능을 충족시킬 수 있는 기능 모듈이 공통 선로(이하, 병렬 버스)에 장착되는 추세이다. 도 1은 베이스 보드의 외형이 도시된 것으로 모듈간의 데이터 수수는 쌍방에서 액세스할 수 있도록 구성된 공용램 방식을 채용하고 있으며, 병렬 버스의 구조에 의한 외란을 억제하기 위해 하드웨어적인 필터가 추가된다.
여기서, 상기 베이스 보드의 주요 부분에 대해 살펴보면 ①은 베이스 부착용 가이드 홀로 베이스를 제어반 내의 패널에 부착하기 위한 홀이고 ②는 회로 기판으로 버스와 모듈 접속용 커넥터 등 전기 회로부가 탑재된 PCB이고 ③은 전원모듈 접속용 커넥터로 전원 모듈을 접속하기 위한 커넥터이고 ④는 모듈 접속용 커넥터로 중앙처리 모듈 및 입출력 모듈을 접속하기 위한 커넥터이고 ⑤는 기구물로서 베이스의 틀이 되는 기구부이고 ⑥은 FG 단자로 PCB 기판의 차폐 패턴과 접속된 접지단자이고 ⑦은 모듈 고정 홀로 각 모듈을 고정할 경우 모듈의 고정용 돌기가 삽입되어 모듈을 고정한다.
프로그래머블 로직 컨트롤러는 다양한 산업 현장에서 사용되므로 데이터 전달 속도 및 신뢰성이 중요시 여겨지는데 신뢰성 확보를 위해 특수 목적의 버스 인터페이스가 추가되기도 한다.
도 2는 종래 프로그래머블 로직 컨트롤러의 구성을 보인 블록도로서, 이에 도시된 바와 같이 시스템의 동작을 제어하는 중앙처리 모듈(11, 12)과; 상기 중앙처리 모듈(11, 12)에 의해 연산되는 각종 데이터를 저장하는 메모리 모듈(13)과; 상기 중앙처리 모듈(11, 12)에 의해 통신, 아날로그, 그리고 위치 제어와 같은 기능을 수행하는 기능 모듈(14, 15)로 구성된다.
중앙처리 모듈(11, 12)이 메모리 모듈 또는 통신, 아날로그, 위치 제어 등과 같은 기능 모듈에 데이터를 쓰거나 읽어올 때 액세스하고자 하는 모듈의 공용 램에 데이터를 쓰거나 읽어온다. 이때 외란에 의해서 공통 병렬 버스 상에 교란이 생기면 잘못된 데이터를 쓰거나 읽을 수 있으며 또한, 잘못된 위치에 데이터를 기록하여 시스템이 오동작하는 경우가 발생한다.
이를 해결하기 위한 방법으로 중앙처리 모듈(11, 12)은 데이터를 읽을 때 반복해서 읽거나 소프트웨어에 의한 썸체크를 수행할 수 있으나 이는 수행시간이 정상 속도의 2배 이상이 소요되어 리얼타임 컨트롤을 요구하는 시스템에서 대량의 데이터를 액세스 시에는 사용하기 어렵다.
중앙처리 모듈(11, 12)이 메모리 모듈(13) 또는 기능 모듈(14, 15)에 데이터를 기록할 때는 크게 3가지 문제가 발생할 수 있는데 첫째는 원하는 위치에 잘못된 데이터가 기록되는 경우로 이것은 기록된 데이터를 다시 읽어서 정확히 기록됐는지를 확인하는 방법으로 해결할 수 있으나 수행시간이 길어지는 문제점이 있다.
두 번째는 메모리 내의 원하는 위치가 아닌 다른 위치에 데이터를 덮어써서 데이터가 소실되는 경우로 이 경우는 현재 데이터를 쓰고 있는 프로그램 모듈에서 그 위치 및 이전 데이터를 알 수가 없기 때문에 복구가 불가능하여 시스템은 이상 데이터로 운전하거나 정지할 수밖에 없는 문제점이 있다.
세 번째 문제점은 제어 신호가 외란의 영향을 받는 경우로, 예를 들어 읽어야 할 신호에서 쓰기 제어가 이상 동작을 하여 잘못된 데이터를 저장하는 경우이다.
따라서, 본 발명은 상기와 같은 문제점을 감안하여 창안한 것으로, 공통 병렬 버스 상에 여러 개의 기능 모듈이 장착되어 있는 시스템에서 모듈간의 데이터 수수 시 데이터 신뢰도를 향상하고 버스 사용 빈도를 줄여 고속화를 실현하는 것을 목적으로 한다.
또한, 이상 동작에 대한 정보를 되돌려 줌으로써 이상 동작 수정의 신뢰도 향상 및 이상 동작 처리 속도를 향상시킬 수 있도록 한 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및 신뢰성 향상 방법을 제공함에 그 목적이 있다.
도 1은 종래 베이스 보드의 외형을 보인 예시도.
도 2는 종래 프로그래머블 로직 컨트롤러의 구성을 보인 블록도.
도 3은 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 고속화 장치의 구성을 보인 블록도.
도 4는 도 3의 버스 구성을 보인 예시도.
도 5는 도 3의 중앙처리 모듈의 버스 인터페이스의 구성을 보인 블록도.
도 6은 도 3의 기능 모듈의 버스 인터페이스의 구성을 보인 블록도.
도 7은 도 4의 제어 신호의 동작을 보인 예시도.
도 8은 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈의 데이터를 1회 읽는 동작에 대한 흐름도.
도 9는 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈에 데이터를 쓰기 동작에 대한 흐름도.
도 10은 본 발명에 따른 병렬 버스를 사용하는 백프레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈의 블록 데이터를 읽는 동작에 대한 흐름도.
**도면의 주요부분에 대한 부호의 설명**
23 : 중앙처리 모듈의 버스 인터페이스 231 : 레지스터 인에이블
232 : 모듈 인에이블 233 : 레지스터
234 : 데이터 패리티 발생 및 체크부 235 : 데이터 썸체크 발생부
236 : 어드레스 패리티 발생 및 체크부 237 : 어드레스 썸체크 발생부
상기와 같은 목적을 달성하기 위한 본 발명은, 기능 모듈과 데이터를 두 번 읽기/쓰기 제어하고, 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 블록 전송을 실행하여 어드레스 버스, 데이터 버스로 데이터를 전달하고, 컨트롤 버스의 두 개의 읽기/쓰기 신호를 순차 구동하는 순서로 읽기/쓰기 제어하는 중앙처리 모듈의 버스 인터페이스와; 상기 중앙처리 모듈의 버스 인터페이스와 연결되어 순차 구동된 읽기/쓰기 신호에 따라 어드레스, 데이터의 에러를 피드백하고 에러 정보에 따라 응답/부정응답 신호를 순차 구동하며 데이터를 송수신하고, 블록 전송에서 블록 전송 신호를 활성화하여 어드레스 버스, 데이터 버스로 데이터를 고속 송수신하는 기능 모듈의 버스 인터페이스로 구성한 것을 특징으로 한다.
또한, 마스터에서 슬레이브의 데이터를 두 번 읽어 이 둘의 값을 비교하여 동일하면 데이터를 읽어들이는 단일 데이터 읽기단계와; 마스터에서 슬레이브에 데이터를 두 번 쓰고 슬레이브에서 이 둘의 값을 비교하여 동일하면 데이터를 저장하는 단일 데이터 쓰기단계와; 마스터에서 실렉트 신호를 커맨드 모드로 바꾸고 블록 읽기 커맨드를 보내면 슬레이브에서 블록 전송 신호를 활성화하여 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하는 블록 데이터 읽기단계와; 마스터에서 실렉트 신호를 커맨드 모드로 바꾸고 블록 쓰기 커맨드를 슬레이브측으로 보내고 계속해서 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하는 블록 데이터 쓰기단계로 동작하는 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 고속화 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 종래 기술에서 단순 버퍼로 구성된 부분을 버스 인터페이스(23, 33, 42, 53, 63)로 대체하여 구성한다.
이와 같이 구성된 백플레인의 통신 고속화 장치에서 버스의 구성을 살펴보면, 도 4에 도시된 바와 같이 어드레스 버스에 패리티 라인을 추가하여 어드레스의 신뢰도를 향상하며, 어드레스 버스에 한 비트를 부여하여 데이터 버스의 성격을 데이터/커맨드 정보의 두 가지로 규정하게 한다. 컨트롤 버스는 블록 데이터 전송 시 신뢰성 향상 및 어드레스 버스를 데이터 버스로 활용하여 고속화를 가능케 하는 블록 전송(Block Transfer)과 응답(Acknowledge)과 부정 응답(Not Acknowledge) 신호인 AC/NC1, AC/NC2 및 쓰기와 읽기를 수행하는 RD/WR1, RD/WR2 신호로 구성된다.
도 5는 도 3의 중앙처리 모듈의 버스 인터페이스의 구성을 보인 블록도로서, 이에 도시된 바와 같이 공통병렬버스와 수수되는 데이터의 패리티를 발생시키고 체크하는 데이터 패리티 발생 및 체크부(234)와; 메모리에 쓰거나 읽는 데이터의 썸체크를 계산하는 데이터 썸체크 발생부(235)와; 어드레스의 패리티를 발생시키고 체크하는 어드레스 패리티 발생 및 체크부(236)와; 어드레스의 썸체크를 계산하는 어드레스 썸체크 발생부(237)와; 레지스터 인에이블(231)에 의해 데이터의 읽기, 쓰기가 허용되면 메모리에 기록할 데이터 블록의 위치를 지정하는 시작번지/끝번지 레지스터와, 현재 번지를 자동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 현재 액세스 중인 번지를 표시하는 현재번지 레지스터와, 썸체크 발생부에서 계산된 값을 저장하는 썸체크 레지스터와, 내장된 기능을 제어하는 콘트롤 레지스터로 구성된 레지스터(233)와; 컨트롤 신호에 따라 메모리에 데이터를 쓰거나 차단하는 병렬버스 인터페이스(238)로 구성된다.
또한, 도 6은 도 3의 기능 모듈의 버스 인터페이스의 구성을 보인 블록도로서, 이에 도시한 바와 같이 다른 병렬버스 인터페이스에 연결되어 컨트롤 신호에 따라 메모리에 데이터를 쓰거나 차단하는 병렬버스 인터페이스(531)와; 공통병렬버스에서 수수되는 데이터의 패리티를 발생시키고 체크하는 데이터 패리티 발생 및 체크부(535)와; 메모리에 쓰거나 읽는 데이터의 썸체크를 계산하는 데이터 썸체크 발생부(536)와; 어드레스의 패리티를 발생시키고 체크하는 어드레스 패리티 발생 및 체크부(537)와; 어드레스의 썸체크를 계산하는 어드레스 썸체크 발생부(538)와; 레지스터 인에이블(532)에 의해 데이터의 읽기, 쓰기가 허용되면 메모리에 기록할 데이터 블록의 위치를 지정하는 시작번지/끝번지 레지스터와, 현재 번지를 자동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 현재 액세스 중인 번지를 표시하는 현재번지 레지스터와, 상기 데이터/어드레스 썸체크 발생부에서 계산된 값을 저장하는 썸체크 레지스터와, 내장된 기능을 제어하는 컨트롤 레지스터로 구성된 레지스터(534)와; 상기 병렬버스 인터페이스(531)로부터 전달되는 컨트롤 신호에 따라 메모리부에 데이터를 쓰거나 읽는 메모리 인터페이스(539)로 구성된 것으로 이를 설명하면 다음과 같다.
본 발명은 병렬버스에서 저역 통과 필터를 제거하여 통신 속도의 향상을 바탕으로 어드레스 버스에 데이터 신호의 추가 전송 및 2중 버퍼를 통한 버스 점령 회수 감소를 통해 병렬버스의 고속화를 구현하고, 데이터 버스 뿐 아니라 어드레스 버스 역시 단일 정보 오류 검출(패리티 체크) 및 블록 정보 오류 검출(썸체크 또는 CRC)을 수행하고, 컨트롤 버스의 사용 시 이중 라인을 사용하며, 이상 동작 정보 피드백을 하여 신뢰성을 향상한다.
또한, 이상 동작 시 전송되는 피드백 정보를 통하여 이상 동작의 종류에 맞는 동작을 수행하게 하여 이상 동작 재수행 시간을 단축하고, 신뢰성을 향상하며 자기 진단을 수행할 수 있다.
본 발명 중앙처리 모듈의 컨트롤 신호의 동작을 살펴보면, 컨트롤 버스의 읽기와 쓰기 및 응답과 부정 응답의 동작은 도 7과 같이, 순차적인 신호로 구성하여 동작한다. 응답 제어의 경우 AC/NC1 신호가 먼저 발생한 후 AC/NC2 신호가 발생하며, 이를 체크하는 경우에는 에지 검출로 순서를 확인한 후 레벨 검출을 한다. 나머지 제어 역시 동일한 순서로 동작한다.
본 발명은 두 개의 라인을 순차적으로 구동하여 에지 검출을 하므로 이상 동작을 방지할 수 있으며, 지속적인 레벨 검출을 하여 저역 통과필터와 같은 효과로 순시적인 노이즈를 제거할 수 있다.
컨트롤 버스의 블록 전송은 블록 전송 중임을 나타내는 신호로 블록 데이터 전송시 전체 블록수, 현재 블록값, 현 블록의 데이터 개수 등의 블록 정보를 먼저 전송한 후 이 신호를 활성화시켜 어드레스 버스에 데이터를 실어 보낼 수 있다.
본 발명은 어드레스 버스에도 패리티 라인이 있으므로 어드레스 라인 역시 데이터 라인과 같은 구조로 되어 있다. 어드레스 버스에 추가적인 어드레스 정보를 보내지 않음으로써 종래의 방식에서 가장 문제가 되었던 어드레스 버스의 이상 동작에 대한 잘못된 위치에 저장되는 이상 동작을 사전에 방지하여 신뢰성을 향상할 수 있으며, 어드레스 버스에 데이터를 전송하여 약 2배의 전송 속도를 구현할 수 있다.
본 발명은 레지스터를 2단 버퍼로 구성하여 종래의 기술이 데이터를 저장할 때 '쓰기-읽어서 확인-다시 쓰기-쓰기 완료'의 동작을 하는 것을 '쓰기-쓰기-응답'의 동작이 가능하게 하여 버스 점령 횟수를 감소시켜 속도를 향상시켰다.
본 발명은 단일 데이터 전송을 데이터 버스 뿐 아니라 어드레스 버스에도 하드웨어에 의한 패리티 체크를 통하여 속도 저하 없이 신뢰성을 확보하며, 블록 전송에는 단일 데이터와 같이 패리티 체크를 하는 것은 물론 블록 정보 오류 검출(썸체크 또는 CRC)을 통하여 추가적인 신뢰성을 확보하였다.
또한, 각각의 패리티 검출시 바로 이상 동작 정보를 부정 응답과 함께 피드백하여 이상 동작 검출 처리 속도 및 신뢰성을 향상시키며 진단 기능을 제공한다.
본 발명의 동작은 크게 4가지로 구분된다. 첫째, 중앙처리 모듈이 다른 모듈에서 단일 데이터를 읽기, 둘째 중앙처리 모듈에서 다른 모듈로 단일 데이터를 쓰기, 셋째, 중앙처리 모듈이 다른 모듈에서 블록 데이터를 읽기, 넷째, 중앙처리 모듈이 다른 모듈로 블록 데이터를 쓰기 동작이다.
도 8은 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈의 데이터를 1회 읽는 동작에 대한 흐름도로서, 이에 도시한 바와 같이 마스터에서 읽기 컨트롤 신호와 어드레스를 슬레이브측으로 전달하면 슬레이브에서 어드레스에 대한 패리티를 체크하여 오류가 있으면 부정 응답 신호를 전달하고 오류가 없으면 응답 신호와 데이터를 전송하는 제4단계(S11~S14)와; 상기 마스터에서 슬레이브가 전달한 응답 신호와 데이터를 입력받으면 데이터에 대한 패리티를 체크하고 오류가 있으면 데이터를 다시 읽고 없으면 1회 읽기 동작을 완료하는 제5단계(S15, S16)로 이루어진 것으로 이를 설명하면 다음과 같다.
중앙처리 모듈이 다른 모듈에서 단일 데이터를 읽을 때는 마스터(중앙처리 모듈의 버스 인터페이스)에서 1회 읽기를 수행하여 버퍼에 저장한다. 오류가 없을 때는 1회 읽기를 다시 시도하며, 이때 1회에서 읽은 값은 2단 버퍼로 쉬프트되어 버퍼에 저장된다.
마스터에서 이 둘의 값을 비교하여 동일하면 중앙처리장치로 데이터를 전송하며, 상이할 경우 1회 읽기를 다시 시도한다. 마스터는 이를 정해진 횟수까지 수행하며 그때까지 불일치하면 중앙처리장치에게 읽기 에러를 통보한다. 여기서, 1회 읽기 동작은 마스터(중앙처리 모듈의 버스 인터페이스)가 다른 모듈(이하, 슬레이브로 표기함)에게 읽기 컨트롤 신호와 어드레스를 보낸다(S11). 마스터는 부정 응답 신호를 전달받거나(S13) 응답 신호를 수신시(S14) 데이터의 패리티에 오류가 있으면(S15) 읽기 동작을 다시 수행한다(S16).
도 9는 본 발명에 따른 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈에 데이터를 쓰기 동작에 대한 흐름도로서, 이에 도시된 바와 같이 마스터에서 데이터를 한 번 읽어 기존 데이터와 차이가 없으면 쓰기를 완료하는 제6단계(S21~S23)와; 상기 읽은 데이터가 기존 데이터와 차이가 있으면 2회 연속으로 쓰기 동작을 수행하고 슬레이브로부터 응답 신호가 전달되기를 지정한 시간만큼 기다리고 쓰기를 종료하는 제7단계(S24, S28, S29)와; 상기 슬레이브에서 마스터로부터 첫 번째 데이터가 도달하면 데이터 버스와 어드레스 버스를 동시에 체크하여 오류가 없으면 데이터를 버퍼에 저장하고 오류가 있으면 부정 응답 신호와 함께 데이터 버스에 첫 번째 데이터 오류정보를 전달하는 제8단계(S25~S27)와; 상기 슬레이브에서 마스터로부터 두 번째 데이터가 도달하면 데이터 버스와 어드레스 버스를 동시에 체크하여 오류가 없으면 버퍼에 저장된 데이터를 2단 버퍼로 이동하고 데이터를 버퍼에 저장하고 오류가 있으면 부정 응답 신호와 함께 두 번째 데이터 오류정보를 전달하는 제9단계(S30, S31)와; 상기 제8,9단계(S25~S27, S30, S31)가 수행된 후, 슬레이브에서 버퍼와 2단 버퍼의 데이터를 비교하여 동일하면 상기 마스터측으로 응답 신호를 보내는 동시에 지정된 위치에 버퍼 값을 저장하고 불일치하면 데이터 불일치 오류정보를 부정 응답 신호와 함께 전달하는 제10단계(S32~S34)로 이루어진 것으로 이를 설명하면 다음과 같다.
중앙처리 모듈에서 다른 모듈로 단일 데이터를 쓸 때는 마스터에서 1회 읽기를 수행하여 기존 데이터와 차이가 없으면 쓰기를 완료한다(S21~S23).
차이가 있으면 마스터는 쓰기 신호, 주소, 데이터를 2회 연속으로 수행한다(S24, S28). 슬레이브에서 응답 신호가 전달되기를 지정한 시간만큼 기다리고 쓰기를 종료한다(S29).
만약, 부정 응답 신호가 전달되면 데이터 버스의 오류 정보를 분석하여 필요한 작업을 재수행한다. 슬레이브는 첫 번째 데이터가 도달시 데이터 버스와 어드레스 버스를 동시에 체크하여(S25) 오류가 없으면 데이터를 버퍼에 저장하고(S27), 오류가 있으면 부정 응답 신호와 함께 데이터 버스에 첫 번째 데이터 오류정보를 보낸다(S26).
두 번째 데이터 도달시 데이터 버스와 어드레스 버스를 동시에 체크하여(S30) 오류가 없으면 버퍼의 내용을 2단 버퍼로 이동하고 데이터를 버퍼에 저장하며(S32), 오류시에는 부정 응답 신호와 함께 두 번째 데이터 오류정보를 보낸다(S31).
상기 두 과정이 수행된 후에는 버퍼와 2단 버퍼를 비교하여(S32) 동일하면 응답 신호를 보내는 동시에 지정된 위치에 버퍼 값을 저장하며(S34), 불일치시는 데이터 불일치 오류 정보를 부정 응답 신호와 같이 보낸다(S33).
도 10은 본 발명에 따른 병렬 버스를 사용하는 백프레인의 통신 신뢰성 향상 방법의 중앙처리 모듈에서 다른 모듈의 블록 데이터를 읽는 동작에 대한 흐름도로서, 이에 도시된 바와 같이 마스터에서 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 어드레스와 데이터 버스에 블록 읽기라는 커맨드를 보내면 슬레이브에서 어드레스와 커맨드의 패리티를 체크하여 오류가 있으면 부정 응답 신호와 함께 오류 정보를 전달하는 제11단계(S41~S43)와; 상기 패리티에 오류가 없으면 슬레이브에서 블록 상태를 전송하고 컨트롤 버스의 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하고 다시 컨트롤 버스의 블록 전송 신호를 비활성화한 후 블록 썸체크를 전송하는 제12단계(S44)와; 상기 제12단계(S44)에서 한 블록을 보내고 마스터의 응답 신호를 기다리고 다음 블록을 보내고 만약 이 블록이 최종 블록이면 종료하는 제13단계(S45, S46)와; 상기 마스터에서 각각의 데이터에 대한 패리티를 체크하고 오류가 있으면 부정 응답 신호와 함께 오류 상태를 전송하고 오류가 없으면 데이터를 저장하는 제14단계(S47~S49)와; 상기 마스터에서 슬레이브로부터 전달되는 블록 썸체크를 체크하여 오류가 있으면 부정 응답 신호와 블록 썸체크 오류정보를 보내고 오류가 없으면 응답 신호를 전송하는 제15단계(S50~S52)로 이루어진 것으로 이를 설명하면 다음과 같다.
중앙처리 모듈이 다른 모듈에서 블록 데이터를 읽을 때는 마스터는 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고, 어드레스 정보와 데이터 버스에는 블록 읽기라는 커맨드를 보낸다(S41).
슬레이브는 어드레스와 커맨드의 패리티를 체크하여(S42) 오류가 있으면 부정 응답 신호와 함께 오류 정보를 전달한다(S43).
슬레이브는 오류가 없을 시에는 블록 상태를 전송한 후 컨트롤 버스의 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송한 후 다시 컨트롤 버스의 블록 전송 신호를 비활성화한 후 블록 썸체크를 보낸다(S44).
한 블록을 보낸 후 마스터의 응답 신호를 기다려(S45) 다음 블록을 보내고 만약 최종 블록이면 종료한다(S46). 이때, 마스터는 각각의 데이터의 패리티를 체크하고(S47) 오류가 있으면 부정 응답 신호와 함께 오류 상태를 전송하고(S49), 오류가 없으면 데이터를 저장한다(S48).
블록의 끝에서는 블록 썸체크를 체크하여(S50) 오류시에는 부정 응답 신호와 블록 썸체크 오류 정보를 보내며(S52) 정상시에는 응답 신호를 발생한다(S51).
마지막으로, 중앙처리 모듈에서 다른 모듈로 블록 데이터를 쓸 때는 상기의 블록 읽기와 유사하며 마스터와 슬레이브의 역할만 바뀐다. 이를 설명하면 다음과같다.
마스터는 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고, 어드레스 정보와 데이터 버스에는 블록 쓰기 커맨드를 보낸다.
슬레이브는 어드레스와 커맨드의 패리티 체크를 하여 오류가 있으면 부정 응답 신호와 함께 오류 정보를 전달한다.
마스터는 계속하여 컨트롤 버스의 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스에 데이터를 전송하고, 블록이 끝나면 블록 썸체크(Block Sum Check)를 보낸다.
슬레이브는 계속해서 들어오는 데이터 버스와 어드레스 버스의 데이터 패리티를 체크하고, 마지막으로 블록 썸체크를 체크하여 오류가 발생하면 부정 응답 신호를 발생하고 정상일 때는 응답 신호를 전송한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 병렬 버스에서의 저역 통과필터를 제거하여 통신 속도의 향상을 바탕으로 어드레스 버스에 데이터 신호의 추가 전송 및 2중 버퍼를 통한 버스 점령 회수 감소를 통해 병렬 버스의 고속화를 구현하고 데이터 버스 뿐 아니라 어드레스 버스 역시 단일 정보 오류 검출 및 블록 정보 오류 검출을 수행하고 컨트롤 버스의 사용 시 이중 라인을 사용하며 이상 동작 정보를 피드백하여 신뢰성을 향상시키는 효과가 있다.
또한, 이상 동작 시 전송되는 피드백 정보를 통하여 이상 동작의 종류에 맞는 동작을 수행하게 하여 이상 동작에 대한 재수행 시간을 단축하고 신뢰성을 향상하여 자기 진단을 수행하는 효과가 있다.
Claims (10)
- 기능 모듈과 데이터를 두 번 읽기/쓰기 제어하고, 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 블록 전송을 실행하여 어드레스 버스, 데이터 버스로 데이터를 전달하고, 컨트롤 버스의 두 개의 읽기/쓰기 신호를 순차 구동하는 순서로 읽기/쓰기 제어하는 중앙처리 모듈의 버스 인터페이스와;상기 중앙처리 모듈의 버스 인터페이스와 연결되어 순차 구동된 읽기/쓰기 신호에 따라 어드레스, 데이터의 에러를 피드백하고 에러 정보에 따라 응답/부정응답 신호를 순차 구동하며 데이터를 송수신하고, 블록 전송에서 블록 전송 신호를 활성화하여 어드레스 버스, 데이터 버스로 데이터를 고속 송수신하는 기능 모듈의 버스 인터페이스로 구성된 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 고속화 장치.
- 제1항에 있어서, 상기 중앙처리 모듈의 버스 인터페이스는 단일 전송시 공통병렬버스와 수수되는 데이터의 패리티를 발생시키고 체크하는 데이터 패리티 발생 및 체크부와; 블록 전송시 메모리에 쓰거나 읽는 데이터의 썸체크를 계산하는 데이터 썸체크 발생부와; 단일 전송시 어드레스의 패리티를 발생시키고 체크하는 어드레스 패리티 발생 및 체크부와; 블록 전송시 어드레스의 썸체크를 계산하는 어드레스 썸체크 발생부와; 레지스터 인에이블에 의해 데이터의 읽기, 쓰기가 허용되면 메모리에 기록할 데이터 블록의 위치를 지정하는 시작번지/끝번지 레지스터와, 현재 번지를 자동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 현재 액세스 중인 번지를 표시하는 현재번지 레지스터와, 썸체크 발생부에서 계산된 값을 저장하는 썸체크 레지스터와, 내장된 기능을 제어하는 콘트롤 레지스터로 구성된 레지스터와; 상기 레지스터를 통해 기능 모듈과 데이터를 두 번 읽기/쓰기 제어하고, 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 블록 전송을 실행하여 어드레스 버스, 데이터 버스로 데이터를 전달하고, 컨트롤 버스의 두 개의 읽기/쓰기 신호를 순차 구동하는 순서로 읽기/쓰기 제어하는 병렬버스 인터페이스로 구성된 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 고속화 장치.
- 제1항에 있어서, 상기 기능 모듈의 버스 인터페이스는 다른 병렬버스 인터페이스에 연결되어 순차 구동된 읽기/쓰기 신호에 따라 어드레스, 데이터의 에러를 피드백하고 에러 정보에 따라 응답/부정응답 신호를 순차 구동하며 데이터를 송수신하고, 블록 전송에서 블록 전송 신호를 활성화하여 어드레스 버스, 데이터 버스로 데이터를 고속 송수신하는 병렬버스 인터페이스와; 단일 전송시 공통병렬버스에서 수수되는 데이터의 패리티를 발생시키고 체크하는 데이터 패리티 발생 및 체크부와; 블록 전송시 메모리에 쓰거나 읽는 데이터의 썸체크를 계산하는 데이터 썸체크 발생부와; 단일 전송시 어드레스의 패리티를 발생시키고 체크하는 어드레스 패리티 발생 및 체크부와; 블록 전송시 어드레스의 썸체크를 계산하는 어드레스 썸체크 발생부와; 레지스터 인에이블에 의해 데이터의 읽기, 쓰기가 허용되면 메모리에 기록할 데이터 블록의 위치를 지정하는 시작번지/끝번지 레지스터와, 현재 번지를 자동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 현재 액세스 중인 번지를 표시하는 현재번지 레지스터와, 상기 데이터/어드레스 썸체크 발생부에서 계산된 값을 저장하는 썸체크 레지스터와, 내장된 기능을 제어하는 컨트롤 레지스터로 구성된 레지스터와; 상기 레지스터에 저장된 정보에 따라 메모리부에 데이터를 쓰거나 읽는 메모리 인터페이스로 구성된 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 고속화 장치.
- 제2항 또는 제3항에 있어서, 상기 레지스터는 이중 버퍼로 구성되어 한 번 읽기/쓰기 동작을 연속 두 번 실행하게 구성된 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 고속화 장치.
- 마스터에서 슬레이브의 데이터를 두 번 읽어 이 둘의 값을 비교하여 동일하면 데이터를 읽어들이는 단일 데이터 읽기단계와; 마스터에서 슬레이브에 데이터를 두 번 쓰고 슬레이브에서 이 둘의 값을 비교하여 동일하면 데이터를 저장하는 단일 데이터 쓰기단계와; 마스터에서 실렉트 신호를 커맨드 모드로 바꾸고 블록 읽기 커맨드를 보내면 슬레이브에서 블록 전송 신호를 활성화하여 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하는 블록 데이터 읽기단계와; 마스터에서 실렉트 신호를 커맨드 모드로 바꾸고 블록 쓰기 커맨드를 슬레이브측으로 보내고 계속해서 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하는 블록 데이터 쓰기단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법.
- 제5항에 있어서, 상기 단일 데이터 읽기단계는 마스터에서 1회 읽기를 수행하여 읽은 데이터를 2단 버퍼로 쉬프트하고 다시 1회 읽기를 수행하여 읽은 데이터를 버퍼에 저장하는 제1단계와; 마스터에서 상기 버퍼에 저장된 두 데이터를 비교하여 동일하면 중앙처리장치로 데이터를 전송하고 상이하면 1회 읽기를 다시 수행하는 제2단계와; 마스터에서 상기 1회 읽기를 정해진 횟수까지 수행하며 그때까지 불일치하면 중앙처리장치로 읽기 에러를 전달하는 제3단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법.
- 제6항에 있어서, 상기 1회 읽기는 마스터에서 읽기 컨트롤 신호와 어드레스를 슬레이브측으로 전달하면 슬레이브에서 어드레스에 대한 패리티를 체크하여 오류가 있으면 부정 응답 신호를 전달하고 오류가 없으면 응답 신호와 데이터를 전송하는 제4단계와; 상기 마스터에서 슬레이브가 전달한 응답 신호와 데이터를 입력받으면 데이터에 대한 패리티를 체크하고 오류가 있으면 데이터를 다시 읽고 없으면 1회 읽기 동작을 완료하는 제5단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법.
- 제5항에 있어서, 상기 단일 데이터 쓰기단계는 마스터에서 데이터를 한 번 읽어 기존 데이터와 차이가 없으면 쓰기를 완료하는 제6단계와; 상기 읽은 데이터가 기존 데이터와 차이가 있으면 2회 연속으로 쓰기 동작을 수행하고 슬레이브로부터 응답 신호가 전달되기를 지정한 시간만큼 기다리고 쓰기를 종료하는 제7단계와; 상기 슬레이브에서 마스터로부터 첫 번째 데이터가 도달하면 데이터 버스와 어드레스 버스를 동시에 체크하여 오류가 없으면 데이터를 버퍼에 저장하고 오류가 있으면 부정 응답 신호와 함께 데이터 버스에 첫 번째 데이터 오류정보를 전달하는 제8단계와; 상기 슬레이브에서 마스터로부터 두 번째 데이터가 도달하면 데이터 버스와 어드레스 버스를 동시에 체크하여 오류가 없으면 버퍼에 저장된 데이터를 2단 버퍼로 이동하고 데이터를 버퍼에 저장하고 오류가 있으면 부정 응답 신호와 함께 두 번째 데이터 오류정보를 전달하는 제9단계와; 상기 제8,9단계가 수행된 후, 슬레이브에서 버퍼와 2단 버퍼의 데이터를 비교하여 동일하면 상기 마스터측으로 응답 신호를 보내는 동시에 지정된 위치에 버퍼 값을 저장하고 불일치하면 데이터 불일치 오류정보를 부정 응답 신호와 함께 전달하는 제10단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상 방법.
- 제5항에 있어서, 상기 블록 데이터 읽기단계는 마스터에서 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 어드레스와 데이터 버스에 블록 읽기라는 커맨드를 보내면 슬레이브에서 어드레스와 커맨드의 패리티를 체크하여 오류가 있으면 부정 응답 신호와 함께 오류 정보를 전달하는 제11단계와; 상기 패리티에 오류가 없으면 슬레이브에서 블록 상태를 전송하고 컨트롤 버스의 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하고 다시 컨트롤 버스의 블록 전송 신호를 비활성화한 후 블록 썸체크를 전송하는 제12단계와; 상기 제12단계에서 한 블록을 보내고 마스터의 응답 신호를 기다리고 다음 블록을 보내고 만약 이 블록이 최종 블록이면 종료하는 제13단계와; 상기 마스터에서 각각의 데이터에 대한 패리티를 체크하고 오류가 있으면 부정 응답 신호와 함께 오류 상태를 전송하고 오류가 없으면 데이터를 저장하는 제14단계와; 상기 마스터에서 슬레이브로부터 전달되는 블록 썸체크를 체크하여 오류가 있으면 부정 응답 신호와 블록 썸체크 오류정보를 보내고 오류가 없으면 응답 신호를 전송하는 제15단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상방법.
- 제5항에 있어서, 상기 블록 데이터 쓰기단계는 마스터에서 어드레스 버스의 실렉트 신호를 커맨드 모드로 바꾸고 어드레스와 데이터 버스에 블록 쓰기라는 커맨드를 보내면 슬레이브에서 어드레스와 커맨드의 패리티를 체크하여 오류가 있으면 부정 응답 신호와 함께 오류 정보를 전달하는 제16단계와; 마스터에서 상기 패리티에 오류가 없으면 컨트롤 버스의 블록 전송 신호를 활성화한 후 데이터 버스와 어드레스 버스를 이용하여 데이터를 전송하고 다시 컨트롤 버스의 블록 전송 신호를 비활성화한 후 블록 썸체크를 전송하는 제17단계와; 상기 제17단계에서 한 블록을 보내고 슬레이브의 응답 신호를 기다리고 다음 블록을 보내고 만약 이 블록이 최종 블록이면 종료하는 제18단계와; 상기 슬레이브에서 각각의 데이터에 대한 패리티를 체크하고 오류가 있으면 부정 응답 신호와 함께 오류 상태를 전송하고 오류가 없으면 데이터를 저장하는 제19단계와; 상기 슬레이브에서 마스터로부터 전달되는 블록 썸체크를 체크하여 오류가 있으면 부정 응답 신호와 블록 썸체크 오류정보를 보내고 오류가 없으면 응답 신호를 전송하는 제20단계로 이루어진 것을 특징으로 하는 병렬 버스를 사용하는 백플레인의 통신 신뢰성 향상방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032194A KR100451374B1 (ko) | 2002-06-08 | 2002-06-08 | 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032194A KR100451374B1 (ko) | 2002-06-08 | 2002-06-08 | 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030094865A KR20030094865A (ko) | 2003-12-18 |
| KR100451374B1 true KR100451374B1 (ko) | 2004-10-06 |
Family
ID=32386374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0032194A KR100451374B1 (ko) | 2002-06-08 | 2002-06-08 | 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451374B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9417944B2 (en) | 2011-10-05 | 2016-08-16 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
| US9772665B2 (en) | 2012-10-05 | 2017-09-26 | Analog Devices, Inc. | Power switching in a two-wire conductor system |
| US9946680B2 (en) | 2012-10-05 | 2018-04-17 | Analog Devices, Inc. | Peripheral device diagnostics and control over a two-wire communication bus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101275640B1 (ko) * | 2011-12-08 | 2013-06-17 | 유니슨 주식회사 | 다수의 버스를 이용하는 논리연산 제어장치 |
| CN112581581B (zh) * | 2020-12-24 | 2024-04-26 | 西安翔腾微电子科技有限公司 | 一种基于SysML视图的GPU视窗变换模块TLM装置及操作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930003286Y1 (ko) * | 1988-03-31 | 1993-06-07 | 주식회사 금성사 | 드럼의 브라켓트 브러쉬 어셈블리 |
| JPH07168727A (ja) * | 1993-12-16 | 1995-07-04 | Mitsubishi Electric Corp | Ｉｏシステムの故障検出方式 |
| KR960024948A (ko) * | 1994-12-31 | 1996-07-20 | 김주용 | 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치와 방법 |
| JPH1083373A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | プログラマブルコントローラ |
-
2002
- 2002-06-08 KR KR10-2002-0032194A patent/KR100451374B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930003286Y1 (ko) * | 1988-03-31 | 1993-06-07 | 주식회사 금성사 | 드럼의 브라켓트 브러쉬 어셈블리 |
| JPH07168727A (ja) * | 1993-12-16 | 1995-07-04 | Mitsubishi Electric Corp | Ｉｏシステムの故障検出方式 |
| KR960024948A (ko) * | 1994-12-31 | 1996-07-20 | 김주용 | 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치와 방법 |
| JPH1083373A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | プログラマブルコントローラ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9417944B2 (en) | 2011-10-05 | 2016-08-16 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
| US9875152B2 (en) | 2011-10-05 | 2018-01-23 | Analog Devices, Inc. | Methods for discovery, configuration, and coordinating data communications between master and slave devices in a communication system |
| US9946679B2 (en) | 2011-10-05 | 2018-04-17 | Analog Devices, Inc. | Distributed audio coordination over a two-wire communication bus |
| US10311010B2 (en) | 2011-10-05 | 2019-06-04 | Analog Devices, Inc. | Two-wire communication systems and applications |
| US9772665B2 (en) | 2012-10-05 | 2017-09-26 | Analog Devices, Inc. | Power switching in a two-wire conductor system |
| US9946680B2 (en) | 2012-10-05 | 2018-04-17 | Analog Devices, Inc. | Peripheral device diagnostics and control over a two-wire communication bus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030094865A (ko) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100458722C (zh) | 一种通过pc对i2c接口器件进行调试的系统及方法 | |
| CN101282301B (zh) | 双冗余can总线控制器及其报文处理方法 | |
| US20080046603A1 (en) | Line Diagnostic Device, Bus System, Line Diagnostic Method, Bus System Control Method, and Line Diagnostic Program | |
| CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
| EP0567144A2 (en) | Disk control system | |
| US20070088874A1 (en) | Offload engine as processor peripheral | |
| CN111104272B (zh) | 一种基于rx和tx的can总线控制器测试方法 | |
| CN102930808A (zh) | 显示面板驱动装置与其操作方法以及其源极驱动器 | |
| CN112380157A (zh) | 一种带fifo缓存和校验功能的iic总线的通信装置 | |
| US6381675B1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
| KR100451374B1 (ko) | 병렬 버스를 사용하는 백플레인의 통신 고속화 장치 및신뢰성 향상 방법 | |
| WO2012046634A1 (ja) | 電子装置およびシリアルデータ通信方法 | |
| CN114691578B (zh) | 一种高性能串行通信方法、系统、介质、设备及终端 | |
| US5278958A (en) | Method and apparatus for selecting a keyboard on a computer system | |
| CN101095119B (zh) | 用于分析具有测试接口的嵌入式系统的装置和方法 | |
| CN112685212A (zh) | 一种处理器异常的调试追踪方法、装置和系统 | |
| CN101488825B (zh) | 数据传输的检错方法与系统 | |
| CN109614351B (zh) | 带有纠错和自动应答机制的并行总线串行互联扩展方法 | |
| US11580052B2 (en) | I2C communication | |
| CN111143145B (zh) | 一种sata错误处理调试中制造错误的方法及电子设备 | |
| CN100543529C (zh) | 液晶显示模组 | |
| JP2000187621A (ja) | Ｓｃｓｉ制御装置 | |
| CN106096702A (zh) | 补偿安全数码卡的延长线引起的延迟的方法及装置 | |
| KR100865990B1 (ko) | 인터페이스 카드의 양방향 에뮬레이터 | |
| JP2559698B2 (ja) | 磁気テープ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130515 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140620 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 16 |