KR960024948A

KR960024948A - 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치와 방법

Info

Publication number: KR960024948A
Application number: KR1019940040406A
Authority: KR
Inventors: 이창윤
Original assignee: 김주용; 현대전자산업 주식회사
Priority date: 1994-12-31
Filing date: 1994-12-31
Publication date: 1996-07-20

Abstract

본 발명은 공유버스를 사용하는 멀티프로세서 컴퓨터 시스템에서 오류가 발생하였을 시, 발생한 오류를 감지하고 그에 대한 처리를 하므로써 오류로 인해 발생하는 시스템의 오동작을 최소화 하여 안정된 컴퓨터 시스템 구현할 수 있도록 하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치와 방법에 관한 것으로, 기존에 사용하고 있는 전산 시스템은 발생한 오류를 신속하게 검출하고 처리하는 기능이 결여되어 있어 사소한 오류발생으로 인해 전체 시스템의 오동작을 야기시키는 문제점이 있었는 바, 본 발명은 종래의 이런 문제점을 해결하기 위해 중앙처리보드 내에 설계되어 있는 각 부에서 발생한 오류를 검출하고, 상기 검출한 오류를 처리할 수 있도록 하는 오류통합 처리부와 그에 따른 각 부에 대한 제어부 및 비교부를 중앙처리보드 내에 부가 설계하며, 상기 중앙처리 보드에서 발생한 오류로 인해 다른 외부보드에 영향이 미치는 것을 방지하도록 메모리 보드내의 특정데이타 어드레스에 잠금을 거는 어드레스 잠금 장치를 메모리 보드 내에 설치하여, 전산 시스템의 동작중에 발생할 수 있는 오류를 신속하게 감지하고 이를 처리 하므로써, 오류에 대한 피해를 최소화 시킨다.

Description

공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치와 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명을 위한 중앙처리 보드의 블럭도, 제3도는 오류처리통합부의 상세 블럭도, 제4도는 (A)는 캐쉬 메모리 데이타 비교부의 상세 블럭도, (B)는 캐쉬 메모리 어드레스 생성부의 상세 블럭도.

Claims

공유버스를 사용하는 멀티프로세서 컴퓨터 시스템 장치의 중앙처리보드에 있어서, 중앙처리보드(100) 내의 각부에서 오류가 발생했을 시, 이를 검출하고 처리하는 오류통합처리부(100-1)와;각 프로세서의 캐쉬 메모리(11,12)와 연결되어 상기 각 프로세서에서 데이타를 요구할 시 각 캐쉬 메모리(11,12)에서 출력되는 데이타를 비교한 후, 이 출력 데이타의 오류발생여부를 판별하는 캐쉬 메모리 데이타 비교부(10)와; 각 프로세서에서 상기 각 캐쉬 메모리를 억세스할 때 출력되는 데이타 및 입력되는 데이타에 대한 각 프로세서의 상태 및 태그메모리(21,22)를 참조하고, 상기 캐쉬 메모리의 캐쉬 코히어런스를 조정하기 위해 사용하는 버스감시부 상태 및 태그 메모리(23)를 참조하여, 이들의 데이타에 대한 상태를 변환하고자할때 이에 대한 출력신호의 오류발생여부를 판별하는 상태 및 태그 메모리 데이타 비교부(20)와; 두개의 버스감지 제어부(31,32)와 연결되어 버스 감지부의 과도한 동작으로 인한 오류를 미연에 방지하기 위해 상기 두개의 버스 감지부(31,32)의 동작을 적절하게 정지 및 재동작 시키거나 또는 그 동작을 전환하도록 제어하는 동작전환제어부(30)와; 출력 데이타 경로부(42)로부터 동일한 데이타를 연속적으로 두번 입력받은 후, 상기 데이타를 비교하여 오류발생여부를 판별하는 1, 2차 신호 비교부(40)와; 시스템 버스(300)와 연결되어 상기 시스템 버스(300)에서 버퍼(51)를 통해 입력되는 신호에 대해 패리티 검증을 하고 패리티오류가 발생했을시 재 전송을 요구함과 동시에 상기 오류통합처리부(100-1)로 패리티오류발생신호(s500)를 출력하는 패리티오류검출부(50)와; 버스요구 및 입/출력 제어부(61)의 출력신호를 검증하여 최종 출력신호를 출력하고, 오류를 감지하였을 시 상기 오류통합처리부(100-1)로 오류발생신호를 출력하는 버스 요구 및 입/출력 제어부의 출력신호 검증부(60)와; 캐쉬 제어부(71)의 출력신호를 검증하여 최종 출력신호를 출력하고, 오류를 감지하였을 시 상기 오류처리통합부(100-1)로 오류발생신호를 출력하는 캐쉬 제어부의 출력신호 검증부(70)와; 두개의 양방향 버퍼(81,82)를 통해 입력된 데이타를 비교하여 오류여부를 판별하고, 오류발생시 각 버퍼(81,82)에 재 전송을 요구함과 동시에 오류발생신호를 상기 오류통합처리부(100-1)로 출력하는 데이타비교부(80) 및; 오류통합처리부(100-1)로 오류발생신호가 입력되어 그 처리동작이 중앙처리보드(100) 내의 프로세서부(90)로 전이되었을 때, 상기 프로세서부(90)가 타 모듈의 오류 여부에 상관없이 독립적으로 처리 루틴을 수행할 수 있도록 하는 오류 처리용 메모리(91)를 포함하여 구성하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 오류통합처리부(100-1)는 각 부에서 오류가 발생했을 시 출력되는 오류발생신호(s500)를 입력받아 어느 부에서 어떤 종류의 오류가 발생하였는지 분석하고, 이에 대한 오류처리제어신호(s501)를 출력하는 오류처리제어부(100-1-1)와; 오류통합처리부(100-1)에 입력된 오류발생상황을 기록하고, 전체 시스템의 전원이 꺼져도 기록을 유지할 수 있도록 자체 배터리를 내장하여 차후에도 오류상태를 알수 있도록 하며, 오류처리프로세서(100-1-4)에서 오류에 대한 상태를 요구할 ㄸㅒ 그에 대한 정보를 제공하는 오류발생상태기록부(100-1-2)와; 상기 오류처리제어부(100-1-1)에서 입력되는 오류발생신호(s500)에 대해 이에 대한 처리를 요구하는 오류처리요구신호(s38)를 생성하여 출력하는 제어레지스커(100-1-3)와; 상기 제어레지스터(100-1-3)에서 출력되는 오류처리요구신호(s38)를 입력받아 이에 대한 처리신호(s39)를 오류처리제어부(100-1-1)로 출력하는 오류처리프로세서(100-1-4) 및; 상기 오류처리프로세서(100-1-4)를 작동시키고, 그 동작을 제어하는 프로그램이 내장되어 있는 로칼메모리(100-1-5)로 이루어지는 것을 특징으로 하느 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 캐쉬 메모리 데이타를 비교부(10)는 제1프로세서를 캐쉬 메모리(11)에서 출력된 데이타를 각각 받아들이는 제1메모리(13) 및 제2메모리(14)와; 상기 제1메모리(13)에서 출력되는 데이타를 받아들이는 제1버퍼(15-1)와, 상기 제2메모리(14)에서 출력되는 데이타를 받아들이는 제2버퍼(15-2) 및, 상기제1버퍼(15-1)와 제2버퍼(15-2)에서 출력되는 데이타를 동시에 받아들여 서로 비교한 후, 두 데이타가 일치하지 않을 시 오류발생신호(s500)를 오류통합처리부(100-1)로 출력하는 비교기(15-3)으로 이루어진 비교부(15)로 구성된 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 상태 및 태그 메모리 데이타 비교부(20)는 제1프로세서를 위한 상태 및 태그 메모리에서 출력된 데이터(data)를 각각 받아들이는 제3메모리(24) 및 제4메모리(25)와; 상기 제3메모리(24)에서 출력되는 데이타를 받아들이는 제3버퍼(26-1)와, 상기 제4메모리(25)에서 출력되는 데이타를 받아들이는 제4버퍼(26-2) 및, 상기 제1버퍼(26-1)와 제2버퍼(26-2)에서 출력되는 데이타를 동시에 받아들여 서로 비교한 후, 두 데이타가 일치하지 않을 시 오류발생신호(s500)를 오류통합처리부(100-1)로 출력하는 비교기(26-3)로 이루어진 비교부(26)로 구성된 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 1,2차 신호 비교부(40)는 입력되는 신호를 연속적으로 두번 입력받도록 제어하는 제어부(44)와; 상기 제어부(44)의 제어에 의해 입력되는 신호를 각각 저장하는 1차 저장기(43) 및 2차, 저장기(45)와; 상기 각 저장기(43,45)를 통해 출력되는 신호를 받아들여 그 일치성을 비교한 후, 두 신호가 일치하지 않으면 오류통합처리부(100-1)로 오류발생신호(s500)를 출력하는 비교기(46) 및 ; 상기 비교기(46)에서 출력되는 데이타의 패리티 오류를 검증하여 최종 검증된 신호를 출력하는 패리티 검사기(47)로 이루어지는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 버스요구 및 입/출력 제어부의 출력신호 검증부(60)는 현재 입력되는 데이타(s7)와 이전상태 임시저장기(60-2)에 입력되어 있는 데이타를 이용하여 그 정당성 여부 즉, 현재 입력되는 데이타(s7)의 참과 거짓을 판별하는 테스터 벡터 비교기(60-1)와, 이전 데이타(s6)의 상태를 저장하는 이전상태 임시저장기(60-2)로 이루어지는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 버스요구 및 입/출력 제어부(61)에 오류가 발생하였을시 제어신호 생성기(61-1)를 초기화 시키는 카운터(61-2)를 부가 설치하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 캐쉬 제어부의 출력신호 검증부(70)는 현재 입력되는 데이타(s11)와 이전상태 임시저장기(70-2)에 입력되어 있는 데이타(S10)를 이용하여 그 정당성 여부를 판별하는 테스터 벡터 비교기(70-1)와, 이전 데이타(s10)의 상태를 저장하는 이전상태 임시저장기(70-2)로 이루어지는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 캐쉬 제어부(71)에 오류가 발생하였을 시 제어신호 생성기(71-1)를 초기화 시키는 카운터(71-2)를 부가 설치하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
제1항에 있어서, 상기 데이타비교부(80)는 각각 두개의 래치(81-1, 82-2, 82-1, 82-2)로 이루어진 제1양방향 버퍼(81) 및, 제2양방향 버퍼(82)로부터 입력되는 데이타를 비교하여 오류발생여부를 판별하고, 오류가 발생하였을시, 상기 각 양방향 버퍼(81,82)로 데이타의 재 전송을 요구함과 동시에 오류발생신호를 오류통합처리부(100-1)로 출력하는 비교기(80-1)와; 검증된 신호(s502)출력시 패리티 비트를 첨가하여 출력하도록 하는 패리티 생성기(80-2)로 이루어지는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 장치.
공유버스를 사용하는 멀티프로세서 컴퓨터 시스템 장치의 메모리 보드에 있어서, 중앙처리보드(100)의 요구에 따라 잠금시킬 어드레스를 저장하는 잠금 어드레스 버퍼(202)와; 어드레스를 잠금할 때 부터 카운터를 시작하는 카운터(203)와; 어드레스 잠금을 요구한 중앙처리보드(100)의 슬롯 넘버를 저장하는 슬롯 어드레스기록부(204) 및; 시스템 버스(300)를 통하여 상기 어드레스 잠금을 요구한 중앙 처리보드(100)의 오류발생여부를 감시하고 오류발생시 그 슬롯의 보드가 잠금 요구한 어드레스를 강제 해제시키도록 제어하는 잠금 제어부(205)를 포함하여 구성하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리시스템 장치.
공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리방법에 있어서, 중앙처리 보드 내의 각부에서 출력되는 신호를 비교 및 검증하여 각 출력신호의 오류 여부를 판별한 후, 이에 대한 오류발생 신호를 출력하는 제어부와 비교부를 상기 각 부에 부가 설치하고, 상기 각 제어부와 비교부에서 출력되는 오류발생신호를 통합적으로 처리한 후, 이에 대한 오류처리 제어신호를 각 부에 입력하는 오류통합처리부(100-1)를 설치하여 중앙처리 보드(100) 내에서 발생하는 각종 오류를 하나의 단일부에서 통합처리토록 하며, 상기 오류통합처리부(100-1)는 다수개의 중앙처리 보드 및 메모리 보드(200)와 오류신호를 상호 송/수신하여 전체 시스템의 오류를 검출 및 처리하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 오류통화처리부(100-1)는 자신의 보드에 오류가 발생하였을시, 보드오류 발생신호(s102)를 통해 자기 보드의 슬롯 어드레스와 오류상태를 출력하여 외부보드로부터 외부제어신호(s103)를 입력받아 자기보드가 외부보드에 의해 제어받을 수 있도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제13항에 있어서, 상기 오류통합처리부(100-1)로 외부오류가 발생하여 기능장애가 발생했을 경우 어떤 보드에서 어떤 종류의 오류가 발생하였는가를 나타내는 외부오류발생신호(s100)가 입력되었을시, 상기 입력받은 신호(s100)에 대응하는 외부보드제어신호(s101)를 출력하여 시스템 버스(300)를 통해 외부보드를 제어할 수 있도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제14항에 있어서, 상기 외부오류 발생신호(s100)가 입력되어 외부보드를 제어할 시, 외부 보드를 제어함과 동시에 자기보드에는 시스템 버스(100)의 사용을 금지시켜, 외부보드의 오류로 인해 자기보드에 오류가 발생하는 것을 미리 방지토록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 캐쉬 메모리 데이타 비교부(10)에는 제1프로세서를 위한 캐쉬 메모리(11)에서 출력되는 데이타를 동일한 제1메모리(13)와, 제2메모리(14)에 저장하여 다수개의 프로세서에서 동일한 주소의 데이타를 동시에 요구하였을 경우 상기 두 메모리(13,14)에서 동시에 읽어갈 수 있도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 동작전환제어부(30)는 현재 동작중인 제1버스 감지부(31)에서 오류가 발생하면 이를 감지하여 오류발생신호(s1124)를 동작전환제어부(30)로 입력하고, 이어 동작전환제어부(30)는 오류발생신호(s500)를 오류통합처리부(100-1)로 출력하여 이에 대한 오류처리제어신호(s501)를 입력받아, 동작중지신호(s125)를 제1버스 감지부(31)로 입력하여 제1버스 감지부(31)의 동작을 중지시키며, 이와 동시에 동작개시신호(s126)를 제2버스 감지부(32)로 입력하여 제2버스감지부(32)가 제1버스 감지부(31)의 기능을 그대로 수행토록 하므로써, 중앙처리보드(100)내 주요 동작부의 모든 제어부를 감시하여 오류가 발생하였을시 예비용 카드로 대치시켜 시스템 동작의 중단됨이 없이 정상적인 동작을 계속 유지하도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 1,2차 신호 비교부(40)의 제어부(44)는 입력되는 신호를 연속적으로 두번 받아들이기 위해 출력 데이타 경로부(42)로 동작제어신호(c2)를 출력하고, 이에 따라 동일한 신호가 연속적으로 두번 입력되면 이 신호를 비교하여 오류발생을 체크하므로써 입/출력 신호의 신뢰성을 향상시키는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 버스요구 및 입/출력 제어부의 출력신호 검증부(60)는 제어신호생성기(61-1)에서 출력된 신호를 검증한 결과 오류가 발생하였음을 검출하면, 버스요구 및 입/출력 제어부(61)로 클럭멈춤신호(CLK-STOP)를 출력하여 오류발생 시 순간적으로 동작을 중지토록 제어하고, 이어 리셋신호(RESET)와 카운터 동작신호(s8)를 출력하여 버스요구 및 입/출력 제어부(61)를 초기화 시키는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제19항에 있어서, 상기 버스요구 및 입/출력 제어부(61)에는 신호(s5)가 입력될 시, 이 신호를 적절한 입력값을 시점으로 하여 저장하고 있다가 상기 버스요구 및 입/출력 제어부의 출력신호 검증부(60)로부터 카운터동작신호(s8)를 입력받으면, 제어신호 생성기(61-1)로 재 신호(s5’)를 입력하여 제어신호생성기(61-1)가 초기화되기 이전과 동일한 조건에서 재 동작하도록 하는 카운터(61-2)를 사용하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 각 부 중에서 캐쉬 제어부의 출력신호 검증부(70)는 제어신호 생성기(71-1)에서 출력된 신호를 검증한 결과 오류가 발생하였음을 검출하면, 캐쉬 제어부(71)로 클럭멈춤신호(CLK-STOP)를 출력하여 오류발생 시 순간적으로 동작을 중지토록 제어하고, 이어 리셋신호(RESET)와 카운터 동작신호(s13)를 출력하여 캐쉬 제어부(71)를 초기화시키는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제21항에 있어서, 상기 캐쉬 제어부(71)에는 신호(s9)가 입력될 시, 이 신호를 적절한 입력값을시점으로 하여 저장하고 있다가 상기 캐쉬 제어부의 출력신호 검증부(70)로부터 카운터동작신호(s13)를 입력 받으면, 제어신호 생성기(71-1)로 재 신호(s9’)를 입력하여 제어신호생성기(71-1)가 초기화되기 이전과 동일한 조건에서 재 동작하도록 하는 카우터(71-2)를 사용하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제12항에 있어서, 상기 메모리 보드(200)는 중앙처리 보드(100)로부터 버스잠금요구신호(s27)를 입력받으면, 잠금을 요구한 어드레스(s28)를 다중잠금버퍼(201)에 저정함과 동시에 상기 잠금을 요구한 중앙처리 보드(100)에 오류가 발생하여 버스잠금해제신호(s31)의 출력이 불가능할 상태를 대비해서 상기 어드레스(s28)에 잠금을 걸때 카운터(204)를 동작시키고, 잠금을 요구한 중앙처리 보드(100)의 슬롯 넘버(s29)를 슬롯 어드레스기록부(203)에 저장한 후, 메모리 보드(200) 자체에서 버스잠금을 해제할 수 있도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제23항에 있어서, 상기 메모리보드(200) 자체에서 버스잠금을 해제하는 방법 중 잠금을 요구한 중앙처리보드(100)로부터 중앙처리보드오류신호(s37)가 입력되어 잠금을 해제할 경우, 제어부(202)는 슬롯 어드레스 기록부(203)로 상기 오류가 발생한 중앙처리 보드(100)의 슬롯 넘버(s29)를 요구하는 슬롯넘버요구신호(s36)를 출력하고, 이어 슬롯 넘버(s29)가 입력되면 상기 슬롯 넘버(s29)에 대한 어드레스 잠금을 해제하라는 해제신호(s32)를 다중잠금버퍼(201)로 출력하여 어드레스 잠금을 해제하도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.
제23항에 있어서, 상기 메모리 보드(200) 자체에서 버스잠금을 해제하는 방법 중 잠금을 요구한 중앙처리 보드(100)로부터 중앙처리보드오류신호(s37) 조차 입력되는 못하는 경우 잠금을 강제 해제할 시, 제어부(202)로부터 출력된 카운터시작신호(s33)에 의해 카운팅을 시작하던 카운터(204)는 일정기간 동안 카운터리셋신호(s35)가 입력되지 않으면 카운터아웃신호(s34)를 제어부(202)로 출력하여 제어부(202)로 하여금 잠금이 걸린 어드레스를 강제 해제시키도록 하는 것을 특징으로 하는 공유버스를 사용하는 멀티프로세서 컴퓨터의 오류검출 및 처리 시스템 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.