KR100451039B1 - 반도체 소자의 게이트 전극 방법 - Google Patents
반도체 소자의 게이트 전극 방법 Download PDFInfo
- Publication number
- KR100451039B1 KR100451039B1 KR10-2000-0079262A KR20000079262A KR100451039B1 KR 100451039 B1 KR100451039 B1 KR 100451039B1 KR 20000079262 A KR20000079262 A KR 20000079262A KR 100451039 B1 KR100451039 B1 KR 100451039B1
- Authority
- KR
- South Korea
- Prior art keywords
- poly
- silicon
- germanium
- deposited
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 60
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 60
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052796 boron Inorganic materials 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000011066 ex-situ storage Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 238000001764 infiltration Methods 0.000 abstract description 2
- 230000008595 infiltration Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 폴리-실리콘저마늄층으로 이루어진 게이트 전극을 형성하는 과정에서, 폴리-실리콘저마늄 게이트에서도 가장 중요한 변수 중의 하나인 저마늄 함량을 깊이에 따라 균일하게 분포시킴으로써 보론 침투 및 확산 현상을 효과적으로 억제하여 반도체 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 게이트 전극 방법이 개시된다.
Description
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 특히 폴리-실리콘저마늄층으로 이루어진 게이트 전극을 형성하는 반도체 소자의 게이트 전극방법에 관한 것이다.
현재 반도체 소자 제조 방법 중 게이트 전극 재료로 사용되는 폴리-실리콘은 게이트 재료로서 우수한 물리적 특성을 갖추고 있어서 현재까지 가장 많이 사용되고 있지만, 소자가 점점 고직접화되는 상황에서 여러 가지 문제점이 대두되고 있는 실정이다. 예를 들어, 매몰 채널(Buried channel)에 기인한 짧은 채널 효과(Short channel effect)와 이로 인한 DIBL(Drain Induced Barrier Lowing) 현상 증가 및 문턱 전압 불안정 현상이 나타난다. 또한 폴리게이트 공핍 효과(Poly gate depletion effect) 및 게이트 산화막을 통한 채널 영역으로의 보론 불순물 침투 현상으로 소자의 전기적 특성이 열화된다. 이와 같은 단점을 극복하기 위해 도입된 게이트 전극 중의 하나가 폴리-실리콘에 저마늄(Ge) 함량을 대략 60%까지 추가한 폴리-실리콘저마늄(Poly-SiGe)이다. 기발표된 문헌들을 통해 볼 때, 폴리-실리콘저마늄이 기존 폴리-실리콘에 비해 보론 확산을 더 억제시켜 그 침투 현상을 억제시키는 효과가 있다고 하나 폴리-실리콘 내의 저마늄을 균일하게 분포시키는데 어려움이 많고, 이로 인하여 여전히 적지 않은 보론 불순물이 하부로 침투하여 소자의 특성을 열화시킬 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 폴리-실리콘저마늄 게이트에서도 가장 중요한 변수 중의 하나인 저마늄 함량을 깊이에 따라 균일하게 분포시키고, 또한 보론 침투 현상을 효과적으로 억제하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 게이트 전극 방법에 관한 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 게이트 전극 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 게이트 산화막
3a : 폴리-실리콘 시드층 3b : 폴리-실리콘층
3c : 보호막용 폴리-실리콘층 4 : 폴리-저마늄층
34 : 폴리-실리콘저마늄층
본 발명에 따른 반도체 소자의 게이트 전극 방법은 반도체 기판 상에 게이트 산화막을 형성한 후 폴리-실리콘 시드층을 형성하는 제 1 단계, 폴리-실리콘 시드층 상에 폴리-저마늄 및 폴리-실리콘을 반복해서 증착하는 제 2 단계, 제 2 단계에서 목표 높이로 증착이 완료되면 마지막으로 폴리-실리콘을 증착하는 제 3 단계, 제 3 단계에서 증착한 폴리-실리콘층에 불순물을 도핑하는 제 4 단계, 게이트 전극 마스크를 식각 마스크로 하는 식각 공정으로 제 1 내지 제 3 단계에서 형성한 폴리-실리콘층, 폴리-저마늄층 및 게이트 산화막을 패터닝하는 제 5 단계 및 폴리-실리콘층의 실리콘과 폴리-저마늄층의 저마늄이 상호 확산되도록 열처리를 실시하여 폴리-실리콘저마늄을 형성하는 제 6 단계로 이루어진다.
폴리-실리콘 시드층은 550 내지 650℃의 온도에서 30 내지 100Å의 두께로 형성하며, 제 2 단계에서 상기 폴리-실리콘은 상기 폴리-저마늄 보다 1 내지 5배 두껍게 형성한다. 이때, 폴리-저마늄은 수소에 GeH4나 GeF4가 1 내지 100%의 양을 갖는 혼합 가스를 소오스 가스로 사용하여 증착하며, 제 2 또는 제 3 단계에서 증착하는 폴리-실리콘은 수소에 SiH4가 10 내지 100% 첨가된 혼합 가스나 수소에 Si2H6가 10 내지 100% 첨가된 혼합 가스를 소오스 가스로 사용하여 증착한다. 증착방법으로는 LPCVD, PE-VLPCVD, UHVCVD, PE-VLPCVD, UHVCVD, RTCVD 또는 APCVD법을 이용한다. 제 3 단계에서 마지막으로 증착되는 폴리-실리콘은 500 내지 2500Å의 두께로 증착한다. 제 4 단계에서 불순물로는 보론 또는 BF2를 사용하며, 불순물 도핑은 이온 주입 공정을 익스-시투로 실시하거나, 불순물 가스 분위기에서 인-시투로 열처리하여 실시한다. 제 2 단계에서 증착하는 폴리-저마늄은 상기 제 6 단계에서 형성된 폴리-실리콘저마늄 내의 저마늄 함량이 10 내지 70%가 되도록 반복 증착한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 게이트 전극 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 소자 분리 영역이 정의된 반도체 기판(1) 상에 게이트 산화막(2) 및 폴리-실리콘 시드층(3a)을 순차적으로 형성한다.
폴리-실리콘 시드층(3a)은 550 내지 650℃의 온도에서 30 내지 100Å의 두께로 형성한다.
도 1b를 참조하면, 상기 폴리-실리콘 시드층(3a) 상에 폴리-저마늄 및 폴리-실리콘을 반복해서 증착하여 폴리-저마늄층(3b) 및 폴리-실리콘층(4)이 순차적으로 적층되도록 한다. 목표 높이로 증착이 완료되면 마지막으로 폴리-실리콘을 증착하여 보호막용 폴리-실리콘층(3c)을 형성한다. 이후, 보론 소오스를 이용하여 불순물을 도핑한다.
폴리-실리콘 시드층(3a)은 550 내지 650℃의 온도에서 30 내지 100Å의 두께로 형성한다.
폴리-실리콘층(3b)은 상기 폴리-저마늄층(4) 보다 1 내지 5배 두껍게 형성한다. 또한, 폴리-저마늄층(4)의 두께나 함량 등을 조절하여 최종적으로 형성할 폴리-실리콘저마늄 내의 저마늄 함량이 10 내지 70%가 되도록 증착을 실시한다.
이때, 폴리-저마늄층(4)은 GeH4나 수소에 GeF4가 1 내지 100% 첨가된 혼합 가스를 소오스 가스로 사용하여 증착하고, 폴리-실리콘 시드층(3a), 폴리-실리콘층(3b) 또는 보호막용 폴리-실리콘층(3c)은 수소에 GeH4나 GeF4가 1 내지 100%의 양을 갖는 혼합 가스나 수소에 Si2H6가 10 내지 100% 첨가된 혼합 가스를 소오스 가스로 사용하여 증착하며, 마지막으로 증착되는 보호막용 폴리-실리콘층(3c)은 500 내지 2500Å의 두께로 증착한다. 폴리-실리콘 또는 폴리-저마늄을 증착하는 방법으로는 LPCVD, PE-VLPCVD, UHVCVD, PE-VLPCVD, UHVCVD, RTCVD 및 APCVD법 중 어느 한가지 방법을 사용한다.
불순물 도핑은 이온 주입 공정을 익스-시투(Ex-situ)로 실시하거나, 불순물 가스 분위기에서 인-시투(In-situ)로 열처리하여 실시한다. 이러한, 불순물 도핑은 표면 채널(Surface channel) pMOS 트랜지스터의 게이트 전극을 형성하기 위한 방법에서 사용한다.
도 1c를 참조하면, 게이트 전극 마스크를 식각 마스크로 하는 식각 공정으로 게이트 전극, 폴리-실리콘층(3a, 3b 및 3c) 및 폴리-저마늄층(4)을 패터닝한다.
도 1d를 참조하면, 열처리를 실시하여 폴리-실리콘층(3a, 3b 및 3c) 내의 실리콘과 폴리-저마늄층(4) 내의 저마늄(Ge)을 상호 확산시켜 폴리-실리콘저마늄층(34)을 형성하여 게이트 전극을 형성한다.
게이트를 패터닝한 후 열처리를 실시하면 도 1b에서 증착된 저마늄과 실리콘이 상호 확산(Interdiffusion)을 일으키게 되고, 서로 섞여져 깊이에 따른 저마늄 함량을 균일하게 할 수 있다. 이 과정에서, 불순물로 도핑된 보론도 확산이 발생하지만 열처리 초기에는 교대로 증착된 저마늄과 실리콘 다층 구조에 의해 그 확산을 억제할 수 있다. 이는, 저마늄 내의 보론의 확산 계수와 실리콘 내의 보론의 확산 계수간의 차이가 거의 100배정도 차이가 나기 때문이다. 열처리가 진행되는 동안에 일어나는 저마늄과 실리콘의 상호 확산 과정에서, 저마늄 내의 실리콘 확산 계수가 실리콘 내의 저마늄 확산 계수보다 104배 이상 크므로 주 확산 원소는 실리콘이라 할 수 있다. 그런데, 같은 온도에서 실리콘 내의 보론의 확산은 저마늄과 실리콘의 상호 확산 과정에서 실리콘이 확산하는 것보다 거의 100배정도 느리기 때문에 폴리-실리콘저마늄이 먼저 형성될 수 있고, 이 폴리-실리콘저마늄에 의해 보론의 확산을 좀더 억제할 수 있다. 또한, 폴리-실리콘 시드층(3a)의 실리콘이 상부 폴리-저마늄층(4)으로 확산되어 폴리-실리콘저마늄을 형성하므로 게이트 산화막(2) 상부에서도 보론의 확산을 억제할 수 있다. 이때, 폴리-실리콘저마늄 내의 저마늄함량은 물성 분석을 통해 확인하는 과정을 거쳐 일정한 양으로 조절할 수 있다.
도면으로 도시하지는 않았지만, 도 1d에서는 열처리에 의해 LDD 산화막이 형성되고, 이후 일반적으로 공지된 기술에 의해 게이트 전극 스페이서, 소오스/드레인 등을 형성하여 트랜지스터를 제조한다.
상술한 바와 같이, 본 발명은 저마늄의 분포를 균일하게 해줌으로써 보론의 침투 및 확산를 억제하여 소자의 전기적 특성을 향상시키는 효과가 있다.
Claims (10)
- 반도체 기판 상에 게이트 산화막을 형성한 후 폴리-실리콘 시드층을 형성하는 제 1 단계;상기 폴리-실리콘 시드층 상에 폴리-저마늄 및 폴리-실리콘을 반복해서 증착하는 제 2 단계;상기 제 2 단계에서 목표 높이로 증착이 완료되면 마지막으로 폴리-실리콘을 증착하는 제 3 단계;상기 제 3 단계에서 증착한 폴리-실리콘층에 불순물을 도핑하는 제 4 단계;게이트 전극 마스크를 식각 마스크로 하는 식각 공정으로 상기 제 1 내지 제 3 단계에서 형성한 상기 폴리-실리콘층, 상기 폴리-저마늄층 및 상기 게이트 산화막을 패터닝하는 제 5 단계 및상기 폴리-실리콘층의 실리콘과 폴리-저마늄층의 저마늄이 상호 확산되도록 열처리를 실시하여 폴리-실리콘저마늄을 형성하는 제 6 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 폴리-실리콘 시드층은 550 내지 650℃의 온도에서 30 내지 100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 2 단계에서 상기 폴리-실리콘은 상기 폴리-저마늄 보다 1 내지 5배 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 2 단계에서 상기 폴리-저마늄은 수소에 GeH4나 GeF4가 1 내지 100%의 양을 갖는 혼합 가스를 소오스 가스로 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 2 또는 제 3 단계에서 상기 폴리-실리콘은 수소에 SiH4가 10 내지 100% 첨가된 혼합 가스나 수소에 Si2H6가 10 내지 100% 첨가된 혼합 가스를 소오스 가스로 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 2 또는 제 3 단계에서 상기 폴리-실리콘 또는 상기 폴리-저마늄은 LPCVD, PE-VLPCVD, UHVCVD, PE-VLPCVD, UHVCVD, RTCVD 또는 APCVD법으로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 3 단계에서 마지막으로 증착되는 폴리-실리콘은 500 내지 2500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 4 단계에서 상기 불순물로는 보론 또는 BF2를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 4 단계에서 상기 불순물 도핑은 이온 주입 공정을 익스-시투로 실시하거나, 불순물 가스 분위기에서 인-시투로 열처리하여 실시하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
- 제 1 항에 있어서,상기 제 2 단계에서 증착하는 폴리-저마늄은 상기 제 6 단계에서 형성된 폴리-실리콘저마늄 내의 저마늄 함량이 10 내지 70%가 되도록 반복 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079262A KR100451039B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 게이트 전극 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079262A KR100451039B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 게이트 전극 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020049936A KR20020049936A (ko) | 2002-06-26 |
| KR100451039B1 true KR100451039B1 (ko) | 2004-10-02 |
Family
ID=27683882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0079262A KR100451039B1 (ko) | 2000-12-20 | 2000-12-20 | 반도체 소자의 게이트 전극 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451039B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575136A (ja) * | 1991-09-17 | 1993-03-26 | Oki Electric Ind Co Ltd | ゲート電極構造の形成方法 |
| US5420059A (en) * | 1992-12-22 | 1995-05-30 | International Business Machines Corporation | Method of making a high performance MESFET with multiple quantum wells |
| JPH07202178A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR20020002899A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 게이트전극 형성방법 |
| KR20020045263A (ko) * | 2000-12-08 | 2002-06-19 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
-
2000
- 2000-12-20 KR KR10-2000-0079262A patent/KR100451039B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575136A (ja) * | 1991-09-17 | 1993-03-26 | Oki Electric Ind Co Ltd | ゲート電極構造の形成方法 |
| US5420059A (en) * | 1992-12-22 | 1995-05-30 | International Business Machines Corporation | Method of making a high performance MESFET with multiple quantum wells |
| JPH07202178A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR20020002899A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 게이트전극 형성방법 |
| KR20020045263A (ko) * | 2000-12-08 | 2002-06-19 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020049936A (ko) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4597531B2 (ja) | チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法 | |
| KR100621546B1 (ko) | 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법 | |
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| US7492017B2 (en) | Semiconductor transistor having a stressed channel | |
| JP5235486B2 (ja) | 半導体装置 | |
| KR100905807B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100408328B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| KR100301246B1 (ko) | 반도체 소자의 제조 방법 | |
| US8318571B2 (en) | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment | |
| KR20070029711A (ko) | 트랜지스터 형성 방법 | |
| US20080017931A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| KR100861835B1 (ko) | 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법 | |
| CN107039277B (zh) | 用于晶体管装置的应力记忆技术 | |
| KR100556350B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100451039B1 (ko) | 반도체 소자의 게이트 전극 방법 | |
| KR101673920B1 (ko) | 반도체 장치의 제조 방법 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100336572B1 (ko) | 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법 | |
| KR0184938B1 (ko) | 반도체 소자의 제조방법 | |
| KR100671663B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100810430B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100312657B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20040000753A (ko) | 반도체 소자의 제조방법 | |
| KR20120042555A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20050071907A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |