KR100447118B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 방전 효율을 향상시킴과 아울러 휘도를 향상시키도록 한 플라즈마 디스플레이 패널에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널은 방전셀의 가장자리에 형성되는 제1 유지전극(64Y) 및 제2 유지전극(64Z)과; 상기 유지전극들(64Y,64Z) 사이에 형성되는 제1 트리거전극(66Y) 및 제2 트리거전극(66Z)과; 상기 방전셀 내에서 상기 제1 유지전극(64Y)과 상기 제1 트리거전극(66Y) 사이에 적어도 둘 이상 형성됨과 아울러 상기 제2 유지전극(64Z)과 상기 제2 트리거전극(66Z) 사이에 적어도 둘 이상 형성되는 다수의 패드전극들(68A,68B,68C)을 구비한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 방전 효율을 향상시킴과 아울러 휘도를 향상시키도록 한 플라즈마 디스플레이 패널에 관한 것이다.

최근들어 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.

도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 PDP의 단면도를 나타낸다.

도 1 및 도 2를 참조하면, PDP 셀은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과, 하부기판(12) 상에 순차적으로 형성되어진 어드레스전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다. 상부기판(10)과 하부기판(12)은 격벽에 의해 평행하게 이격된다. 유지전극쌍(14, 16) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위하여 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지며 투명전극(14A, 16A)의 저항성분을 보상하기 위하여 금속전극(14B, 16B)으로 이루어진다. 이러한 유지전극쌍(14, 16)은 주사/유지 전극 및 유지전극으로 구성된다. 주사/유지 전극(14)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 주로 공급되고, 유지전극(16)에는 유지신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 어드레스전극(22)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입되어진다.

이러한 구조의 PDP 셀은 어드레스전극(22)과 주사/유지 전극(14) 사이의 대향방전에 의해 선택된 후 유지전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀(11)에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 유지기간으로 분할하고, 그 유지기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 유지기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.

도 3은 도 1에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도로서, Y, Z, X 각각은 주사/유지전극(14), 유지전극(16), 어드레스전극(22) 각각에 공급되는 구동파형을 나타낸다.

리셋기간(RPD)에서 주사/유지전극(14)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 시 전압이 증가하고 셋다운(Set-down) 시는 전압이 감소하는 형태를 가진다. 셋업시 주사/유지전극(14)와 유지전극(16) 사이에서 리셋방전이 발생되어 상부 유전층(18)에 벽전하가 형성된다. 이어서, 셋다운시 감소하는 전압에 의해 불필요한 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 기간에서 유지전극(16)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운시 주사/유지 전극(14)이 유지전극(16)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 기간에 생성된 벽전하들이 감소하게 된다. 이렇게 리셋펄스(RP)의 공급에 의해 리셋방전이 일어나게 되고 어드레스 방전에 필요한 벽전하가 전 화면의 셀들에 동일하게 형성된다.

어드레스기간(APD)에서 주사/유지 전극(14)에 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(22)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.

유지기간(SPD)의 시작부에서 주사/유지전극(14)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀(11)들에서 유지방전이 개시되게 한다. 이어서, 유지전극(16)과 주사/유지 전극(14)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.

소거기간(EPD)은 유지기간(SPD)에 이어서 유지전극(16)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 이 때 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 셀 내의 전하를 소거시킨다. 이러한 소거펄스(EP)에 의한 소거방전으로 하전입자들이 소거되어 방전이 중지된다.

이러한 3전극 PDP는 액정패널의 정전용량값을 크게 하기 위하여 주사/유지전극(14) 및 유지전극(16)의 폭을 넓게 형성한다. 이에 따라, 주사/유지전극(14) 및 유지전극(16) 간의 간격이 좁아 유지방전 시에 방전 경로가 짧고 발광면적이 제한됨으로써 자외선의 방출량이 적어지게 되어 휘도가 떨어지게 된다. 또한, 주사/유지전극(14) 및 유지전극(16)은 전극 폭이 넓게 형성됨에 따라 누설전류가 증가하게 되어 전력 소모가 많아지게 된다.

이러한 문제점을 해결하기 위해 도 4에 도시된 바와 같은 5전극 교류 면방전형 PDP가 제안되었다.

도 4 및 도 5를 참조하면, 5전극 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(40) 상에 형성된 제1 및 제2 트리거전극(32Y, 32Z)과, 방전셀의 가장자리에 위치하게끔 상부기판(40) 상에 형성된 주사/유지전극(30Y) 및 유지전극(30Z)과, 트리거전극들(32Y, 32Z), 주사/유지전극 및 유지전극(30Y, 30Z)과 직교되는 방향으로 하부기판(42)의 중앙부에 형성된 어드레스전극(44X)을 구비한다.

제1 및 제2 트리거전극(32Y, 32Z), 주사/유지전극 및 유지전극(30Y, 30Z)이나란하게 형성된 상부기판(40) 상에는 상부 유전체층(36)과 보호층(38)이 적층된다.

어드레스전극(44X)이 형성된 하부기판(42) 상에는 하부 유전체층(46) 및 격벽(48)이 형성되며, 하부 유전체층(46) 및 격벽(48)의 표면에는 형광체(도시되지 않음)가 도포된다.

제1 및 제2 트리거전극들(32Y, 32Z)은 방전셀 중앙부에 좁은 간격(N)으로 형성되어 유지방전 기간 중에 교류펄스를 공급받아 유지방전을 개시한다.

주사/유지전극(30Y) 및 유지전극(30Z)은 방전셀 가장자리에 넓은 간격(W)으로 형성된다. 주사/유지전극(30Y) 및 유지전극(30Z)은 유지방전 기간 중에 교류펄스를 공급받아 제1 및 제2 트리거전극들(32Y, 32Z) 간에 방전이 개시된 다음 플라즈마방전이 유지되게 한다.

이러한 5전극 PDP는 종래의 3전극 PDP 전극구조에 비하여 주사/유지전극(30Y)과 유지전극(Z) 사이의 거리가 멀어지게 된다. 이 5전극 PDP는 트리거전극들(32Y, 32Z) 사이의 방전에 의해 발생된 하전입자들의 방전 경로가 길어짐으로써 방전 효율이 증가하게 된다. 그러나 주사/유지전극(30Y)과 유지전극(30Z)의 폭이 작기 때문에 어드레스방전시 생성되는 벽전하 및 공간전하의 양이 작아진다. 그 결과, 어드레스방전을 일으키기 위한 전압이 높아지게 되고 선택된 셀 내에서 방전이 일어나지 않는 미스라이팅 현상이 발생하게 된다.

이를 해결하기 위해 도 6 및 도 7과 같이 종래의 5전극 PDP의 트리거전극들(52Y, 52Z)과 유지전극들(50Y, 50Z) 사이에 패드전극(54)이 형성된 PDP가 제안된 바 있다.

도 6 및 도 7을 참조하면, 패드전극(54)이 적용된 5전극 PDP는 트리거전극들(52Y, 52Z)과 유지전극들(50Y, 50Z) 사이에 패드전극(54)을 구비한다. 유지전극들(50Y, 50Z)과 트리거전극들(52Y, 52Z)은 전극폭이 좁게 형성된다. 전극폭이 좁게 형성됨으로써 유지전극들(50Y, 50Z)과 트리거전극들(52Y, 52Z) 간의 거리가 멀어지게 된다.

패드전극(54)은 상부기판(40) 상에 형성된 유지전극들(50Y, 50Z) 및 트리거전극(52Y, 52Z)과 교차되며 하부기판(42) 상의 어드레스전극(44X)과 중첩되도록 형성된다. 패드전극(54)의 폭(d)은 각각의 유지전극(50Y, 50Z) 및 트리거전극들(52Y, 52Z)과 동일 두께를 갖게 형성되거나 그 보다 좁다. 패드전극(34)은 그 폭(d)이 좁을수록 개구율이 높아진다.

유지전극들(50Y, 50Z)에 전압이 인가되면 거리가 가까운 트리거전극들(52Y, 52Z) 사이에서 방전이 일어나 하전입자들이 발생된다. 이렇게 트리거전극들(52Y, 52Z) 사이에서 형성된 하전입자들은 유지전극들(50Y, 50Z) 쪽으로 이동하게 된다. 이 때, 패드전극(54)은 유지전극들(50Y, 50Z) 및 트리거전극(52Y, 52Z) 사이의 하전입자들의 원할한 이동을 위해 형성된다. 패드전극(54)은 트리거전극들(52Y, 52Z) 사이에서 발생된 하전입자들이 유지전극들(50Y, 50Z) 쪽으로 이동될 수 있도록 불충분한 하전입자들을 보충해준다.

다시 말하여, 유지전극들(50Y, 50Z)과 트리거전극(52Y, 52Z) 각각의 전극폭(d)이 좁기 때문에 유지전극들(50Y, 50Z)과 트리거전극들(52Y, 52Z) 사이의 거리가 멀게 되어 전압강하가 발생하게 된다. 즉, 유지전극들(50Y, 50Z) 사이에 전극이 없는 부분에서는 전계가 전극 표면보다 약하기 때문에 트리거전극들(52Y, 52Z) 사이에서 발생된 하전입자들이 유지전극들(50Y, 50Z)까지 이동하지 못하게 된다. 이에 따라, 하전입자들을 유지전극들(50Y, 50Z)까지 이동하도록 하전입자들에게 충분한 에너지를 공급해주어야 한다. 따라서, 어드레스방전과 유지방전시 높은 전압이 공급되어야 한다. 이를 방지하기 위해 패드전극(54)이 이용되는데, 패드전극(54)은 하전입자들의 양을 증가시키기 위해 그 면적을 크게 해야 된다. 하지만, 패드전극(54)의 면적을 크게 하게 되면 개구율이 감소하게 되어 휘도가 떨어지게 된다. 또한, 패드전극(54)의 면적을 크게 하면 정전용량값이 커지게 되어 누설전류가 발생되므로 소비전력이 커지게 된다. 따라서, 패드전극(54)의 면적을 크게 하는 데는 한계가 있다.

따라서, 본 발명의 목적은 방전 효율을 향상시킴과 아울러 휘도를 향상시키도록 한 플라즈마 디스플레이 패널을 제공하는 데 있다.

도 1은 종래의 3전극 교류 면방전 PDP의 방전셀을 나타내는 사시도.

도 2는 도 1에 도시된 PDP의 단면도.

도 3은 도 1에 도시된 방전셀의 구동파형도.

도 4는 종래의 5전극 교류 면방전 PDP의 방전셀을 나타내는 평면도.

도 5는 도 4에 도시된 PDP의 단면도.

도 6은 도 4에 도시된 5전극 PDP를 개선하는 패드전극을 포함하는 PDP를 나타내는 평면도.

도 7은 도 6에 도시된 PDP의 단면도.

도 8은 본 발명의 실시 예에 따른 PDP의 방전셀을 나타내는 사시도.

도 9는 도 8에 도시된 PDP의 단면도.

도 10은 도 8에 도시된 각 서브패드전극 상의 전계분포를 나타내는 도면.

도 11은 도 8에 도시된 서브패드전극을 상세히 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10,40,60 : 상부기판 12,42,62 : 하부기판

14,30Y,50Y,64Y : 주사/유지전극 16,30Z,50Z,64Z : 유지전극

18,36,70 : 상부 유전체층 20,38,72 : 보호막

22,44X,80X : 어드레스전극 24,46,74 : 하부 유전체층

26,48,76 : 격벽 28,78 : 형광체층

32Y,32Z,52Y,52Z,66Y,66Z : 트리거전극 54,68 : 패드전극

68A,68B,68C : 서브패드전극

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 방전셀의 가장자리에 형성되는 제1 유지전극(64Y) 및 제2 유지전극(64Z)과; 상기 유지전극들(64Y,64Z) 사이에 형성되는 제1 트리거전극(66Y) 및 제2 트리거전극(66Z)과; 상기 방전셀 내에서 상기 제1 유지전극(64Y)과 상기 제1 트리거전극(66Y) 사이에 적어도 둘 이상 형성됨과 아울러 상기 제2 유지전극(64Z)과 상기 제2 트리거전극(66Z) 사이에 적어도 둘 이상 형성되는 다수의 패드전극들(68A,68B,68C)을 구비한다.상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 8 내지 도 11을 참조하여 상세하게 설명하기로 한다.

도 8은 본 발명의 실시 예에 따른 패드전극을 포함하는 PDP를 나타내는 사시도이며, 도 9은 도 8에 도시된 PDP를 나타내는 평면도이다.

도 8 및 도 9를 참조하면, 본 발명에 따른 PDP는 하부기판(62) 상에 형성되는 어드레스전극(80X)과, 상부기판(60) 상에 형성되는 유지전극들(64Y, 64Z) 및 트리거전극들(66Y, 66Z)과, 각각의 유지전극들(64Y, 64Z) 및 트리거전극들(66Y, 66Z)을 연결시키기 위한 패드전극(68)을 구비한다.

유지전극들(64Y, 64Z)과 트리거전극들(66Y, 66Z)이 형성되는 상부기판(60) 상에는 상부 유전체층(70)과 보호막(72)이 적층된다. 어드레스전극(80X)이 형성되는 하부기판(62) 상에는 하부 유전체층(74)과 격벽(76)이 형성되며, 하부 유전체층(74)과 격벽(76)의 표면에는 형광체층(78)이 도포된다.

상부 유전체층(70)과 하부 유전체층(74)에는 전하가 축적된다. 보호막(72)은 스퍼터링에 의한 상부 유전체층(70)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(72)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(80X)은 상기 유지전극들(64Y, 64Z) 및 트리거전극들(66Y, 66Z)과 직교하도록 형성된다. 이 어드레스전극(80X)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(76)은 어드레스전극(80X)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(78)은 하부 유전체층(74) 및 격벽(76)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입된다.

유지전극들(64Y, 64Z) 예를 들어, 제1 유지전극(64Y) 및 제2 유지전극(64Z)은 방전셀의 가장자리에 위치하며 금속물질로 형성된다. 트리거전극들(66Y, 66Z) 예를 들어, 제1 트리거전극(66Y) 및 제2 트리거전극(66Z)은 방전셀의 중앙부에 위치하며 금속물질로 형성된다. 다시 말하면, 제1 및 제2 유지전극(64Y, 64Z)은 제1 및 제2 트리거전극(66Y, 66Z)과 나란하게 제1 및 제2 트리거전극(66Y, 66Z)의 양측부에 각각 형성된다. 이렇게 방전셀의 가장자리에 위치한 제1 및 제2 유지전극(64Y, 64Z)은 전극폭이 좁게 형성되어 제1 및 제2 유지전극(64Y, 64Z) 간의 거리가 멀게 된다. 이에 따라, 유지전극들(64Y, 64Z)은 리셋방전시 트리거전극들(66Y, 66Z)에 의한 초기방전을 이용하게 되므로 방전전압의 증가없이 방전경로가 증가되어 발광효율이 향상되게 된다.

리셋기간시 유지전극들(64Y, 64Z)에 리셋펄스가 공급되면 가장 가깝게 위치한 트리거전극들(66Y, 66Z)은 초기방전을 일으키게 된다. 트리거전극들(66Y, 66Z)의 초기방전에 의해 트리거전극들(66Y, 66Z) 주위에 하전입자들이 생성되게 된다. 이렇게 생성된 하전입자들은 유지전극들(64Y, 64Z) 쪽으로 확산되게 된다.

패드전극(68)은 투명전도성물질, 예를 들면 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 형성되거나 금속전극으로 형성된다. 패드전극(68)은 유지전극들(64Y, 64Z) 및 트리거전극들(66Y, 66Z)을 연결하도록 방전셀 내에서 3개의 서브패드전극들(68A, 68B, 68C)로 분리된다. 각각의 서브패드전극들(68A, 68B, 68C)은 어드레스방전이 집중되는 에드레스전극(80X)과 대응되어 중첩되게 형성된다.

상기 트리거전극들(66Y, 66Z)의 초기방전에 의해 하전입자들이 유지전극들(64Y, 64Z) 쪽으로 확산되어 전류패스를 형성하게 된다. 이 때, 각각의 서브패드전극들(68A, 68B, 68C)은 서브패드전극들(68A, 68B, 68C) 주위에 하전입자들이 형성되게 하여 전류패스를 형성하는 데 도움을 주게 된다.

각 서브패드전극들(68A, 68B, 68C) 상에 형성되는 전계의 분포는 도 10에 도시된 바와 같다. 각 패드전극들(68A, 68B, 68C)에 형성되는 전계는 서브패드전극들(68A, 68B, 68C)에 서로 영향을 미침으로써 서브패드전극들(68A, 68B, 68C)에 전계가 집중된다. 다시 말하면, 각 서브패드전극들(68A, 68B, 68C)은 각자의 고유한 전계를 가지게 되며 각 서브패드전극들(68A, 68B, 68C) 간의 거리가 가까우므로 각 서브패드전극들(68A, 68B, 68C)이 가지는 전계는 상호 중첩된다. 따라서, 전계의 분포는 서브패드전극들(68A, 68B, 68C) 간의 거리가 가까우면 가까울수록 집중된다. 이에 따라, 서브패드전극들(68A, 68B, 68C)은 트리거전극들(66Y, 66Z)에 의해 발생되는 초기 방전에 도움을 주어 방전 개시전압을 낮추게 된다.

도 11은 각 서브패드전극들(68A, 68B, 68C)의 형상을 상세히 나타낸 도면이다.

도 11을 참조하면, 각 서브패드전극들(68A, 68B, 68C)은 전극폭이 d/3이다. 이를 상세히 하면, 종래의 패드전극의 폭이 d라고 가정할 때, 각 서브패드전극들(68A, 68B, 68C)의 폭은 종래의 패드전극을 3개로 분리한 것이므로 d/3가 되게 된다. 즉, 종래의 패드전극의 폭이 40 ~ 60㎛ 정도이므로 각 서브패드전극들(68A, 68B, 68C)의 전극폭은 약 20㎛ 이하가 된다. 이러한 각 서브패드전극들(68A, 68B, 68C)은 미세폭을 가지게 되므로 전기도금과 같은 정밀한 공정에 의해 형성되게 된다. 또한, 각 서브패드전극들(68A, 68B, 68C)의 전극 간격은 d/2가 되게 형성한다. 여기서, 패드전극(68)의 실제 방전 면적은 분리된 서브패드전극들(68A, 68B, 68C)의 면적과 서브패드전극들(68A, 68B, 68C) 간의 간격 면적을 합한 면적과 동일하다. 따라서, 실제 패드전극들(68)의 면적은 각 서브패드전극(68A, 68B, 68C)의 면적을 합한 값과 같지만 방전 면적은 서브패드전극들(68A, 68B, 68C) 간의 간격 면적만큼 크게 된다. 즉, 패드전극(68)의 방전 면적은 전극의 폭에 비례하게 되므로 종래의 패드전극의 폭이 d임을 감안할 때 패드전극(68)의 폭은 2d가 되게 된다. 다시 말하면, 패드전극(68)의 방전면적은 2배로 커지게 된다. 패드전극(68)의 방전 면적이 커짐에 따라 휘도가 향상하게 된다. 또한, 패드전극(68)의 방전 면적이 커짐에 따라 서브패드전극들(68A, 68B, 68C) 주위에 보다 많은 하전입자들이 발생하게 되어 유지전극들(64Y, 64Z) 쪽으로 이동하게 되는 하전입자의 수가 증가하게 된다. 이에 따라, 휘도가 향상되며 방전개시 전압을 낮출 수 있게 되어 방전 효율도 향상되게 된다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 패드전극을 분리하여 방전 면적의 크기를 크게 함으로써 방전 영역이 넓어지게 된다. 따라서, 누설전류의 증가없이 휘도 및 효율을 향상시킬 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널은 다수의 패드전극에 의해 유지전극 쪽으로 이동하는 하전입자의 양을 증가시킴으로써 방전전압을 낮출 수 있다. 따라서, 본 발명에 따른 플라즈마 디스플레이 패널은 방전시 누설전류를 줄임과 아울러 하전입자의 양을 증가시킴으로써 방전 효율을 증가시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

1. 방전셀의 가장자리에 형성되는 제1 유지전극(64Y) 및 제2 유지전극(64Z)과;

   상기 유지전극들(64Y,64Z) 사이에 형성되는 제1 트리거전극(66Y) 및 제2 트리거전극(66Z)과;

   상기 방전셀 내에서 상기 제1 유지전극(64Y)과 상기 제1 트리거전극(66Y) 사이에 적어도 둘 이상 형성됨과 아울러 상기 제2 유지전극(64Z)과 상기 제2 트리거전극(66Z) 사이에 적어도 둘 이상 형성되는 다수의 패드전극들(68A,68B,68C)을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 유지전극들 및 트리거전극들은 금속물질로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 패드전극 각각의 전극폭은 20㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 패드전극의 전체 폭은 80 ~ 120㎛ 정도인 것을 특징으로 하는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 유지전극들과 트리거전극들이 형성된 상부기판과,

   방전공간을 사이에 두고 상기 상부기판과 대향되는 하부기판과,

   상기 상부기판 상에 형성된 유지전극들 및 트리거전극들과 직교되도록 상기 하부기판 상에 형성되는 어드레스전극을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제 5 항에 있어서,

   상기 패드전극은 상기 어드레스전극과 나란한 방향인 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 제 1 항에 있어서,

   상기 패드전극은 금속물질인 것을 특징으로 하는 플라즈마 디스플레이 패널.
8. 제 1 항에 있어서,

   상기 패드전극은 투명전도성물질인 것을 특징으로 하는 플라즈마 디스플레이패널.