KR20040021364A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 방전효율과 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널은 스캔전극에 제1 서스테인펄스를 공급하는 단계와, 제1 서스테인펄스가 라이징하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계와, 제1 서스테인펄스가 하이레벨을 유지하는 기간에 서스테인전극에 제2 서스테인펄스를 공급하여 오버랩시키는 단계와, 제2 서스테인펄스가 폴링하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 방전효율과 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

최근 들어, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.

도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 PDP의 단면도를 나타낸다. 여기서, 도 2에 도시된 PDP의 하판은 90도 회전시킨 단면도를 나타낸다.

도 1 및 도 2를 참조하면, PDP 셀은 상부기판(10) 상에 순차적으로 형성된 서스테인전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과, 하부기판(12) 상에 순차적으로 형성된 어드레스전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다.

서스테인전극쌍(14, 16) 각각은 상대적으로 넓은 폭을 가지며 90% 이상의 광투과율이 좋은 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지는 금속전극(14B, 16B)으로 이루어진다. 여기서, 투명전극물질(ITO)은 저항값이 크므로 전력을 효율적으로 전달하지 못한다. 따라서, 투명전극(14A, 16A) 상에 도전성이 좋은 물질, 예를 들면 은(Ag)이나 구리(Cu)로 이루어진 금속전극(14B, 16B)을 형성시킴으로써 투명전극(14A, 16A)의 저항성분을 보상한다. 이러한 서스테인전극쌍(14, 16)은 스캔전극 및 서스테인전극으로 구성된다. 스캔전극(14)에는 패널스캔을 위한 스캔신호와 방전유지를 위한 서스테인신호가 주로 공급되고, 서스테인전극(16)에는 서스테인신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 어드레스전극(22)에는 디스플레이될 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입된다.

이러한 PDP 셀은 어드레스전극(22)과 스캔전극(14) 사이의 대향방전에 의해 선택된 후 서스테인전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Scale)를 표현하기 위하여 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 도 3에 도시된 바와 같이 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋기간, 어드레스기간 및 서스테인기간으로 분할하고, 그 유지기간에 1:2:4:8: …:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.

도 3은 도 1에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도로서, Y, Z, X 각각은 스캔전극(14), 서스테인전극(16), 어드레스전극(22) 각각에 공급되는 구동파형을 나타낸다.

리셋기간(RPD)에서 스캔전극(14)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 시 전압이 증가하고 셋다운(Set-down) 시는 전압이 감소하는 형태를 가진다. 셋업시 스캔전극(14)와 서스테인전극(16) 사이에서 리셋방전이 발생되어 상부 유전층(18)에 벽전하가 형성된다. 이어서, 셋다운시 감소하는 전압에 의해 불필요한 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 기간에서 서스테인전극(16)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운시스캔전극(14)이 유지전극(16)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 기간에 생성된 벽전하들이 감소하게 된다. 이렇게 리셋펄스(RP)의 공급에 의해 리셋방전이 일어나게 되고 어드레스 방전에 필요한 벽전하가 전 화면의 셀들에 동일하게 형성된다.

어드레스기간(APD)에서 스캔전극(14)에 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(22)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.

서스테인기간(SPD)의 시작부에서 스캔전극(14)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀(11)들에서 유지방전이 개시되게 한다. 이어서, 서스테인전극(16)과 스캔전극(14)에 교번적으로 서스테인펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.

소거기간(EPD)은 유지기간(SPD)에 이어서 서스테인전극(16)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 이때 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 1㎲ 정도의 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.

이러한 방법으로 구동되는 PDP에서는 방전효율과 발광효율을 얼마나 개선시키느냐에 따라 전체 효율을 좌우하게 된다고 해도 과언이 아니다. 그러나, 발광효율은 형광체의 개선이 따르지 않는 한 그 효율을 향상시키기가 매우 어렵기 때문에형광체를 개선하지 않는 한 현재로서는 방전효율을 최적화시키는 것이 빠른 효과를 얻을 수 있는 방법이라 할 수 있다.

방전효율은 PDP의 구동기간 중에서 어드레스기간(APD)과 서스테인기간(SPD)에서 크게 나타난다. 리셋기간(RPD)은 실제 방전효율에 크게 영향을 미치지 못한다. 어드레스기간(APD)과 서스테인기간(SPD)의 방전효율 기여도는 각각 3 : 7의 비율이라고 볼때, PDP의 방전효율은 서스테인기간(SPD) 동안의 기여도가 크므로 서스테인기간(SPD) 동안 방전효율을 최적화시키는 것이 가장 바람직하며, 다만 특성 정도에 따라서 어드레스기간(APD)과 함께 고려하는 경우 방전효율을 극대화시킬 수도 있으며 함께 고려하지 않아야 방전효율을 극대화시킬 수도 있으므로 서스테인기간(SPD)에서의 특성을 최적화하려는 방안에 대해서는 신중해야만 한다.

현재, PDP에서 사용하고 있는 서스테인기간(SPD)에서의 구동파형은 도 4에 도시되어 있다. 도 4에 도시된 바와 같이 서스테인기간(SPD) 동안 어드레스전극(X)에는 0V 이하의 기준전압을 공급하며 스캔전극(Y)과 서스테인전극(Z)에는 교번적으로 제1 및 제2 서스테인펄스(S1, S2)를 공급하여 대향방전을 유도한다. 이러한 종래의 PDP 구동에서는 대향방전을 하기 때문에 초기 휘도는 향상되지만, 궁극적으로는 휘도가 급격히 감소하는 결과를 초래하여 제품으로서의 신뢰도를 떨어뜨리는 불안정성을 내포하고 있다.

도 5를 참조하면, PDP의 어드레스전극(X0이 플로팅(floating) 상태이거나 영전위(0V)가 공급되는 경우 서스테인기간(SPD) 동안 방전셀의 방전 상태를 보여주고 있다. 어드레스전극(X)이 플로팅 상태인 경우, 방전이 서스테인전극쌍(Y, Z)을 따라 형성되기 때문에 방전셀 전체에서 고른 방전이 이루어지게 된다. 반면에, 어드레스전극(X)에 영전위(0V)가 공급되는 경우 초기 방전시 어드레스전극(X)과 서스테인전극쌍(Y, Z) 사이의 대향방전에 의해 방전셀 중심에서 강한 방전이 일어나게 된다. 초기 방전시에는 강한 대향방전에 의하여 휘도가 좋지만 방전시간이 지남에 따라 그 휘도가 점차 감소됨을 알 수 있다. 또한, 도 5에 도시된 바와 같이 어드레스전극(X)이 플로팅 상태일 경우에는 어드레스전극(X)에 영전위(0V)가 공급될 때보다 방전이 유지되는 시간이 길어지게 됨을 알 수 있다.

이러한 서스테인기간(SPD) 동안 어드레스전극(X)에 영전위(0V)를 공급하거나 어드레스전극(X)이 플로팅 상태인 경우의 방전상태를 자세히 살펴보기로 하자.

도 6은 어드레스전극(X)에 영전위(0V)를 공급하는 경우 서스테인전극쌍(Y, Z)에 공급되는 전압파형에 따른 방전상태를 나타낸다.

도 6을 참조하면, 종래의 PDP의 구동방법은 서스테인기간(SPD) 동안 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 제1 및 제2 서스테인펄스(S1, S2)가 공급되어 연속적인 서스테인방전이 일어난다.

우선 스캔전극(Y)에 제1 서스테인펄스(S1)가 공급되는 경우, 어드레스전극(X)과 서스테인전극(Z)에는 영전위가 공급된다. 스캔전극(Y)에 공급되는 제1 서스테인펄스(S1)가 라이징(risng)되는 시점에서, 즉 도 6에 도시된 (a)부근에서 스캔전극(Y)과 서스테인전극(Z) 사이에서 발생되는 전계는 면방전에 모두 집중되지 못하고 어드레스전극(X) 쪽으로 치우치게 된다. 이에 따라, 초기 방전시 휘도는 강하게 나타나게 되지만 형광체의 급격한 열화로 인하여 어드레스전극(X)이플로팅 상태일 때에 비하여 발광효율이 급격히 떨어짐과 아울러 제품 신뢰성에 악영향을 끼치게 된다.

이후, 스캔전극(Y)에 공급되는 제1 서스테인펄스(S1)가 폴링(falling)되는 시점, 즉 도 6에 도시된 (b)부근에서 다음 서스테인방전이 일어날 수 있도록 이전 서스테인방전을 소거하는 자가 소거방전이 일어나게 된다. 이때, 스캔전극(Y)과 어드레스전극(X) 사이에 방전이 강하게 형성되어 자가 소거방전은 어드레스전극(X)이 플로팅 상태일 때보다 방전량이 작게 된다. 이에 따라, 효과적인 자가 소거방전이 이루어지지 못하게 되어 다음 서스테인 방전에 영향을 미치게 된다. 그러나, 자가 소거방전은 벽전하의 손실을 줄일 수 있어 방전전압을 낮추는 효과를 가져온다.

자가 소거방전 이후, 서스테인전극(Z)에 제2 서스테인펄스(S2)가 공급된다. 여기서, 서스테인전극(Z)에 공급되는 제2 서스테인펄스(S2)의 라이징되는 시점, 즉 도 6에 도시된 (c)부근에서 상기 작은 자가방전으로 인한 벽전하를 어드레스전극(X)을 플로팅상태로 한 경우보다는 손실되지 않게 하지만 어드레스전극(X) 쪽으로 전계가 분산되어 그 효과를 극대화시키지 못하여 방전효율의 손실을 초래하게 된다.

도 7은 어드레스전극을 플로팅 상태로 하는 경우 전압 파형에 따른 방전셀의 방전상태를 나타낸다.

스캔전극(Y)에 제1 서테인펄스(S1)가 공급되는 경우, 어드레스전극(X)과 서스테인전극(Z)에는 영전위가 공급된다. 제1 서스테인펄스(S1)가 라이징되는 시점,즉 도 7에 도시된 (a)부근에서 어드레스전극(X)은 제1 서스테인펄스(S1)에 의해 전압이 유기된다. 이때, 어드레스전극(X)과 스캔전극(Y) 사이의 방전이 완화되어 서스테인전극쌍(Y, Z) 사이의 서스테인방전은 어드레스전극(X)에 영전위(0V)를 공급하는 경우보다 강화된다. 또한, 어드레스전극(X)이 플로팅 상태이면 어드레스전극(X)은 불균일한 각 셀을 상황에 맞게끔 유기시키므로 방전셀의 균일성을 개선시킬 수 있다.

스캔전극(Y)에 공급되는 제1 서스테인펄스(S1)가 폴링되는 시점, 즉 도 7에 도시된 (b)부근에서 다음 서스테인방전이 일어날 수 있도록 자가 소거방전이 일어나게 된다. 이때, 소거방전되면서 동시에 어드레스전극에 유기되었던 플로팅전압도 떨어지기 때문에 면방전간 전계 상호작용이 어드레스전극(X)에 영전위(0V)를 공급할 때보다 한층 강화된다. 다시 말하면, 어드레스전극(X)을 플로팅하는 것이 영전위를 공급하는 경우보다 자가 소거방전이 증가되므로 벽전하의 손실량이 커지게 된다.

자가 소거방전 이후, 서스테인전극(Z)에 제2 서스테인펄스(S2)가 공급된다. 제2 서스테인펄스(S2)의 라이징시점, 즉 도 7에 도시된 (c)부근에서 상기 작은 자가방전으로 인한 벽전하의 손실은 어드레스전극(X)에 영전위를 공급하는 경우보다 훨씬 크지만 서스테인전극쌍(Y, Z) 간의 전계 상호작용이 강화되므로 방전효율은 증대된다.

이와 같이 구동하는 PDP의 방전효율을 증가시키기 위하여 또 다른 PDP 구동방법이 제시된 바 있다.

도 8을 참조하면, 종래의 다른 PDP 구동파형은 서스테인기간(SPD)의 개시시점에서 어드레스전극(X)에 데이터펄스(D)를 공급한다. 이어서, 어드레스전극(X)에 데이터펄스(D)를 공급하는 시점과 동기시켜 스캔전극에 제1 서스테인펄스(S1)를 공급한다. 어드레스전극(X)에 데이터펄스(D)가 공급된 후, 영전위를 유지하는 기간까지 스캔전극(Y)의 제1 서스테인전압레벨은 유지된다. 이후, 스캔전극(Y)에 영전위(0V)가 공급되며, 영전위가 유지되는 동안 서스테인전극(Z)에는 제2 서스테인펄스(S2)가 공급된다. 서스테인전극(Z)에 공급되는 제2 서스테인펄스(S2)의 개시시점과 동기하여 어드레스전극(X)에 데이터펄스(D)를 공급한다. 이렇게 스캔전극(Y)과 서스테인전극(Z)에 서스테인펄스를 공급하는 개시시점마다 어드레스전극(X)에 데이터펄스(D)를 공급하여 서스테인방전시 어드레스전극(X)과 서스테인전극쌍(Y, Z) 사이의 오방전을 최소화하게 된다.

그러나, 현재 PDP의 구동방법에서는 현재보다 더 나은 휘도와 방전효율을 가질 수 있는 궁극적인 다른 구동방법이 절실히 필요한 상황이다.

따라서, 본 발명의 목적은 방전효율과 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 데 있다.

도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널을 나타내는 사시도.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 나타내는 단면도.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 구동방법을 나타내는 구동파형도.

도 4는 도 3에 도시된 서스테인기간의 구동파형도.

도 5는 도 1에 도시된 플로팅 상태의 어드레스전극과 영전위의 어드레스전극에서의 방전셀의 방전 상태를 나타내는 도면.

도 6는 도 5에 도시된 영전위를 어드레스전극에 공급하는 경우의 방전상태를 나타내는 도면.

도 7은 도 5에 도시된 어드레스전극을 플로팅 상태로 하는 경우의 방전상태를 나타내는 도면.

도 8은 플라즈마 디스플레이 패널의 다른 구동방법을 나타내는 구동파형도.

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 구동파형도.

도 10은 도 9에 도시된 구동파형에 따른 각 구간에서의 방전 상태를 나타내는 도면.

도 11은 본 발명에 따른 플라즈마 디스플레이 패널의 방전효율을 나타내는 도면.

도 12는 본 발명에 따른 플라즈마 디스플레이 패널의 휘도를 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판12 : 하부기판

14 : 주사전극 16 : 유지전극

18 : 상부 유전체층20 : 보호막

22 : 어드레스전극24 : 하부 유전체층

26 : 격벽28 : 형광체층

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은스캔전극에 제1 서스테인펄스를 공급하는 단계와, 제1 서스테인펄스가 라이징하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계와, 제1 서스테인펄스가 하이레벨을 유지하는 기간에 서스테인전극에 제2 서스테인펄스를 공급하여 오버랩시키는 단계와, 제2 서스테인펄스가 폴링하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 제2 서스테인펄스는 상기 스캔전극에 제1 서스테인펄스를 인가한 후 스캔전극이 로우레벨전압을 유지하는 기간에도 하이레벨을 유지하는 것을 특징으로 한다.

상기 제1 서스테인펄스의 라이징 시점에서 상기 서스테인전극은 로우레벨전압을 유지하는 것을 특징으로 한다.

상기 제2 서스테인펄스가 폴링하는 시점에서 상기 스캔전극과 어드레스전극은 로우레벨전압을 유지하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 9 내지 도 12를 참조하여 상세하게 설명하기로 한다.

도 9는 본 발명의 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다.

도 9를 참조하면, 본 발명에 따른 PDP의 구동방법은 서스테인기간 동안 스캔전극(Y)에 공급되는 제1 서스테인펄스와 서스테인전극(Z)에 공급되는 제2 서스테인펄스를 오버랩(overlap)시키는 것을 특징으로 한다.

서스테인기간의 초기에는 스캔전극(Y)에 트리거펄스(T)를 공급한 후, 서스테인전극(Z)에 트리거펄스(T)를 공급하여 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에 서스테인방전이 개시되게 한다. 이때, 스캔전극(Y)과 서스테인전극(Z)에 공급되는 트리거펄스(T)가 라이징하는 시점 직전에 어드레스전극(X)에 데이터펄스(D)를 공급하여 서스테인방전을 강화시킨다.

서스테인전극(Z)에 트리거펄스(T)를 공급한 후, 스캔전극(Y)에 제1 서스테인펄스(S1)를 공급한다. 제1 서스테인펄스(S1)가 라이징하는 시점 직전에 어드레스전극(X)에 데이터펄스(D)를 공급하고, 제1 서스테인펄스(S1)가 폴링(falling)하는 시점 직전에 어드레스전극(X)에 데이터펄스(D)를 공급한다. 제1 서스테인펄스(S1)가 하이레벨을 유지하는 동안 서스테인전극(Z)에 제2 서스테인펄스(S2)를 공급한다. 제2 서스테인펄스(S2)는 스캔전극(Y)이 로우레벨를 유지할 때까지 하이레벨을 유지한다. 다시 말하면, 제2 서스테인펄스(S2)는 제1 서스테인펄스(S1)와 오버랩(overlap)되어 서스테인전극(Z)에 공급된다.

이를 도 10과 결부하여 상세히 설명하기로 한다.

도 10을 참조하면, 스캔전극(Y)에 공급되는 제1 서스테인펄스(S1)의 라이징시 (a)부근에서는 어드레스전극(X)에 데이터펄스(D)가 공급된다. 어드레스전극(X)에 데이터펄스(D)를 공급함으로써 스캔전극(Y)과 서스테인전극(Z) 사이에 형성되는 면방전시 전계가 집중되며 방전지연이 단축된다.

도 10의 (b)부근에서 제1 서스테인펄스(S1)가 하이레벨을 유지하는 동안 서스테인전극(Z)에는 제2 서스테인펄스(S2)가 공급된다. 이렇게 제1 및 제2 서스테인펄스(S1, S2)를 오버랩하여 공급하면 초기 면방전시 전계 집중에 의해 대전된 입자들은 공급된 전압 특성에 민감해지게 된다. 이에 따라, 인가된 전압이 불안하게 되는 경우 대전된 입자들의 불안정성(fluctuation)이 심해져 방전의 안정성을 위협하게 된다. 따라서, 전류가 진동(oscillation)하게 되는 경우 전위를 빠른 시간 안에 등전위로 같게 하여 방전의 안정성을 도모한다.

이후, 제1 서스테인펄스(S1)가 폴링하는 시점의 도 10의 (c)부근에서 제2 서스테인펄스(S2)는 하이레벨을 유지한다. 이때, 스캔전극(Y)과 서스테인전극(Z) 사이에서 면방전이 발생되며 면방전시 전계집중을 위하여 어드레스전극(X)에 데이터펄스(D)를 공급한다.

제2 서스테인펄스(S2)가 폴링하는 시점의 (d)부근에서는 자가 소거방전이 일어난다. 여기서, 어드레스전극(X)은 영전위를 유지하여 스캔전극(Y)과 서스테인전극(Z) 사이의 전계 집중을 분산시킨다. 이는 종래의 어드레스전극(X)을 플로팅 상태로 하는 경우에 비하여 벽전하의 양이 증가하게 된다.

이와 같이 본 발명에 따른 PDP의 구동방법을 채택하는 경우 PDP의 방전효율과 휘도는 향상된다.

도 11은 본 발명과 종래 PDP의 방전효율을 비교하여 나타내는 도면이며, 도 12는 본 발명과 종래 PDP의 휘도를 비교하여 나타내는 도면이다. 여기서, 레퍼런스(reference)는 종래의 방전효율 및 휘도를 나타내며, 뉴(New)-1.4㎲와 뉴(New)-1.6㎲는 데이터펄스(D), 즉 바이어스전압의 폭이 1.4㎲와 1.6㎲일 때의 본 발명에 따른 PDP의 방전효율 및 휘도를 나타낸다.

도 11을 참조하면, 종래 PDP의 방전효율은 바이어스 전압이 60V 이상에서 그 특성이 좋게 나타나는 반면에 본 발명의 PDP 구동방법을 적용하게 되면 본 발명의 방전효율은 바이어스 전압이 60V 이하에서 특성이 가장 좋게 나타나는 것을 볼 수 있다.

또한, 도 12에 도시된 바와 같이 종래 PDP의 휘도도 바이어스 전압이 60V 이상의 전압에서 특성이 좋게 나타나는 반면에, 본 발명의 PDP 구동방법을 적용하게 되면 본 발명의 휘도는 바이어스전압이 60V 이하에서 그 특성이 가장 좋게 나타나는 것을 알 수 있다.

도 11 및 도 12에서와 같이 바이어스 전압에 따른 방전효율과 휘도는 일정 전압 이상에서 그 특성이 급격히 증가하는 것을 알 수 있으며 바이어스 전압의 펄스 폭에 따라서 그 특성이 낮은 전압 쪽으로 당기어지는 것을 알 수 있다.

또한, 본 발명에서는 스캔전극(Y)과 서스테인전극(Z)에 공급되는 제1 및 제2 서스테인펄스(S1, S2)의 오버랩 비율이나 서스테인펄스(S)의 펄스폭에 따라서도 그 특성이 달리 형성될 수 있다. 그리고, 패널의 셀 피치(Cell pitch)나 패턴 변화에 따라서도 그 최적 조건이 달리 형성된다.

따라서, 본 발명에서는 PDP의 방전효율과 휘도를 향상시키기 위하여 데이터펄스. 데이터펄스의 폭, 데이터펄스의 공급시점, 데이터펄스의 라이징타임과 폴링타임, 서스테인펄스의 진동수, 가스비와 압력에 따른 최적화 조건, 서스테인펄스의 오버랩 비율, 서스테인펄스의 폭, 단펄스와 장펄스 순서의 오버랩 혹은 장펄스와 단펄스 순서의 오버랩, 셀피치와 전극구조 및 방전공간에 따른 일정한 시간 변화에대한 최적조건을 고려하여야 한다.

이와 같은 본 발명에 따른 PDP의 구동방법은 종래에 어드레스전극(X)을 플로팅상태로 하거나 영전위를 공급하는 경우의 장점만을 취하여 적용된 구동방법으로서 그 특성은 종래에 비하여 훨씬 우수하게 된다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극에 서스테인펄스가 하이레벨을 유지하는 기간에 서스테인전극에 서스테인펄스를 공급한다. 이와 아울러, 스캔전극의 서스테인펄스가 라이징하는 시점에 어드레스전극에 데이터펄스를 공급함과 아울러 스캔전극의 서스테인펄스가 폴링하는 시점에서 어드레스전극에 데이터펄스를 공급한다. 이렇게 함으로써 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 방전효율과 휘도를 향상시킬 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널은 방전지연이 완화시켜 방전 미스를 줄일 수 있다. 나아가, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 색온도에 대한 특성이 종래보다 우수하게 되어 제품특성을 향상시킬 수 있게 된다. 또한, 본 발명에서 데이터펄스는 형광체에 이온충격을 줄여줌으로써 형광체의 수명을 연장시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

1. 스캔전극에 제1 서스테인펄스를 공급하는 단계와,

   상기 제1 서스테인펄스가 라이징하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계와,

   상기 제1 서스테인펄스가 하이레벨을 유지하는 기간에 서스테인전극에 제2 서스테인펄스를 공급하여 오버랩시키는 단계와,

   상기 제2 서스테인펄스가 폴링하는 시점 직전에 어드레스전극에 바이어스전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서,

   상기 제2 서스테인펄스는 상기 스캔전극에 제1 서스테인펄스를 인가한 후 스캔전극이 로우레벨전압을 유지하는 기간에도 하이레벨을 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 제 1 항에 있어서,

   상기 제1 서스테인펄스의 라이징 시점에서 상기 서스테인전극은 로우레벨전압을 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제 1 항에 있어서,

   상기 제2 서스테인펄스가 폴링하는 시점에서 상기 스캔전극과 어드레스전극은 로우레벨전압을 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 로우레벨전압은 영전위(0V)인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.