KR100447107B1 - The structure of plug poly silicon layer in semiconductor device - Google Patents
The structure of plug poly silicon layer in semiconductor device Download PDFInfo
- Publication number
- KR100447107B1 KR100447107B1 KR10-2001-0037930A KR20010037930A KR100447107B1 KR 100447107 B1 KR100447107 B1 KR 100447107B1 KR 20010037930 A KR20010037930 A KR 20010037930A KR 100447107 B1 KR100447107 B1 KR 100447107B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- phosphorus
- polysilicon
- doped
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 디램 소자의 플러그 폴리 실리콘 막의 구조에 관한 것으로, 특히, 상기 플러그 폴리 실리콘 막 내에 도핑된 인(phosphorous)이 인접하는 트랜지스터의 드레인 영역으로 확산되는 것을 방지할 수 있어서, 상기 인의 확산으로 인하여, 소자의 리프레쉬 특성이 저하되거나, 상기 소자의 특성이 저하됨으로서 소자 전체의 성능이 저하되는 현상을 방지할 수 플러그 폴리 실리콘 막의 구조에 관한 것이다.The present invention relates to a structure of a plug polysilicon film of a DRAM device. In particular, the phosphorus doped in the plug polysilicon film can be prevented from being diffused into a drain region of an adjacent transistor. The present invention relates to a structure of a plug polysilicon film which can prevent a phenomenon in which the refresh characteristic of an element is lowered or the characteristic of the element is lowered, thereby reducing the performance of the entire element.
Description
본 발명은 디램 소자의 플러그 폴리 실리콘 막의 구조에 관한 것으로, 특히, 상기 플러그 폴리 실리콘 막 내에 도핑된 인(phosphorous)이 인접하는 트랜지스터의 드레인(drain) 영역으로 확산되는 것을 방지할 수 있어서, 상기 인의 확산으로인하여, 소자의 리프레쉬(refresh) 특성이 저하되거나, 상기 소자의 특성이 저하됨으로서 소자 전체의 성능이 저하되는 현상을 방지할 수 플러그 폴리 실리콘 막의 구조에 관한 것이다.The present invention relates to a structure of a plug polysilicon film of a DRAM device. In particular, the phosphorous doped in the plug polysilicon film can be prevented from diffusing into a drain region of an adjacent transistor, thereby preventing The present invention relates to a structure of a plug polysilicon film which can prevent a phenomenon in which the refresh characteristic of an element is lowered due to diffusion or the performance of the entire element is lowered due to a decrease in the characteristic of the element.
디램 소자의 플러그 폴리 실리콘 막은 실리콘 기판의 표면 하부에 생성된 드레인 영역과 접촉하여 캐퍼시터 구조에 전하를 충전하는 역할을 수행하고 있다. 그러나, 최근 반도체 소자가 고집적화 됨에 따라, 소자에 있어서 배선 사이의 간격(pitch size)이 크게 감소되었으며, 이 때문에 플러그 폴리 실리콘 막 내에 도핑된 인의 농도가 일정 수준 이상이 될 경우에, 상기 인이 드레인 영역으로 확산되어, 소자의 리프레쉬 특성을 악화시키고, 이에 따라 소자의 작동을 저해하는 문제점이 발생하게 되었다.The plug polysilicon film of the DRAM device is in contact with the drain region formed under the surface of the silicon substrate and serves to charge the capacitor structure. However, as semiconductor devices have recently been highly integrated, the pitch size between wirings in the device has been greatly reduced, so that the phosphorus drains when the concentration of phosphorus doped in the plug polysilicon film is above a certain level. Diffusion into the region has caused a problem of deteriorating the refresh characteristics of the device, thereby inhibiting the operation of the device.
이하, 상기와 같은 문제점을 가지는 종래 기술의 구성 및 작용을 상세히 살피기로 한다.Hereinafter, the configuration and operation of the prior art having the above problems will be examined in detail.
종래에 고집적 소자의 플러그 폴리 실리콘 막은 550℃이하의 저온 영역대에서 비정절상 기반에 일부 결정질 상이 혼존하는 형태나, 순수 비정질상 형태로, 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition, LPCVD)을 사용하여 증착하여 왔다. 그런데, 상기 플러그 폴리 실리콘 막은 캐퍼시터 구조의 전하 저장 전극과 트랜지스터의 드레인 영역을 연결하는 가교 전극 역할을 수행하게 되므로, 도체 특성을 부여하기 위하여 상기 폴리 실리콘 막 상에 인을 도핑하게 되는바, 상기한 바와 같이 고집적 소자에서는 배선 사이의 간격이 감소하게 되므로, 후속 열 공정을 거치는 동안 상기 플러그 폴리 실리콘 막의 내부에 도핑된 인이 드레인 영역으로 확산될 수 있다. 즉, 상기 플러그 폴리 실리콘 내에 도핑된 인의 농도에 따라, 상기 인이 인접하는 드레인 영역으로 확산할 수 있어서, 소자의 리프레쉬 특성이 저하되는 문제점이 발생할 수 있으며, 상기와 같이 소자의 특성이 저하됨으로서, 결국 반도체 소자의 성능이 감소하게 되는 문제점이 있어왔던 것이 사실이다.Conventionally, the plug polysilicon film of a highly integrated device has a form in which some crystalline phases are mixed on an amorphous phase in a low temperature region of 550 ° C. or lower, or a pure amorphous phase, using low pressure chemical vapor deposition (LPCVD). Has been deposited. However, since the plug polysilicon film serves as a bridged electrode connecting the charge storage electrode of the capacitor structure and the drain region of the transistor, the plug polysilicon film is doped with phosphorus on the polysilicon film to impart conductor characteristics. As described above, in the highly integrated device, the spacing between wirings is reduced, so that phosphorus doped in the plug polysilicon film may diffuse into the drain region during the subsequent thermal process. That is, according to the concentration of phosphorus doped in the plug polysilicon, the phosphorus may diffuse to an adjacent drain region, which may cause a problem in that the refresh characteristics of the device may be degraded. As a result, there has been a problem that the performance of the semiconductor device has been reduced.
이러한 종래 기술의 문제점으로 인하여, 반도체 소자에 있어서, 소자의 고집적도를 그대로 유지하면서도, 플러그 폴리 실리콘 막에 도핑된 인의 확산을 방지하여, 상기와 같은 인의 확산으로 인하여, 소자의 리프레쉬 특성이 저하되는 것을 막을 수 있는 플러그 폴리 실리콘 막이 절실히 요구되어 왔다.Due to this problem of the prior art, in the semiconductor device, while maintaining the high density of the device as it is, the diffusion of phosphorus doped in the plug polysilicon film is prevented, and the refreshing characteristics of the device are deteriorated due to the diffusion of phosphorus as described above. There is an urgent need for plug polysilicon films that can prevent them.
이에 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 인의 확산을 최소화할 수 있어서, 인의 확산에 따라 소자의 리프레쉬 특성이 감소하거나, 상기 소자의 특성이 감소함에 따라 전체적인 소자의 성능이 저하되는 것을 방지할 수 있는 플로그 폴리 실리콘 막의 구조를 제공하는데 있다.Accordingly, the present invention can minimize the diffusion of phosphorus, in order to solve the problems of the prior art as described above, the refresh characteristics of the device is reduced by the diffusion of phosphorus, or the performance of the overall device is reduced as the characteristics of the device is reduced It is to provide a structure of a plug polysilicon film that can be prevented from becoming.
도 1은 본 발명에 의한 4층 복합 박막으로 구성된 플러그 폴리 실리콘을 소자에 실제 적용한 형태를 보여주는 도면이다.1 is a view showing the actual application of the plug polysilicon composed of a four-layer composite thin film according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100: 드레인 영역 102: 제 1 차 실리콘 박막100: drain region 102: primary silicon thin film
104: 제 2 차 실리콘 박막 106: 제 3 차 실리콘 박막104: Secondary Silicon Thin Film 106: Third Silicon Thin Film
108: 제 4 차 실리콘 박막 110: 게이트 전극108: fourth silicon thin film 110: gate electrode
112: 실리콘 기판 114: 소오스112: silicon substrate 114: source
상기와 같은 목적을 달성하기 위하여, 본 발명은 트랜지스터의 드레인 영역과 캐퍼시터의 전하 저장 전극을 연결하는 가교 전극 역할을 하는 디램 소자의 플러그 폴리 실리콘 막에 있어서,In order to achieve the above object, the present invention provides a plug polysilicon film of a DRAM element that serves as a bridged electrode connecting the drain region of the transistor and the charge storage electrode of the capacitor,
반도체 기판의 표면 하부에 형성된 트랜지스터의 드레인 영역과 인접하도록증착되고, 인이 도핑되지 않는 제 1 차 폴리 실리콘 박막 ;A first polysilicon thin film deposited to be adjacent to the drain region of the transistor formed under the surface of the semiconductor substrate and not doped with phosphorus;
상기 제 1 차 폴리 실리콘 박막의 상부에 증착되며, 인이 도핑된 제 2 차 폴리 실리콘 박막;A second polysilicon thin film deposited on the first polysilicon thin film and doped with phosphorus;
상기 제 2 차 폴리 실리콘 박막의 상부에 증착되며, 인이 도핑되지 않는 제 3 차 폴리 실리콘 박막;A third polysilicon thin film deposited on the second polysilicon thin film and not doped with phosphorus;
상기 제 3 차 폴리 실리콘 박막의 상부에 증착되며, 인이 도핑된 제 4 차 폴리 실리콘 박막으로 구성됨을 특징으로 하는 디램 소자의 플러그 폴리 실리콘 막을 제공한다.A plug polysilicon film of a DRAM device, which is deposited on the third polysilicon thin film and composed of a fourth polysilicon thin film doped with phosphorus, is provided.
상기 본 발명에 의한, 플러그 폴리-실리콘 막은 드레인 영역과 인접하는 제 1 차 폴리 실리콘 박막 및 인이 도핑된 제 2 차 폴리 실리콘 박막 및 제 4 차 폴리 실리콘 박막의 사이에 증착되는 제 3 차 폴리 실리콘 박막에는 인이 도핑되지 않으므로, 상기 박막들이 확산 방지막의 역할을 하여, 트랜지스터의 드레인 영역으로 확산되는 인의 농도를 최소화시킬 수 있다.According to the present invention, the plug poly-silicon film is a tertiary polysilicon deposited between the drain region and an adjacent primary polysilicon thin film and phosphorus doped secondary polysilicon thin film and quaternary polysilicon thin film Since the thin film is not doped with phosphorus, the thin films serve as a diffusion barrier, thereby minimizing the concentration of phosphorus diffused into the drain region of the transistor.
또한, 상기와 같은 본 발명에 있어서는, 인이 도핑되지 않은 상기 제 1 차 실리콘 박막 및 제 3 차 실리콘 박막이 열 공정이 진행되는 동안 인의 확산을 방지하는 역할을 하는 동시에, 상기 열 공정이 진행됨에 따라, 제 2 차 실리콘 박막 및 제 4 차 실리콘 박막에 도핑된 인이 제 1 차 박막 및 제 3 차 박막으로 확산되어 증착될 수 있으므로, 결구 최종 반도체 소자에 있어서 인의 결핍에 따른 공핍 현상 또한 발생하지 않도록 할 수 있다.In addition, in the present invention as described above, the first silicon film and the third silicon film, which is not doped with phosphorus, serves to prevent diffusion of phosphorus during the thermal process, and the thermal process is performed. Therefore, since the phosphorus doped in the second silicon film and the fourth silicon film can be diffused and deposited into the first film and the third film, there is no depletion phenomenon due to phosphorus deficiency in the final semiconductor device. You can do that.
상기에서 본 바와 같은 본 발명에 의한 플러그 폴리 실리콘 막에 있어서, 상기 제 2 차 폴리 실리콘 박막에 도핑되는 인의 농도는 상기 제 4 차 폴리 실리콘 박막에 도핑되는 인의 농도보다 작게 됨이 바람직하며, 더욱 바람직하게는 상기 제 2 차 박막에 도핑되는 인의 농도는 2.0×1019원자/cm3가 되고, 제 4 차 박막에 도핑되는 인의 농도는 5.0×1019원자/cm3가 된다.In the plug polysilicon film according to the present invention as described above, the concentration of phosphorus doped in the second polysilicon thin film is preferably smaller than the concentration of phosphorus doped in the fourth polysilicon thin film, more preferably. Preferably, the concentration of phosphorus doped in the second thin film is 2.0 × 10 19 atoms / cm 3 , and the concentration of phosphorus doped in the fourth thin film is 5.0 × 10 19 atoms / cm 3 .
상기와 같이, 비교적 트랜지스터의 드레인 영역에 가까운 제 2 차 박막에 더 적은 농도의 인을 도핑함으로서, 드레인 영역으로 확산되는 인의 농도를 더더욱 최소화할 수 있고, 후속 열 공정을 진행함에 따라, 인이 전체 폴리 실리콘 박막에 고르게 확산되도록 할 수 있어서, 최종 반도체 소자의 성능을 더욱 향상시킬 수 있다.As described above, by doping a smaller concentration of phosphorus in the secondary thin film relatively close to the drain region of the transistor, the concentration of phosphorus diffused into the drain region can be further minimized, and as the subsequent thermal process proceeds, It can be spread evenly on the polysilicon thin film, thereby further improving the performance of the final semiconductor device.
또한, 상기 본 발명에 의한 플러그 폴리 실리콘 막은 종래 기술에서와 같이 저압 화학 기상 증착법을 사용하여 550℃ 미만의 비정질상 형태로 증착할 수 있으며, 종래 플러그 폴리 실리콘을 형성하는 방법에서와 마찬가지로, 단일 공정을 통해 쉽게 증착할 수 있다. 즉, 본 발명에 있어서는, 농도 구배를 준 4층의 복합 박막을 단일 공정을 통해 증착함으로서, 드레인 영역으로 확산되는 인의 확산을 최소화할 수 있는 것이다.In addition, the plug polysilicon film according to the present invention may be deposited in an amorphous form below 550 ° C. using a low pressure chemical vapor deposition method as in the prior art, and as in the method of forming a conventional plug polysilicon, a single process may be performed. Easily deposited through That is, in the present invention, by depositing a four-layer composite thin film having a concentration gradient through a single process, it is possible to minimize the diffusion of phosphorus diffused to the drain region.
이하, 첨부한 도면을 참고하여, 본 발명의 바람직한 일실시예를 상세히 설명하기로 한다. 다만, 본 발명의 권리 범위가 이에 의하여, 정해지는 것은 아니며, 다만 하나의 예시로 제시된 것이다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the present invention will be described in detail. However, the scope of the present invention is not defined by this, but is presented by way of example only.
도 1은 본 발명에 의한 4층 복합 박막으로 구성된 플러그 폴리 실리콘을 소자에 실제 적용한 형태를 보여주는 도면이다. 도 1에서 볼 수 있는 바와 같이, 상기 본 발명의 플러그 폴리 실리콘에 있어서, 4 층의 박막 중 가장 하부에 형성되는 제 1 차 박막(102)은 트랜지스터의 드레인 영역(100) 상부에 바로 인접하도록 증착되며, 인이 도핑되지 않는다. 이에 따라, 인이 도핑된 제 2 차 박막(104)으로부터 인이 확산된다 하더라도, 드레인 영역(100)으로 확산되는 인의 농도를 감소시킬 수 있다.1 is a view showing the actual application of the plug polysilicon composed of a four-layer composite thin film according to the present invention. As shown in FIG. 1, in the plug polysilicon of the present invention, the first thin film 102 formed at the bottom of the four layers of thin films is deposited so as to be immediately adjacent to the top of the drain region 100 of the transistor. Phosphorus is not doped. Accordingly, even if phosphorus is diffused from the secondary thin film 104 doped with phosphorus, the concentration of phosphorus diffused into the drain region 100 may be reduced.
또한, 제 2 차 박막 및 제 4 차 박막 사이에 인이 도핑되지 않는 제 3 차 폴리 실리콘 박막(106)이 형성됨으로서, 드레인 영역으로 확산되는 인의 농도를 더욱 감소시킬 수 있다. 그리고, 상기한 바와 같이, 제 2 차 실리콘 박막(104)에는 제 4 차 실리콘 박막(108)에 비하여, 낮은 농도의 인이 도핑되게 되는 바, 비교적 드레인 영역으로부터 가까운 실리콘 박막에 낮은 농도의 인이 도핑되므로, 드레인 영역으로 확산되는 인의 농도를 최소화할 수 있다.In addition, since the third polysilicon thin film 106 which is not doped with phosphorus is formed between the second thin film and the fourth thin film, the concentration of phosphorus diffused to the drain region may be further reduced. As described above, the second silicon thin film 104 is doped with a lower concentration of phosphorus than the fourth silicon thin film 108, so that a low concentration of phosphorus is deposited in the silicon thin film relatively close to the drain region. Since it is doped, the concentration of phosphorus diffused to the drain region can be minimized.
그리고, 본 발명에 있어서는, 반도체 소자의 제조를 위한 열 공정이 진행됨에 따라, 인이 도핑된 제 2 차 및 제 4 차 박막으로부터 제 1 차 및 제 3 차 박막으로 인이 확산되어, 결국 최종적으로 제조된 반도체 소자에 있어서는 인의 결핍에 따른 공핍 현상이 발생하지 않고, 플러그 폴리 실리콘이 드레인 영역과 전하 저장 전극 사이의 가교 전극 역할을 원활히 할 수 있게 되는 바, 드레인 영역으로부터 가장 먼 제 4 차 박막에 가장 높은 농도의 인이 도핑됨으로서, 열 공정이 진행된 후에 전체 폴리 실리콘 박막에 인이 고르게 확산되어 증착될 수 있게 된다.In the present invention, as the thermal process for manufacturing a semiconductor device proceeds, phosphorus is diffused from the second and fourth thin films doped with phosphorus to the first and third thin films, and finally In the manufactured semiconductor device, the depletion phenomenon due to phosphorus deficiency does not occur, and the plug polysilicon can serve as a bridging electrode between the drain region and the charge storage electrode. As the highest concentration of phosphorus is doped, phosphorus can be evenly diffused and deposited on the entire polysilicon thin film after the thermal process is performed.
상기한 바와 같이, 본 발명에 의한 플러그 폴리 실리콘 막은 4 층의 복합 박막으로 구성됨으로서, 트랜지스터의 드레인 영역으로 확산되는 인의 농도를 최소화할 수 있어서, 인의 확산에 따라 소자의 리프레쉬 특성이 저하되는 현상을 방지할 수 있고, 따라서, 반도체 소장의 성능이 저하되는 것을 방지할 수 있다.As described above, since the plug polysilicon film according to the present invention is composed of four layers of composite thin films, the concentration of phosphorus diffused to the drain region of the transistor can be minimized, so that the refresh characteristic of the device decreases as the phosphorus diffuses. It can prevent and, therefore, it can prevent that the performance of semiconductor holding is reduced.
이와 동시에, 반도체 제조를 위한 열 공정 진행시, 인이 도핑된 박막으로부터, 도핑되지 않은 박막으로 인이 확산 증착되게 되므로, 인의 결핍에 따른 공핍 현상이 발생하지 않도록 할 수 있는 바, 결국 종래와 동일한 단일 공정으로 4 층의 복합 박막으로 구성된 플러그 폴리 실리콘 박막을 형성함으로서, 별도의 문제점을 발생시키지 않고, 인의 확산에 따라 소자의 특성이 저하되는 것을 방지할 수 있는 바, 결국 고집적화된 반도체 소자에 있어서, 소자의 리프레쉬 특성을 강화할 수 있고, 이에 따라 반도체 소자의 성능 향상에 기여할 수 있다.At the same time, since the phosphorus is diffused from the phosphorus-doped thin film to the undoped thin film during the thermal process for semiconductor manufacturing, it is possible to prevent the depletion phenomenon due to the phosphorus deficiency. By forming a plug polysilicon thin film composed of a four-layer composite thin film in a single process, it is possible to prevent the device properties from deteriorating due to the diffusion of phosphorus without causing any problem, and thus, in a highly integrated semiconductor device In addition, the refresh characteristics of the device can be enhanced, thereby contributing to the performance improvement of the semiconductor device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037930A KR100447107B1 (en) | 2001-06-29 | 2001-06-29 | The structure of plug poly silicon layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037930A KR100447107B1 (en) | 2001-06-29 | 2001-06-29 | The structure of plug poly silicon layer in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002362A KR20030002362A (en) | 2003-01-09 |
| KR100447107B1 true KR100447107B1 (en) | 2004-09-04 |
Family
ID=27712103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037930A KR100447107B1 (en) | 2001-06-29 | 2001-06-29 | The structure of plug poly silicon layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100447107B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461225A (en) * | 1990-06-29 | 1992-02-27 | Nec Corp | Semiconductor device and its manufacture |
| KR940022704A (en) * | 1993-03-25 | 1994-10-21 | 김주용 | Contact formation method of phosphorus doped polysilicon film |
| JPH07106279A (en) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR970052255A (en) * | 1995-12-16 | 1997-07-29 | 김주용 | Contact hole filling method of semiconductor device |
| KR970072092A (en) * | 1996-04-24 | 1997-11-07 | 김광호 | How to fill contact holes |
| KR19980055947A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Method for forming charge storage electrode of semiconductor device |
| KR19990005872A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Contact hole filling method of semiconductor device |
-
2001
- 2001-06-29 KR KR10-2001-0037930A patent/KR100447107B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461225A (en) * | 1990-06-29 | 1992-02-27 | Nec Corp | Semiconductor device and its manufacture |
| KR940022704A (en) * | 1993-03-25 | 1994-10-21 | 김주용 | Contact formation method of phosphorus doped polysilicon film |
| JPH07106279A (en) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR970052255A (en) * | 1995-12-16 | 1997-07-29 | 김주용 | Contact hole filling method of semiconductor device |
| KR970072092A (en) * | 1996-04-24 | 1997-11-07 | 김광호 | How to fill contact holes |
| KR19980055947A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Method for forming charge storage electrode of semiconductor device |
| KR19990005872A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Contact hole filling method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002362A (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324099B2 (en) | Method of fabricating a landing plug in a semiconductor device | |
| US6114722A (en) | Microcrystalline silicon structure and fabrication process | |
| KR19990030078A (en) | Gate Structure and How to Minimize Dopant External Diffusion in the Gate Structure | |
| US6228701B1 (en) | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs | |
| US5116780A (en) | Method of manufacturing a semiconductor device having improved contact resistance characteristics | |
| KR20110023080A (en) | Semiconductor device having impurity doped polycrystalline layer including impurity diffusion prevention layer therein and dynamic random memory device using the same | |
| KR100545144B1 (en) | Reliable policide gate stack with reduced sheet resistance | |
| KR100447107B1 (en) | The structure of plug poly silicon layer in semiconductor device | |
| KR100290494B1 (en) | Manufacturing method of semiconductor device having polyside structure for electrode or wiring | |
| KR100265677B1 (en) | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer and process of fabrication thereof | |
| KR100423908B1 (en) | Method to improve density and uniformity of hemispherical grain silicon layers | |
| KR100416376B1 (en) | Method of fabricating a memory device | |
| KR960019767A (en) | A field effect transistor having a gate structure formed of a nitrogen-containing silicon layer and a high melting point metal layer, and a manufacturing process thereof | |
| KR100250750B1 (en) | Method for fabricating a capacitor of semiconductor device | |
| KR960006704B1 (en) | Contact forming method of polysilicon doped phosporus | |
| KR960006705B1 (en) | Contact forming method of polysilicon doped phosporus | |
| KR100296960B1 (en) | Method for forming polysilicon layer of semiconductor device | |
| US6333531B1 (en) | Dopant control of semiconductor devices | |
| KR100451517B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR910006740B1 (en) | Semiconductor oxidation layer forming method | |
| KR0151192B1 (en) | Manufacture of semiconductor memory device | |
| KR920006188B1 (en) | Method of fabricating semiconductor device | |
| KR19990060864A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR19980054477A (en) | Semiconductor device manufacturing method | |
| KR19990059065A (en) | Method of manufacturing thin film transistor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |