JPH0461225A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH0461225A JPH0461225A JP16976990A JP16976990A JPH0461225A JP H0461225 A JPH0461225 A JP H0461225A JP 16976990 A JP16976990 A JP 16976990A JP 16976990 A JP16976990 A JP 16976990A JP H0461225 A JPH0461225 A JP H0461225A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- contact hole
- layer
- undoped
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- 238000000034 method Methods 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000002994 raw material Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は￥導体の製造に用いられるコンタクトホール・
デバイスに関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to contact holes and
Regarding devices.
〔従来の技術］
コンタクトホールは、２つの異なる第１と第２の導電体
層を分離する絶縁体層に開口されており、第１と第２の
導電体層との間の電気的接続を行う第３の導電体で埋込
まれている。コンタクトホール埋込みに関する従来の処
理技術によれば、コンタクトホールへのアンドープトシ
リコンの気相底１（ＣＶＤ）を処理チャンバ内で行った
後、：コンタクトホール・デバイスを、処理チャンバか
ら取出し７て、拡散炉の中で、アンドープトシリコン膜
にリンをドープしている。[Prior Art] A contact hole is opened in an insulating layer that separates two different first and second conductive layers, and is used to establish an electrical connection between the first and second conductive layers. It is embedded with a third conductor. According to conventional processing techniques for contact hole filling, after vapor deposition (CVD) of undoped silicon into the contact hole is performed in a processing chamber: the contact hole device is removed from the processing chamber; The undoped silicon film is doped with phosphorus in a diffusion furnace.
コンタクトホール埋込みに関する他の従来の処理技術は
、リンの原料ガスをシリコン堆積中に処理ヂャンハ内へ
導入し、その場（ｉｎ ５ｉｔｕ）リンドープトシリコ
ンを気相成長（ＣＶＤ）するものであり、この技術によ
れば、堆積されるシリコン膜をその場でドーピングでき
るので、リンの拡散炉処理を省略することができる。Another conventional process technique for contact hole filling is to introduce a phosphorus source gas into the process chamber during silicon deposition to vapor phase deposit (CVD) phosphorus-doped silicon in situ (CVD). According to the technique, the deposited silicon film can be doped in-situ, thereby eliminating the phosphorus diffusion furnace treatment.
高いアスペクト比を有する１／２ミクロン以下のコンタ
クトホールに対して、リンのようなド−ピング不純物は
、シリコンのようなアンドープト半導体で埋込まれたコ
ンタクトホールの底部まで拡散しない。このため、コン
タクトホール内部のシリコンのシート抵抗が大きくなる
。これを回避するために、コンタクトホールを複数の薄
い層に堆積されるシリコンで埋込み、それぞれのシリ：
ノン堆積層にリンをドーピングすることにより、゛２ン
タクトホール内部のシリコンのシート抵抗を減じている
。このようにシリコンが階層的に堆積されると、薄い酸
化膜がシリコン層の間に形成され、接触抵抗を増加させ
る。For contact holes smaller than 1/2 micron with high aspect ratios, doping impurities such as phosphorous do not diffuse to the bottom of the contact holes filled with undoped semiconductors such as silicon. Therefore, the sheet resistance of silicon inside the contact hole increases. To avoid this, the contact holes are filled with silicon deposited in multiple thin layers, each silicon:
By doping the non-deposited layer with phosphorus, the sheet resistance of the silicon inside the contact hole is reduced. When silicon is deposited in this hierarchical manner, a thin oxide film is formed between the silicon layers, increasing contact resistance.
これに対し、その場リンドープトシリコンは１つの層に
堆積できるので、内部層の酸化を防１１できる。しかし
、アンドープトシリコンと異なり、その場リンドープト
シリコンは、：７ンタクトホルの被覆性（ｃｏｖｅｒａ
ｇｅ）が悪く、埋込まれた：２ンタクトホール内部に空
隙を残すという問題がある。In contrast, in-situ phosphorus-doped silicon can be deposited in one layer, thereby preventing oxidation of internal layers. However, unlike undoped silicon, in-situ phosphorus-doped silicon has a
ge) is poor, leaving a void inside the buried:2 contact hole.
本発明の目的は、内部層の酸化および被覆性の問題点を
解決した半導体装置およびその製造方法を提供すること
にある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that solve the problems of oxidation and coverage of internal layers.
〔課題を解決するための手段］
本発明の半導体装置は、
開口されたコンタクトボールが、不純物ｌ・゛−ブト崖
導体層および不純物アン１′−ブト４′導体膜の交互の
層で埋込まれこいる絶縁体層を表面に有−する１′導体
サブストレートから成ることを特徴と“４る。[Means for Solving the Problems] In the semiconductor device of the present invention, an open contact ball is buried with alternating layers of an impurity 1'-but 4' conductor layer and an impurity 1'-but 4' conductor film. It is characterized in that it consists of a 1' conductor substrate having an insulating layer on its surface.
本発明の半導体装置の製造方法は、
半導体サブストレーｔ−、、ｈの絶縁体層に開口された
コンタクトホールを、半導体層堆積グロセスを用いて半
導体で埋込むに際し、
堆積の間に、半導体ドーピング不純物源の供給をオン・
オフし、不純物ドープト１′：導体膜および不純物アン
ドープト半導体膜の交互の層を４成することを特徴とす
る。The method for manufacturing a semiconductor device of the present invention includes the steps of filling contact holes opened in the insulator layer of the semiconductor substrates t-, , h with a semiconductor using a semiconductor layer deposition process, and adding semiconductor doping impurities during the deposition. Turn on the source supply
It is characterized by forming four alternate layers of impurity doped 1': conductor film and impurity undoped semiconductor film.
その場リンドープト膜はシート・抵抗が小さいが、ニズ
ンタクトホール被覆性が悪く、−・方、アンドープト膜
はコンタクトホール被覆性が良いが、シート抵抗が太き
い。したがって、トーブトシリニｚン膜どアント−ブト
シリコン膜とを交互にしてコンタクトホールを埋込めば
、小さい抵抗と良好な、Ｊンタクトホール被覆性とを与
えることが分かる。The in-situ phosphorus-doped film has a small sheet resistance but poor contact hole coverage, while the undoped film has good contact hole coverage but a high sheet resistance. Therefore, it can be seen that if the contact hole is filled by alternating the tactile silicon film and the ant butt silicon film, low resistance and good contact hole coverage can be obtained.
これらの膜は、リンのガス原料の流量によゲて制御され
るリンドーピングにより、同一の処理チャンバ内で堆積
できる。These films can be deposited in the same processing chamber with phosphorus doping controlled by the flow rate of the phosphorus gas source.
［実施例〕
第１図は、本発明の半導体装置およびその製造方法の一
実施例を説明するだめのコンタクトホール部分の断面図
である。[Embodiment] FIG. 1 is a sectional view of a contact hole portion for explaining an embodiment of a semiconductor device and a method for manufacturing the same according to the present invention.
この半導体装置は、半導体ザブストレート３を覆う５ｉ
Ｏｚ層２にコンタクトホール１が開けられており、この
コンタクトホール１が、ワンド１１９９３２フ層４とア
ンドープトシリコン層５とで交互に埋込まれている。This semiconductor device includes a 5i that covers the semiconductor substrate 3.
A contact hole 1 is opened in the Oz layer 2, and this contact hole 1 is alternately filled with a wand 119932 layer 4 and an undoped silicon layer 5.
半導体サブストレート３を覆っているＳｉＯ□層２に開
［−コされているコンタクトホール１は、次の条件によ
る減圧ＣＶ Ｄ （Ｌｏ＠Ｐｒｅｓｓｕｒｅ （Ｊ＋ｅ
ｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用い
て、リンドープトシリコン膜４とアンドープト・シリコ
ン膜５とを交カーに堆積するごとにより、埋込まれる。The contact hole 1 opened in the SiO□ layer 2 covering the semiconductor substrate 3 is formed by low pressure CV D (Lo@Pressure (J+e
The phosphorus-doped silicon film 4 and the undoped silicon film 5 are alternately deposited using a chemical vapor deposition method.
堆積温度 ５１０°Ｃ
圧力 ８６０ ｍ Ｔ Ｏｒ ｒシリ
ニ７ンの原料ガス Ｓ ｉ ｚＨａ ＝１００ｓｅｃ
ｍリンの原料ガス １０％Ｐ Ｈｓ ＝４０ｓｅ
ｃｍ不活性ガス Ｎ、 −２４１０ｓｅｃ
ｍドープトシリコン層とアンドープトシリコン膜との交
互層は、チャンバ内でリンの原料ガスの供給を交互にオ
ン・オフすることにより堆積される。Deposition temperature: 510°C Pressure: 860 m T Or rSilini 7 source gas S i zHa = 100 sec
m phosphorus raw material gas 10%PH Hs =40se
cm inert gas N, -2410sec
Alternating layers of m-doped silicon layers and undoped silicon films are deposited by alternately turning on and off the supply of phosphorous source gas within the chamber.
〔発明の効果］
本発明の製造方法を用いて、深さが１ミクロン幅が約０
．２ミクロン以下のコンタクトホールを、埋込むことが
できた。二１ンタクトホールのド−プト膜は接触抵抗を
減らし、一方、アンドープ膜はコンタクトホールの被覆
性を増大させる。また、同一のチャンバ内でのドープし
膜およびアント−ブト膜の堆積により、内部層の汚染と
酸化の問題を除去できた。[Effect of the invention] By using the manufacturing method of the present invention, the depth is 1 micron and the width is approximately 0.
．． We were able to fill contact holes with a diameter of 2 microns or less. 21 A doped film in a contact hole reduces contact resistance, while an undoped film increases contact hole coverage. Also, the deposition of the doped and anthobut films in the same chamber eliminated the problems of internal layer contamination and oxidation.
第１図は、本発明の半導体装置と製造方法の−実施例を
説明するための：コンタクトホール部分の断面図である
。
１・・・・・コンタクトホール
２・・・・・Ｓ ｉ、 ０２層
３・・・・・半導体サブストレー１
４・・・・・リンドープトシリコン層
５・・・・・アンドープトシリコン層FIG. 1 is a sectional view of a contact hole portion for explaining an embodiment of the semiconductor device and manufacturing method of the present invention. 1... Contact hole 2... Si, 02 layer 3... Semiconductor substray 1 4... Phosphorous doped silicon layer 5... Undoped silicon layer
Claims (2)
半導体層および不純物アンドープト半導体膜の交互の層
で埋込まれている絶縁体層を表面に有する半導体サブス
トレートから成る半導体装置。(1) A semiconductor device comprising a semiconductor substrate having an insulating layer on its surface in which contact holes are filled with alternating layers of impurity-doped semiconductor layers and impurity-undoped semiconductor films.
コンタクトホールを、半導体層堆積プロセスを用いて半
導体で埋込むに際し、 堆積の間に、半導体ドーピング不純物源の供給をオン・
オフし、不純物ドープト半導体膜および不純物アンドー
プト半導体膜の交互の層を生成する半導体装置の製造方
法。(2) When filling a contact hole opened in an insulator layer on a semiconductor substrate with a semiconductor using a semiconductor layer deposition process, the supply of a semiconductor doping impurity source is turned on and off during deposition.
A method of manufacturing a semiconductor device that produces alternating layers of an impurity-doped semiconductor film and an impurity-undoped semiconductor film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16976990A JPH0461225A (en) | 1990-06-29 | 1990-06-29 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16976990A JPH0461225A (en) | 1990-06-29 | 1990-06-29 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461225A true JPH0461225A (en) | 1992-02-27 |
Family
ID=15892518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16976990A Pending JPH0461225A (en) | 1990-06-29 | 1990-06-29 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461225A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225378A (en) * | 1990-11-16 | 1993-07-06 | Tokyo Electron Limited | Method of forming a phosphorus doped silicon film |
| KR100447107B1 (en) * | 2001-06-29 | 2004-09-04 | 주식회사 하이닉스반도체 | The structure of plug poly silicon layer in semiconductor device |
-
1990
- 1990-06-29 JP JP16976990A patent/JPH0461225A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225378A (en) * | 1990-11-16 | 1993-07-06 | Tokyo Electron Limited | Method of forming a phosphorus doped silicon film |
| KR100447107B1 (en) * | 2001-06-29 | 2004-09-04 | 주식회사 하이닉스반도체 | The structure of plug poly silicon layer in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1203642A (en) | Method for the manufacture of integrated mos-filed effect transistor circuits in silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors | |
| KR100546943B1 (en) | Semiconductor Device Formation Method | |
| JPH0677163A (en) | Semiconductor device and its manufacture | |
| US7875939B2 (en) | Semiconductor device including an ohmic layer | |
| JPH05234900A (en) | Manufacture of semiconductor device | |
| JPH04320330A (en) | Method for forming contact portion of semiconductor device | |
| US7274049B2 (en) | Semiconductor assemblies | |
| US6153507A (en) | Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion | |
| KR960005046B1 (en) | Semiconductor integrated circuit and the manufacturing process | |
| JPH06112152A (en) | Formation method of contact part of semiconductor device | |
| JPH0461225A (en) | Semiconductor device and its manufacture | |
| EP1164630B1 (en) | Silicide process having a variable silicon/metal ratio | |
| JPH0528501B2 (en) | ||
| JP2660072B2 (en) | Contact formation method | |
| JP2674112B2 (en) | Method for manufacturing semiconductor device | |
| JP3447954B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2586705B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01173714A (en) | Method of forming bridge contact | |
| JPH0466108B2 (en) | ||
| JPH05166941A (en) | Semiconductor self-alignment contact structure and manufacture thereof | |
| JPH03280545A (en) | Wiring forming method of semiconductor device | |
| JPS62139321A (en) | Manufacture of semiconductor device | |
| JPH03133129A (en) | Manufacture of semiconductor device | |
| JPH0244142B2 (en) | HANDOTAISOCHINOSEIZOHOHO | |
| JPH05166943A (en) | Manufacture of semiconductor device |