KR100446276B1 - Pulse signal generator - Google Patents

Pulse signal generator Download PDF

Info

Publication number
KR100446276B1
KR100446276B1 KR1019970038730A KR19970038730A KR100446276B1 KR 100446276 B1 KR100446276 B1 KR 100446276B1 KR 1019970038730 A KR1019970038730 A KR 1019970038730A KR 19970038730 A KR19970038730 A KR 19970038730A KR 100446276 B1 KR100446276 B1 KR 100446276B1
Authority
KR
South Korea
Prior art keywords
signal
output
comparator
signal generator
delay
Prior art date
Application number
KR1019970038730A
Other languages
Korean (ko)
Other versions
KR19990016247A (en
Inventor
연상흠
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970038730A priority Critical patent/KR100446276B1/en
Publication of KR19990016247A publication Critical patent/KR19990016247A/en
Application granted granted Critical
Publication of KR100446276B1 publication Critical patent/KR100446276B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Pulse Circuits (AREA)

Abstract

비교기, 구동부, 지연 신호 발생부, 및 스위칭 소자를 구비하는 펄스 신호 발생기가 개시되어 있다. 비교기는 단위 계단파 신호와 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력한다. 구동부는 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력한다. 지연 신호 발생부는 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력한다. 스위칭 수단은 지연 신호 발생부로부터 출력되는 지연 신호에 의해 제어되어 출력 단자와 접지 단자 사이를 전기적으로 접속시킨다. 본 발명에 의하면, 펄스 신호 발생기에 있어서 입력 단자에 입력되는 단위 계단파 신호의 라이징 타임에 상관없이 내부적으로 설정된 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있다. 따라서 내부 로직 회로의 구성 소자들의 전달 속도에 따라 적당한 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있고 또한 입력 단자에 존재하는 노이즈의 영향을 방지할 수 있으므로 리셋 동작을 위한 펄스 신호를 필요로 하는 반도체장치에 유용하다. 그러므로 제품의 신뢰성을 높이는 동시에 이러한 펄스 신호 발생기를 반도체 장치의 내부에 내장 설계함으로서 제품의 원가를 감소시킬 수 있는 효과를 가진다.A pulse signal generator including a comparator, a driver, a delay signal generator, and a switching element is disclosed. The comparator inputs a unit step wave signal and a reference voltage, compares them, and outputs a high level signal accordingly. The driving unit drives the signal output from the comparator and outputs it to the output terminal. The delay signal generator outputs a signal that is activated after a predetermined delay period as a delay signal only when the signal output from the comparator is at a high level. The switching means is controlled by a delay signal output from the delay signal generator to electrically connect between the output terminal and the ground terminal. According to the present invention, the pulse signal generator can generate a pulse signal having an internally set pulse width regardless of the rising time of the unit step wave signal input to the input terminal. Accordingly, a semiconductor device requiring a pulse signal for a reset operation can be generated because a pulse signal having an appropriate pulse width can be generated according to the transfer speeds of the components of the internal logic circuit, and the influence of noise existing at the input terminal can be prevented. Useful for Therefore, it is possible to reduce the cost of the product by designing such a pulse signal generator inside the semiconductor device while increasing the reliability of the product.

Description

펄스 신호 발생기Pulse signal generator

본 발명은 계단파 신호를 입력하여 펄스(Pulse) 신호를 발생시키는 펄스 신호 발생기(Pulse Signal Generator)에 관한 것으로서, 특히 계단파 입력 신호의 라이징 타임(Rising Time)에 상관없이 또한 임의의 폭(Width)을 가지는 펄스 신호를 발생시키는 펄스 신호 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse signal generator for inputting a stepped wave signal to generate a pulse signal. Particularly, the present invention relates to a random width regardless of the rising time of the stepped wave input signal. It relates to a pulse signal generator for generating a pulse signal having a).

도 1은 종래의 펄스 신호 발생기의 회로도를 나타내고 있다.1 shows a circuit diagram of a conventional pulse signal generator.

도 1을 참조하면, 종래의 펄스 신호 발생기는 커패시턴스 소자(100) 및 저항소자(110)를 구비한다.Referring to FIG. 1, a conventional pulse signal generator includes a capacitance element 100 and a resistance element 110.

커패시턴스 소자(100)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속되어 있으며 입력 단자(IN)로부터 입력되는 신호를 입력하여 차징(Charging)한다.The capacitance element 100 is connected between the input terminal IN and the output terminal OUT, and charges by inputting a signal input from the input terminal IN.

저항 소자(110)는 출력 단자(OUT)와 접지 단자(GND) 사이에 접속되어 있다.The resistor element 110 is connected between the output terminal OUT and the ground terminal GND.

도 1에 나타나 있는 바와 같이 종래의 펄스 신호 발생기는 커패시턴스 소자(100)의 커패시턴스 값(C)과 저항 소자(110)의 저항값(R)에 따른 외부 RC 시정수(Time Constant)를 가지는 미분기이다. 즉 종래의 펄스 신호 발생기는 외부 RC 시정수를 가지는 미분기를 사용하여 입력되는 신호의 라이징 에지(Rising edge) 혹은 폴링 에지(Falling Edge)에서 펄스 신호를 발생시킨다.As shown in FIG. 1, a conventional pulse signal generator is a differentiator having an external RC time constant according to the capacitance value C of the capacitance element 100 and the resistance value R of the resistance element 110. . That is, the conventional pulse signal generator generates a pulse signal at a rising edge or a falling edge of an input signal using a differentiator having an external RC time constant.

도 1에서, 커패시턴스 소자(100)와 저항 소자(110)를 통하여 시간에 따라 변화하여 흐르는 전류를 i(t)라고 하고 입력 단자(IN)에 입력되는 신호의 시간에 따른 전압 성분을 vin(t)라고 하면, 아래와 같은 식이 성립한다.In FIG. 1, the current flowing through the capacitance element 100 and the resistance element 110 with time is called i (t), and the voltage component with time of the signal input to the input terminal IN is vin (t. ), The following equation holds.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

여기서 만약에 입력 신호 vin(t)이 시간, t가 제로(Zero)인 경우에 전압값(VIN)을 가지고 소정의 기간, 즉 t0동안 변화하지 않는 계단파 신호라고 하면, 다음과 같은 수식으로 표현할 수 있다.Here, if the input signal vin (t) is a stepped wave signal that does not change for a predetermined period of time, that is, t 0 when the time, t is zero, and has a voltage value VIN, I can express it.

[수학식 2][Equation 2]

Figure pat00002
Figure pat00002

수학식 2에 나타나 있는 입력 신호 vin(t)을 수학식 1에 대입한 다음, 시간 t가 0≤t〈t0의 경우를 고려하여 수학식 1을 시간 성분에 대하여 미분하면 아래와 같은 식으로 나타내어 진다.Substituting the input signal vin (t) shown in Equation 2 into Equation 1, and then deriving Equation 1 with respect to the time component in consideration of the case where time t is 0≤t <t 0 , Lose.

[수학식 3][Equation 3]

Figure pat00003
Figure pat00003

그러므로, 시간 t가 0≤t<t0의 경우 전류 i(t)는 다음과 같은 식으로 나타내어진다.Therefore, when time t is 0 ≦ t <t 0 , the current i (t) is represented by the following equation.

[수학식 4][Equation 4]

Figure pat00004
Figure pat00004

여기서 A는 비례 상수이며 시간 t가 제로인 경우에 입력 신호 vin(t)이 전압값(VIN)을 가지는 조건을 이용하여 그 값이 구해진다.Here, A is a proportional constant and its value is obtained using the condition that the input signal vin (t) has a voltage value VIN when the time t is zero.

출력 단자(OUT)로부터 출력되는 출력 신호, vout(t)는 저항 소자(110)에 걸리는 전압값으로서 수학식 4를 이용하여 다음과 같은 식으로 나타내어진다.The output signal output from the output terminal OUT, vout (t) is expressed by the following equation using Equation 4 as a voltage value applied to the resistance element 110.

[수학식 5][Equation 5]

Figure pat00005
Figure pat00005

도 2a와 도 2b는 수학식 2에 나타나 있는 바와 같이 라이징 타임이 제로(Zero)인 계단파 입력 신호, vin(t)에 대한 도 1의 동작을 설명하기 위한 입력 신호, vin(t)과 출력 신호, vout(t)의 타이밍도를 각각 나타내고 있다.2A and 2B illustrate a stepped wave input signal having a rising time of zero as shown in Equation 2, an input signal for explaining the operation of FIG. 1 with respect to vin (t), vin (t) and an output. The timing diagram of a signal and vout (t) is shown, respectively.

도 2a와 도 2b에서 알 수 있는 바와 같이, 라이징 타임이 제로인 계단파 입력 신호, vin(t)이 입력 단자(IN)를 통하여 입력되면, 수학식 5에 나타나 있는 바와 같이 출력 신호, vout(t)는 시간, t가 제로인 경우에 입력 신호, vin(t)의 전압값(VIN)을 가지다가 시정수 RC에 따라 감쇠하여, 펄스 신호의 형태를 가지는 출력신호, vout(t)가 출력 단자(OUT)를 통하여 출력한다.As can be seen in FIGS. 2A and 2B, when a stepped wave input signal having a rising time of zero, vin (t) is input through an input terminal IN, an output signal, vout (t, as shown in Equation 5). ) Has an input signal, a voltage value Vin of vin (t) when time t is zero, and attenuates according to time constant RC, and an output signal having the form of a pulse signal, vout (t) is an output terminal ( Output through OUT).

이와 같이 종래의 펄스 신호 발생기는 외부 RC시정수를 가지는 미분기를 이용하여 펄스 신호를 발생시킨다. 따라서 이러한 펄스 신호 발생기를 외부 리셋(Reset) 하이('H') 신호에 대하여 내부 로직(Logic) 회로 부분을 리셋 시키기 위한 회로 구성으로 사용되는 경우에 다음과 같은 문제점들이 발생할 수 있다.As such, the conventional pulse signal generator generates a pulse signal by using a differentiator having an external RC time constant. Therefore, the following problems may occur when the pulse signal generator is used as a circuit configuration for resetting an internal logic circuit part with respect to an external reset high ('H') signal.

첫째, 내부 로직 회로 부분의 구성 소자들의 전달 속도가 낮은 경우에, 예를들면 IIL로 구성된 바이폴라(Bipolar) 로직 회로인 경우에 짧은 펄스 폭의 입력에 대하여 응답속도의 문제로 리셋 동작의 불량이 발생할 수 있다. 이 때 펄스 신호 발생기의 외부 RC 시정수를 키워야 하는 데 커패시턴스 소자와 저항 소자의 크기에 따른 한계성으로 인하여 어느 정도 한계를 가진다.First, when the transfer speed of the components of the internal logic circuit portion is low, for example, in the case of a bipolar logic circuit composed of IIL, a problem of responsiveness may occur due to the response speed for a short pulse width input. Can be. At this time, the external RC time constant of the pulse signal generator needs to be increased, but there are some limitations due to the limitations of the capacitance element and the resistance element.

둘째, 도 1에 나타나 있는 펄스 신호 발생기에 있어서 입력 신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에는 펄스 신호가 발생되지 않게 된다.Second, in the pulse signal generator shown in FIG. 1, the pulse signal is not generated when the rising time of the input signal vin (t) is large.

셋째, 도 1에 나타나 있는 펄스 신호 발생기에 있어서 입력 신호, vin(t)이 없는 경우에 입력 단자(IN)에 존재할 수 있는 노이즈(Noise)에 의해서 내부 로직회로 부분의 오동작이 유발될 수 있다.Third, in the pulse signal generator illustrated in FIG. 1, when there is no input signal, vin (t), malfunction of the internal logic circuit part may be caused by noise that may exist in the input terminal IN.

도 3a와 3b는 위에서 언급한 문제점들 중에서 입력 신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에 발생하는 문제점을 설명하기 위하여 입력 신호, vin(t)과 출력 신호, vout(t)를 각각 나타내고 있다.3A and 3B illustrate an input signal, a vin (t) and an output signal, and vout (t to explain a problem occurring when the rising time of the input signal, vin (t), is large among the above-mentioned problems. Are shown respectively.

도 3a와 3b로부터 알 수 있는 바와 같이, 종래의 펄스 신호 발생기는 입력신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에 출력 신호, vout(t)가 펄스신호로서 작용할 수 있을 정도에 미치지 않는다.As can be seen from Figures 3a and 3b, the conventional pulse signal generator is such that the output signal, vout (t) can act as a pulse signal when the rising time of the input signal, vin (t) is large. Does not fall to

이와 같이 종래의 펄스 신호 발생기는 RC 미분기를 구성하여 단위 계단파 입력에 대한 신호 에지 부분에서의 펄스 신호를 발생시킨다. 그러나 도 2a 및 도 2b로부터 알 수 있는 바와 같이 출력되는 펄스 신호 자체가 시간에 대한 지수 감쇠적인 특성을 가지므로 내부 로직 회로 볼록과 연결되어 사용될 경우에 로직 회로 부분의 입력 문턱 전압 에 따라 리셋 동작이 일어나는 시간(Reset On Time)의 변화가 오게 된다. 또한 3a, 및 도 3b에 나타난 바와 같이 단위 계단파 입력의 라이징 타임 혹은 폴링 타임이 큰 경우에는 출력 펄스 신호의 피크(Peak) 자체가 감쇄되어 리셋 신호로서는 사용이 불가능하다.As such, the conventional pulse signal generator forms an RC differentiator to generate a pulse signal at the signal edge portion of the unit step wave input. However, as can be seen from FIGS. 2A and 2B, the output pulse signal itself has an exponentially decaying characteristic with respect to time, and thus, when used in connection with the internal logic circuit convex, the reset operation is performed according to the input threshold voltage of the logic circuit portion. There is a change in Reset On Time. 3A and 3B, when the rising time or the falling time of the unit step wave input is large, the peak itself of the output pulse signal is attenuated and cannot be used as a reset signal.

따라서 본 발명의 목적은 단위 계단파 신호를 입력하여 펄스 신호를 출력하는 펄스 신호 발생기에 있어서 출력되는 펄스 신호의 펄스 폭을 임의로 설정할 수 있는 펄스 신호 발생기를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a pulse signal generator capable of arbitrarily setting the pulse width of an output pulse signal in a pulse signal generator for inputting a unit step wave signal and outputting a pulse signal.

본 발명의 다른 목적은 단위 계단파 신호를 입력하여 임의의 펄스 폭을 가지는 펄스 신호 발생기를 구비하는 반도체 장치를 제공하는 데 있다.Another object of the present invention is to provide a semiconductor device having a pulse signal generator having an arbitrary pulse width by inputting a unit step wave signal.

상기 목적을 달성하기 위하여 본 발명에 따른 펄스 신호 발생기는 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, a pulse signal generator according to the present invention includes a first comparator for inputting a unit step wave signal and a first reference voltage, comparing them, and outputting a high level signal accordingly; A driver for driving a signal output from the first comparator and outputting the signal to an output terminal; A delay signal generator for outputting a signal that is activated after a predetermined delay period as a delay signal only when the signal output from the first comparator is at a high level; And switching means for controlling the delay signal output from the delay signal generator to electrically connect the output terminal to the ground terminal.

상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 펄스 신호 발생기를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a semiconductor device including: a first comparator for inputting a unit step wave signal and a first reference voltage, comparing them, and outputting a high level signal accordingly; A driver for driving a signal output from the first comparator and outputting the signal to an output terminal; A delay signal generator for outputting a signal that is activated after a predetermined delay period as a delay signal only when the signal output from the first comparator is at a high level; And a pulse signal generator having switching means controlled by the delay signal output from the delay signal generator and electrically connecting between the output terminal and the ground terminal.

이어서 첨부한 도면들을 참조하여 본 발명의 구체적인 실시예들에 대하여 자세히 설명하기로 한다.Next, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 펄스 신호 발생기의 블록도를 나타내고 있다.4 shows a block diagram of a pulse signal generator according to an embodiment of the invention.

도 4를 참조하면, 본 발명의 실시예에 따른 펄스 신호 발생기는 비교기(200), 구동부(210), 지연 신호 발생부(300), 및 스위칭 수단(370)을 구비한다.4, a pulse signal generator according to an exemplary embodiment of the present invention includes a comparator 200, a driver 210, a delay signal generator 300, and a switching means 370.

비교기(200)는 입력 단자(IN)로부터 단위 계단파 신호(vin)와 기준 전압(VREF1)을 입력하여 이에 따라 하이('H') 레벨이 되는 신호를 출력한다. 즉 비교기(200)는 입력 단자(IN)로부터 단위 계단파 신호(vin)와 기준 전압(VREF1)을 입력하여 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 큰 값을 가지는 경우에만 하이('H') 레벨이 되는 신호를 출력한다.The comparator 200 receives a unit step wave signal vin and a reference voltage VREF1 from the input terminal IN, and outputs a signal that becomes a high 'H' level accordingly. That is, the comparator 200 inputs the unit stair wave signal vin and the reference voltage VREF1 from the input terminal IN, and is high only when the unit stair wave signal vin has a value larger than the reference voltage VREF1. 'H') outputs the signal to the level.

구동부(210)는 비교기(200)로부터 출력되는 신호를 구동하여 이를 출력 단자(OUT)로 출력한다.The driver 210 drives a signal output from the comparator 200 and outputs the signal to the output terminal OUT.

지연 신호 발생부(300)는 비교기(200)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 소정의 지연기간 후에 하이('H') 레벨로 액티브되는 신호를 지연 신호로서 출력한다.The delay signal generator 300 outputs a signal that is activated at a high ('H') level after a predetermined delay period as a delay signal only when the signal output from the comparator 200 is at a high ('H') level.

지연 신호 발생부(300)는 전류원(310), 스위칭 수단들(320,340), 인버터(330), 커패시턴스 소자(350), 및 비교부(360)로써 구성되어 있다.The delay signal generator 300 includes a current source 310, switching means 320 and 340, an inverter 330, a capacitance element 350, and a comparator 360.

전류원(310)은 기준 전류를 발생시킨다.Current source 310 generates a reference current.

스위칭 수단(320)은 비교기(200)로부터 출력되는 신호에 의해 제어되어 전류원(310)으로부터 출력되는 기준 전류를 전송시킨다. 스위칭 수단(320)은 비교기(200)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 인에이블되어 전류원(310)으로부터 출력되는 기준 전류를 전송시킨다.The switching means 320 is controlled by the signal output from the comparator 200 to transmit the reference current output from the current source 310. The switching means 320 is enabled only when the signal output from the comparator 200 is at a high ('H') level to transmit the reference current output from the current source 310.

인버터(330)는 비교기(200)로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력한다.The inverter 330 inputs a signal output from the comparator 200 and inverts it and outputs the signal.

스위칭 수단(340)은 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이에 접속되어 있으며 인버터(330)로부터 출력되는 신호에 의해 제어되어 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이를 전기적으로 접속시킨다. 스위칭 수단(340)은 인버터(330)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 인에이블되어 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이를 전기적으로 접속시킨다.The switching means 340 is connected between the output terminal of the switching means 320 and the ground terminal GND, and is controlled by a signal output from the inverter 330 so that the output terminal of the switching means 320 and the ground terminal GND are controlled. ) Is electrically connected. The switching means 340 is enabled only when the signal output from the inverter 330 is at a high ('H') level to electrically connect the output terminal of the switching means 320 and the ground terminal GND.

커패시턴스 소자(350)는 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이에 접속되어 있다. 커패시턴스 소자(350)는 스위칭 수단(320)을 통하여 전류원(310)으로부터 발생되어 지는 기준 전류에 의해 충전(Charging)되거나 스위칭 수단(340)을 통하여 방전(Discharging)되어 스위칭 수단(320)의 출력 단자의 전위를 변화시킨다.The capacitance element 350 is connected between the output terminal of the switching means 320 and the ground terminal GND. The capacitance element 350 is charged by the reference current generated from the current source 310 through the switching means 320 or discharged through the switching means 340 to output the terminal of the switching means 320. To change the potential of.

비교기(360)는 스위칭 수단(320)의 출력 단자 전압과 기준 전압(VREF2)을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연 신호로서 출력한다. 비교기(360)는 스위칭 수단(320)의 출력 단자 전압과 기준 전압(VREF2)을 입력하여 스위칭 수단(320)의 출력 단자 전압이 기준 전압(VREF2)보다 클 경우에만 하이('H') 레벨이 되는 신호를 지연 신호로서 출력한다.The comparator 360 inputs the output terminal voltage of the switching means 320 and the reference voltage VREF2, compares them, and outputs a signal that is activated accordingly as a delay signal. The comparator 360 inputs the output terminal voltage of the switching means 320 and the reference voltage VREF2 so that the high ('H') level is increased only when the output terminal voltage of the switching means 320 is greater than the reference voltage VREF2. The signal to be output is output as a delay signal.

스위칭 수단(310)은 출력 단자(OUT)와 접지 단자(GND) 사이에 접속되어 있으며 지연 신호 발생부(300)로부터 출력되는 지연 신호에 의해 제어된다. 스위칭 수단(310)은 지연 신호 발생부(300)로부터 출력되는 지연 신호가 하이('H') 레벨일 경우에만 인에이블되어 출력 단자(OUT)와 접지 단자(GND) 사이를 전기적으로 접속시킨다.The switching means 310 is connected between the output terminal OUT and the ground terminal GND, and is controlled by a delay signal output from the delay signal generator 300. The switching means 310 is enabled only when the delay signal output from the delay signal generator 300 is at a high ('H') level to electrically connect the output terminal OUT to the ground terminal GND.

도 4에 나타나 있는 바와 같이, 입력 단자(IN)에 단위 계단파 신호(vin)가 입력되면 단위 계단파 신호(vin)의 레벨이 내부적으로 설정되어 있는 기준 전압(VREF1)보다 높은 경우에만 하이('H') 레벨이 되는 신호가 비교기(200)로부터 출력된다.As shown in FIG. 4, when the unit step wave signal vin is input to the input terminal IN, the unit step wave signal vin is high only when the level of the unit step wave signal vin is higher than the reference voltage VREF1 set internally. A signal at the 'H') level is output from the comparator 200.

입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 로우('L') 레벨인 경우에 비교기(200)로부터 출력되는 신호는 로우('L') 레벨이 되고 구동부(210)를 통하여 출력단자(OUT)의 출력 신호(vout)는 로우('L') 레벨로 유지가 된다. 이 때 비교기(200)로부터 출력되는 로우('L') 레벨의 신호에 의해서 스위칭 수단(320)은 턴 오프(Turn Off) 되고 스위칭 수단(340)은 턴 온(Turn On) 되어 스위칭 수단(320)의 출력 단자는 로우('L') 레벨로 유지된다. 따라서 비교기(360)로부터 출력되는 지연신호는 로우('L') 레벨이 되어 스위칭 수단(370)은 턴 오프(Turn Off)된다.When the unit step wave signal vin input to the input terminal IN has a low level 'L', the signal output from the comparator 200 becomes a low level 'L' and is driven through the driver 210. The output signal vout of the output terminal OUT is maintained at the low level 'L'. At this time, the switching means 320 is turned off and the switching means 340 is turned on by the low ('L') level signal output from the comparator 200 so that the switching means 320 is turned on. Output terminal is maintained at the low ('L') level. Therefore, the delay signal output from the comparator 360 is at a low level 'L' so that the switching means 370 is turned off.

입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 높은 값을 가지게 되면 비교기(200)로부터 출력되는 신호는 하이('H') 레벨이 되고 이는 구동부(210)를 통하여 출력 단자(OUT)의 출력 신호(vout)를 하이('H') 레벨로 유지시킨다. 비교기(200)로부터 출력되는 하이('H') 레벨의 신호에 의해서 스위칭 수단(320)은 턴 온(Turn On) 되고 스위칭 수단(340)은 턴 오프(Turn Off) 되어 전류원(310)으로부터 발생되는 기준 전류에 의해 커패시턴스 소자(350)가 충전(Charging)되기 시작한다. 전류원(310)으로부터 발생되는 기준 전류가 커패시턴스 소자(350)에 충전(Charging)되어 스위칭 수단(320)의 출력 단자의 전위가 기준 전압(VREF2)보다 높아지게 되면 비교기(360)로부터 출력되는 지연 신호는 로우('L') 레벨로부터 하이('H') 레벨로 전환된다. 따라서 스위칭 수단(370)이 되어 출력 단자(OUT)의 출력 신호(vout)를 로우('L') 레벨로 전환시킨다.When the unit step wave signal vin input to the input terminal IN has a value higher than the reference voltage VREF1, the signal output from the comparator 200 becomes a high ('H') level, which is the driving unit 210. The output signal vout of the output terminal OUT is maintained at the high ('H') level through the? The switching means 320 is turned on and the switching means 340 is turned off by the high ('H') level signal output from the comparator 200 to generate from the current source 310. Capacitance element 350 begins to be charged by the reference current. When the reference current generated from the current source 310 is charged to the capacitance element 350 and the potential of the output terminal of the switching means 320 becomes higher than the reference voltage VREF2, the delay signal output from the comparator 360 is The transition from the low ('L') level to the high ('H') level. Accordingly, the switching means 370 is used to convert the output signal vout of the output terminal OUT to the low level 'L'.

펄스 신호의 펄스 폭(Pulse Width)은 전류원(310)으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자(350)의 용량에 따라 결정되어 진다. 예를 들어 커패시턴스 소자(350)의 커패시턴스 값(C)과 기준 전류 값(I)에 대하여 출력 단자(OUT)로부터 출력되는 신호(vout)의 펄스 폭(ton)은 다음의 식들과 같이 나타내어진다.The pulse width of the pulse signal is determined according to the value of the reference current generated from the current source 310 and the capacitance of the capacitance element 350. For example, the pulse width t on of the signal vout output from the output terminal OUT with respect to the capacitance value C and the reference current value I of the capacitance element 350 is expressed as follows. .

[수학식 6][Equation 6]

Figure pat00006
Figure pat00006

[수학식 7][Equation 7]

Figure pat00007
Figure pat00007

도 5는 도 4의 펄스 신호 발생기의 구체적인 일 실시예에 따른 회로의 회로도를 나타내고 있다.FIG. 5 shows a circuit diagram of a circuit according to a specific embodiment of the pulse signal generator of FIG. 4.

도 5에 있어서, 기준 전류 값(I)과 비교기(360)에 입력되는 기준 전압(VREF2)은 다음과 같은 식들로 나타내어 진다.In FIG. 5, the reference current value I and the reference voltage VREF2 input to the comparator 360 are represented by the following equations.

[수학식 8][Equation 8]

Figure pat00008
Figure pat00008

[수학식 9][Equation 9]

Figure pat00009
Figure pat00009

여기서 VBE(Q9), VBE(Q20), 및 VBE(Q15)는 트랜지스터들(Q9,Q20, 및 Q15)의 베이스-에미터(Base-Emitter) 사이의 전압값을 각각 나타낸다.Here, VBE Q9, VBE Q20, and VBE Q15 represent voltage values between the base-emitters of the transistors Q9, Q20, and Q15, respectively.

도 6a와 도 6b는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)의 라이징타임이 거의 제로(Zero)인 경우에 있어서 도 4의 동작을 설명하기 위한 입력 신호(vin)와 출력 신호(vout)의 타이밍도를 각각 나타내고 있다.6A and 6B illustrate an input signal vin and an output signal for explaining the operation of FIG. 4 when the rising time of the unit step wave signal vin input to the input terminal IN is almost zero. The timing chart of vout is shown, respectively.

도 7a와 도 7b는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)의 라이징 타임이 극히 긴 경우에 있어서 도 4의 동작을 설명하기 위한 입력 신호(vin)와 출력 신호(vout)의 타이밍도를 각각 나타내고 있다.7A and 7B illustrate an input signal vin and an output signal vout for explaining the operation of FIG. 4 when the rising time of the unit step wave signal vin input to the input terminal IN is extremely long. Each timing diagram is shown.

도 6a, 도 6b, 도 7a, 및 도 7b로부터 알 수 있는 바와 같이, 본 발명의 실시예에 따른 펄스 신호 발생기는 입력 단자(IN)에 입력되는 입력 신호(vin)의 라이징 타임에 상관없이 동일한 펄스 폭을 가지는 펄스 신호를 출력한다.As can be seen from FIGS. 6A, 6B, 7A, and 7B, the pulse signal generator according to the embodiment of the present invention is the same regardless of the rising time of the input signal vin input to the input terminal IN. A pulse signal having a pulse width is output.

이와 같이 본 발명의 실시예에 따른 펄스 신호 발생기는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 클 경우에만 하이('H') 레벨의 신호를 발생시키고 또한 지연 신호 발생부(300)로부터 발생되는 지연 신호에 의해 소정 기간 유지시키다가 로우('L') 레벨로 전환하므로써 펄스 신호를 발생시킨다. 펄스 신호의 펄스 폭(Pulse Width)은 전류원(310)으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자(350)의 용량에 따라 결정되어 진다. 따라서, 펄스신호의 펄스 폭(Pulse Width)은 입력 단자(IN)에 입력되어 지는 단위 계단파 신호(vin)의 라이징 타임(Rising Time)에 무관하게 내부적으로 설정이 가능하다.As such, the pulse signal generator according to the exemplary embodiment of the present invention generates a signal having a high ('H') level only when the unit step wave signal vin input to the input terminal IN is greater than the reference voltage VREF1. In addition, the pulse signal is generated by maintaining the predetermined period by the delay signal generated from the delay signal generator 300 and switching to the low ('L') level. The pulse width of the pulse signal is determined according to the value of the reference current generated from the current source 310 and the capacitance of the capacitance element 350. Accordingly, the pulse width of the pulse signal may be set internally regardless of the rising time of the unit step wave signal vin input to the input terminal IN.

본 발명의 다른 실시예에 따른 반도체 장치는 상기 실시예에 나타나 있는 펄스 신호 발생기를 내부적으로 구비하고 이를 내부 회로의 리셋 동작을 수행하기 위한 리셋 신호를 발생시키는 리셋 신호 발생기로서 사용하고 있다. 따라서 내부적으로 구비하고 있는 펄스 신호 발생기는 상기 실시예와 동일하게 구성할 수 있으므로 그 도면들과 상세한 설명들을 생략하기로 한다.A semiconductor device according to another embodiment of the present invention includes a pulse signal generator shown in the above embodiment and uses it as a reset signal generator for generating a reset signal for performing a reset operation of an internal circuit. Therefore, since the pulse signal generator provided internally can be configured in the same manner as the above embodiment, the drawings and detailed description thereof will be omitted.

이와 같이 본 발명의 다른 실시예에 따른 반도체 장치에 있어서 리셋 신호 발생기로서 사용되어 지는 펄스 신호 발생기는 입력 단자에 입력되는 단위 계단파 신호가 소정의 기준 전압보다 클 경우에만 하이('H') 레벨의 신호를 발생시키고 또한 지연 신호 발생부로부터 발생되는 지연 신호에 의해 소정 기간 유지시키다가 로우('L') 레벨로 전환하므로써 펄스 신호를 발생시킨다. 펄스 신호의 펄스 폭(Pulse Width)은 전류원으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자의 용량에 따라 결정되어 진다. 따라서, 펄스 신호의 펄스 폭(Pulse Width)은 입력 단자에 입력되어 지는 단위 계단파 신호의 라이징 타임(Rising Time)에 무관하게 내부적으로 설정이 가능하다. 또한 상기 기준 전압값을 칩 회로 내부 소자들의 문턱 전압값으로서 설정하므로써, 입력 단자에 입력되는 단위 계단파 신호가 존재하지 않는 경우에 발생할 수 있는 노이즈에 의한 출력 신호의 오동작을 방지할 수 있다.As described above, the pulse signal generator used as the reset signal generator in the semiconductor device according to another embodiment of the present invention has a high ('H') level only when the unit step wave signal input to the input terminal is greater than a predetermined reference voltage. Signal is generated and the pulse signal is generated by maintaining the predetermined period by the delay signal generated from the delay signal generator and switching to the low ('L') level. The pulse width of the pulse signal is determined by the value of the reference current generated from the current source and the capacitance of the capacitance element. Accordingly, the pulse width of the pulse signal may be set internally regardless of the rising time of the unit step wave signal input to the input terminal. In addition, by setting the reference voltage value as the threshold voltage value of the elements inside the chip circuit, it is possible to prevent the malfunction of the output signal due to noise that may occur when there is no unit step wave signal input to the input terminal.

본 발명에 의하면, 펄스 신호 발생기에 있어서 입력 단자에 입력되는 단위 계단파 신호의 라이징 타임에 상관없이 내부적으로 설정된 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있다. 따라서 내부 로직 회로의 구성 소자들의 전달 속도에 따라 적당한 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있고 또한 입력 단자에 존재하는 노이즈의 영향을 방지할 수 있으므로 리셋 동작을 위한 펄스 신호를 필요로 하는 반도체 장치에 유용하다. 그러므로 제품의 신뢰성을 높이는 동시에 이러한 펄스 신호 발생기를 반도체 장치의 내부에 내장 설계함으로서 제품의 원가를 감소시킬 수 있는 효과를 가진다.According to the present invention, the pulse signal generator can generate a pulse signal having an internally set pulse width regardless of the rising time of the unit step wave signal input to the input terminal. Therefore, a semiconductor device requiring a pulse signal for a reset operation can be generated since a pulse signal having an appropriate pulse width can be generated and the influence of noise present at an input terminal can be prevented according to the transfer speeds of components of an internal logic circuit. Useful for Therefore, it is possible to reduce the cost of the product by designing such a pulse signal generator inside the semiconductor device while increasing the reliability of the product.

도 1은 종래의 펄스 신호 발생기의 회로도이다.1 is a circuit diagram of a conventional pulse signal generator.

도 2a는 도 1에 있어서 라이징 타임이 거의 제로인 단위 계단파 입력 신호의 타이밍도이다.FIG. 2A is a timing diagram of a unit step wave input signal having a rising time of almost zero in FIG. 1.

도 2b는 도 2a에 대하여 도 1의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.FIG. 2B is a timing diagram of an output signal output from the output terminal of FIG. 1 with respect to FIG. 2A.

도 3a는 도 1 에 있어서 라이징 타임이 극히 긴 단위 계단파 입력 신호의 타이밍도이다.3A is a timing diagram of a unit step wave input signal having a very long rising time in FIG. 1.

도 3b는 도 3a에 대하여 도 1의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.3B is a timing diagram of an output signal output from the output terminal of FIG. 1 with respect to FIG. 3A.

도 4는 본 발명의 실시예에 따른 펄스 신호 발생기의 블록도이다.4 is a block diagram of a pulse signal generator according to an embodiment of the present invention.

도 5는 도 4의 구체적인 일 실시예에 따른 펄스 신호 발생기의 회로도이다.5 is a circuit diagram of a pulse signal generator according to a specific embodiment of FIG. 4.

도 6a는 도 4에 있어서 라이징 타임이 거의 제로인 단위 계단파 입력 신호의 타이밍도이다.FIG. 6A is a timing diagram of a unit step wave input signal having a rising time of almost zero in FIG. 4.

도 6b는 도 6a에 대하여 도 4의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.6B is a timing diagram of an output signal output from the output terminal of FIG. 4 with respect to FIG. 6A.

도 7a는 도 4 에 있어서 라이징 타임이 극히 긴 단위 계단파 입력 신호의 타이밍도이다.FIG. 7A is a timing diagram of a unit step wave input signal having a very long rising time in FIG. 4.

도 7b는 도 7a에 대하여 도 4의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.FIG. 7B is a timing diagram of an output signal output from the output terminal of FIG. 4 with respect to FIG. 7A.

* 도면의 부호에 대한 자세한 설명* Detailed description of the signs in the drawings

IN: 입력 단자, OUT: 출력 단자,IN: input terminal, OUT: output terminal,

GND: 접지 단자, vin: 입력 신호,GND: ground terminal, vin: input signal,

vout: 출력 신호, VREF1, VREF2: 기준 전압들.vout: output signal, VREF1, VREF2: reference voltages.

Claims (13)

펄스 신호 발생기에 있어서,In the pulse signal generator, 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기;A first comparator for inputting a unit step wave signal and a first reference voltage, comparing them, and outputting a high level signal accordingly; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부;A driver for driving a signal output from the first comparator and outputting the signal to an output terminal; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연 기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부;A delay signal generator for outputting a signal that is activated after a predetermined delay period as a delay signal only when the signal output from the first comparator is at a high level; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 것을 특징으로 하는 펄스 신호 발생기.And switching means controlled by said delay signal output from said delay signal generator to electrically connect between said output terminal and a ground terminal. 제1항에 있어서, 상기 제 1 비교기는 상기 단위 계단파 신호와 상기 제 1 기준 전압을 입력하여 상기 단위 계단파 신호가 상기 제 1 기준 전압보다 큰 경우에만 하이 레벨의 신호를 출력하는 것을 특징으로 하는 펄스 신호 발생기.The method of claim 1, wherein the first comparator inputs the unit step wave signal and the first reference voltage to output a high level signal only when the unit step wave signal is greater than the first reference voltage. Pulse signal generator. 제1항에 있어서, 상기 지연 신호 발생부는The method of claim 1, wherein the delay signal generator 기준 전류를 발생시키는 전류원;A current source for generating a reference current; 상기 제 1 비교기로부터 출력되는 신호에 의해 제어되어 상기 전류원으로부터 출력되는 상기 기준 전류를 노드로 전송시키는 제 1 스위칭 수단;First switching means controlled by a signal output from the first comparator to transmit the reference current output from the current source to a node; 상기 제 1 비교기로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력하는 인버터;An inverter for inputting a signal output from the first comparator and inverting the signal; 상기 인버터로부터 출력되는 신호에 의해 제어되어 상기 노드와 접지 단자 사이를 전기적으로 접속시키는 제 2 스위칭 수단;Second switching means controlled by a signal output from the inverter to electrically connect between the node and a ground terminal; 상기 노드와 상기 접지 단자 사이에 접속되어 있는 커패시턴스 소자;A capacitance element connected between said node and said ground terminal; 상기 기준 전류를 상기 커패시턴스 소자에 충전시켜 상기 노드에 발생되는 전압과 제 2 기준 전압을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연신호로서 출력하는 제 2 비교기를 구비하는 것을 특징으로 하는 펄스 신호 발생기.And a second comparator for charging the reference current to the capacitance element, inputting a voltage generated at the node and a second reference voltage, comparing them, and outputting a signal that is activated as a delay signal. generator. 제3항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.The pulse signal generator according to claim 3, wherein the first switching means is enabled only when the signal output from the first comparator is at a high level. 제4항에 있어서, 상기 제 2 스위칭 수단은 상기 인버터로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.5. The pulse signal generator according to claim 4, wherein the second switching means is enabled only when the signal output from the inverter is at a high level. 제5항에 있어서, 상기 스위칭 수단은 상기 제 2 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.The pulse signal generator according to claim 5, wherein the switching means is enabled only when the signal output from the second comparator is at a high level. 반도체 장치에 있어서,In a semiconductor device, 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기;A first comparator for inputting a unit step wave signal and a first reference voltage, comparing them, and outputting a high level signal accordingly; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부;A driver for driving a signal output from the first comparator and outputting the signal to an output terminal; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연 기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부;A delay signal generator for outputting a signal that is activated after a predetermined delay period as a delay signal only when the signal output from the first comparator is at a high level; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 펄스 신호 발생기를 구비하는 것을 특징으로 하는 반도체 장치.And a pulse signal generator having switching means controlled by the delay signal output from the delay signal generator and electrically connecting between the output terminal and the ground terminal. 제7항에 있어서, 상기 제 1 비교기는 상기 단위 계단파 신호와 상기 제 1 기준 전압을 입력하여 상기 단위 계단파 신호가 상기 제 1 기준 전압보다 큰 경우에만 하이 레벨의 신호를 출력하는 것을 특징으로 하는 반도체 장치.The method of claim 7, wherein the first comparator inputs the unit step wave signal and the first reference voltage to output a high level signal only when the unit step wave signal is greater than the first reference voltage. Semiconductor device. 제7항에 있어서, 상기 지연 신호 발생부는The method of claim 7, wherein the delay signal generating unit 기준 전류를 발생시키는 전류원;A current source for generating a reference current; 상기 제 1 비교기로부터 출력되는 신호에 의해 제어되어 상기 전류원으로부터 출력되는 상기 기준 전류를 노드로 전송시키는 제 1 스위칭 수단;First switching means controlled by a signal output from the first comparator to transmit the reference current output from the current source to a node; 상기 제 1 비교기로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력하는 인버터;An inverter for inputting a signal output from the first comparator and inverting the signal; 상기 인버터로부터 출력되는 신호에 의해 제어되어 상기 노드와 접지 단자 사이를 전기적으로 접속시키는 제 2 스위칭 수단;Second switching means controlled by a signal output from the inverter to electrically connect between the node and a ground terminal; 상기 노드와 상기 접지 단자 사이에 접속되어 있는 커패시턴스 소자;A capacitance element connected between said node and said ground terminal; 상기 기준 전류를 상기 커패시턴스 소자에 충전시켜 상기 노드에 발생되는 전압과 제 2 기준 전압을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연신호로서 출력하는 제 2 비교기를 구비하는 것을 특징으로 하는 반도체 장치.And a second comparator for charging the reference current to the capacitance element, inputting a voltage generated at the node and a second reference voltage, comparing them, and outputting a signal that is activated as a delay signal. . 제9항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 9, wherein the first switching means is enabled only when the signal output from the first comparator is at a high level. 제10항에 있어서, 상기 제 2 스위칭 수단은 상기 인버터로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 10, wherein the second switching means is enabled only when the signal output from the inverter is at a high level. 제11항에 있어서, 상기 스위칭 수단은 상기 제 2 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.12. The semiconductor device according to claim 11, wherein the switching means is enabled only when the signal output from the second comparator is at a high level. 제7항에 있어서, 상기 펄스 신호 발생기는 상기 반도체 장치의 리셋 동작을 위한 리셋 신호를 발생시키는 리셋 신호 발생기인 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 7, wherein the pulse signal generator is a reset signal generator for generating a reset signal for a reset operation of the semiconductor device.
KR1019970038730A 1997-08-13 1997-08-13 Pulse signal generator KR100446276B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038730A KR100446276B1 (en) 1997-08-13 1997-08-13 Pulse signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038730A KR100446276B1 (en) 1997-08-13 1997-08-13 Pulse signal generator

Publications (2)

Publication Number Publication Date
KR19990016247A KR19990016247A (en) 1999-03-05
KR100446276B1 true KR100446276B1 (en) 2005-04-20

Family

ID=37301789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038730A KR100446276B1 (en) 1997-08-13 1997-08-13 Pulse signal generator

Country Status (1)

Country Link
KR (1) KR100446276B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452636B1 (en) * 1997-12-31 2004-12-17 주식회사 하이닉스반도체 Clock generator for semiconductor memory device, which improves pumping efficiency by increasing switching width of clock

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613516A (en) * 1984-06-15 1986-01-09 Nec Ic Microcomput Syst Ltd Interface circuit
JPH04266213A (en) * 1991-02-21 1992-09-22 Nec Eng Ltd Pulse width adjusting circuit
KR970026219U (en) * 1995-11-29 1997-06-20 삼성전자주식회사 Delay time measuring device
JPH09181576A (en) * 1995-12-27 1997-07-11 Sharp Corp Oscillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613516A (en) * 1984-06-15 1986-01-09 Nec Ic Microcomput Syst Ltd Interface circuit
JPH04266213A (en) * 1991-02-21 1992-09-22 Nec Eng Ltd Pulse width adjusting circuit
KR970026219U (en) * 1995-11-29 1997-06-20 삼성전자주식회사 Delay time measuring device
JPH09181576A (en) * 1995-12-27 1997-07-11 Sharp Corp Oscillator

Also Published As

Publication number Publication date
KR19990016247A (en) 1999-03-05

Similar Documents

Publication Publication Date Title
JP2741022B2 (en) Power-on reset pulse generation circuit
US4920282A (en) Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test
US4902907A (en) Reset signal generating circuit
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
CN108702149B (en) Signal output circuit
US5929672A (en) Power on reset circuit and one chip microcomputer using same
US6211709B1 (en) Pulse generating apparatus
JPH1022796A (en) Timing circuit
EP0035345B1 (en) A power-on reset circuit
US5825219A (en) Fast edge rate signal driver
US5614872A (en) Semiconductor device having CR oscillation circuit and reset circuit
KR100446276B1 (en) Pulse signal generator
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
JPS61222318A (en) Power-on reset circuit
EP0342735B1 (en) Circuit for generating a pulse-shaped signal
JPH0832428A (en) Reset circuit
JPH0472912A (en) Power-on reset circuit
JPH1127121A (en) Power on reset circuit
US4554464A (en) Propagation delay generator
US5187391A (en) Modified non-threshold logic circuit
US4620119A (en) Dual-mode timer circuit
JPH05235705A (en) Rs flip-flop circuit
KR100340901B1 (en) Monostable multivibrator
JPH04351007A (en) Oscillation circuit, which does not depend upon parasitic capacitance
JP2693545B2 (en) Pulse delay circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee