KR100444797B1

KR100444797B1 - Circuit for detecting positive/negative synchronization signals of liquid crystal display device, especially including a delay units, an edge detection unit and a trigger unit

Info

Publication number: KR100444797B1
Application number: KR1019970046299A
Authority: KR
Inventors: 마원석
Original assignee: 삼성전자주식회사
Priority date: 1997-09-09
Filing date: 1997-09-09
Publication date: 2004-10-14
Also published as: KR19990024915A

Abstract

PURPOSE: A circuit for detecting the positive/negative synchronization signals of a liquid crystal display device is provided to enable a user to easily design A timing controller. CONSTITUTION: A circuit for detecting the positive/negative synchronization signals of a liquid crystal display device includes a pair of delay units(DFF1,DFF2), a detection unit(XOR) and a trigger unit(TFF). The pair of delay units delay the inputted positive or the negative synchronous signal by a predetermined clock. The detection unit compares the synchronous signal delayed through the delay units with the inputted synchronization signal and detects the rising and falling edges of the inputted synchronization signal by using the comparison result. And, the trigger unit generates the signal inverted in response to the output signal of the edge detection unit.

Description

Positive / Negative Sync Signal Detection Circuit of Liquid Crystal Display

이 발명은 액정 표시 장치에 사용되는 타이밍 제어기의 범용화를 이룰 수 있도록 하는 포지티브/네가티브 동기 신호의 검출 회로에 관한 것이다.The present invention relates to a detection circuit for a positive / negative synchronization signal, which makes it possible to generalize the timing controller used in a liquid crystal display device.

일반적으로 액정 표시 장치의 타이밍 제어기(timing controller)는 그래픽 카드로부터 입력되는 수직 또는 수평 동기 신호에 따라 타이밍 제어 신호를 발생하는데, 이 때 타이밍 제어기가 타이밍 제어 신호를 올바로 발생하기 위해서는 그래픽 카드로부터 입력되는 동기 신호가 도 1a에서 도시한 바와 같은 네가티브(negative)형인지 도 1b에서 도시한 바와 같은 포지티브(positive)형인지 검출되어야 한다.In general, a timing controller of a liquid crystal display generates a timing control signal in accordance with a vertical or horizontal synchronization signal input from a graphics card, wherein the timing controller is input from the graphics card in order to generate the timing control signal correctly. It should be detected whether the synchronization signal is negative as shown in FIG. 1A or positive as shown in FIG. 1B.

종래에는 이러한 문제를 해결하기 위해서, 먼저 그래픽 카드가 어떤 형태의 동기 신호를 발생할 것인지 설계되면 이에 따라 타이밍 제어기를 설계하는 방법을 사용한다. 예를 들면, 그래픽 카드로부터 네가티브 동기 신호가 출력되는 경우에는 도 2a에서 도시한 바와 같이 버퍼를 통과한 원래 파형의 동기 신호가 타이밍 제어기로 입력되도록 설계하고, 포지티브 동기 신호가 출력되는 경우에는 도 2b에서 도시한 바와 같이 인버터를 통과한 반전된 파형, 즉 네가티브 동기 신호와 동일한 파형의 신호가 타이밍 제어기로 입력되도록 설계함으로써, 타이밍 제어기 내부에서는 언제나 동일한 파형의 동기 신호에 따라 타이밍 제어 신호를 발생할 수 있도록 한다.Conventionally, in order to solve this problem, a method of designing a timing controller according to a type of synchronization signal is designed first. For example, when the negative synchronization signal is output from the graphics card, as shown in FIG. 2A, the synchronization signal of the original waveform passing through the buffer is designed to be input to the timing controller, and when the positive synchronization signal is output, FIG. 2B. As shown in FIG. 2, the inverted waveforms that pass through the inverter, that is, signals having the same waveform as the negative sync signal are input to the timing controller, so that the timing control signal can always be generated according to the synchronization signal of the same waveform inside the timing controller. do.

그러나, 종종 그래픽 카드와 타이밍 제어기 상호간의 신호 처리 방식이 잘못 설계되어 타이밍 제어기가 인식하지 못하는 파형의 동기 신호가 입력되는 경우가 발생함으로써 타이밍 제어기가 제기능을 수행하지 못하게 된다는 문제점이 있다.However, there is a problem that the timing controller does not function properly because a signal processing method between the graphic card and the timing controller is often designed incorrectly and a synchronization signal of a waveform which is not recognized by the timing controller occurs.

그러므로, 이러한 문제점을 해결하기 위해서는 타이밍 제어기가 네가티브 및 포지티브 동기 신호 모두에 대해서 호환할 수 있는 시스템이 구축되어야 하는데, 앞에서 설명한 바와 같은 종래의 방법으로는 그러한 범용화를 이룰 수 없다.Therefore, in order to solve this problem, a system in which the timing controller is compatible with both negative and positive sync signals must be constructed, and such a generalization cannot be achieved by the conventional method as described above.

따라서 이 발명의 과제는 상기한 문제점을 해결하기 위한 것으로서, 액정 표시 장치에서 타이밍 제어기의 범용화를 이룰 수 있도록 하는 포지티브/네가티브 동기 신호 검출 회로를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a positive / negative synchronous signal detection circuit for achieving generalization of a timing controller in a liquid crystal display device.

도 1a 및 도 1b는 네가티브 동기 신호 및 포지티브 동기 신호의 파형도,1A and 1B are waveform diagrams of a negative sync signal and a positive sync signal,

도 2a 및 도 2b는 네가티브 및 포지티브 동기 신호가 타이밍 제어기로 입력될 때의 파형도,2A and 2B are waveform diagrams when negative and positive sync signals are input to a timing controller,

도 3은 이 발명의 실시예에 따른 액정 표시 장치의 포지티브/네가티브 동기 신호 검출 회로도,3 is a positive / negative sync signal detection circuit diagram of a liquid crystal display device according to an embodiment of the present invention;

도 4 및 도 5는 도 4에서 도시한 포지티브/네가티브 동기 신호 검출 회로의 타이밍도이다.4 and 5 are timing diagrams of the positive / negative sync signal detection circuit shown in FIG.

상기의 과제를 달성하기 위한 이 발명은,This invention for achieving said subject,

입력된 포지티브 또는 네가티브 동기 신호를 일정 클럭만큼 지연시키기 위한 지연 수단,Delay means for delaying the input positive or negative sync signal by a predetermined clock,

상기 지연 수단을 통해 지연된 동기 신호와 처음에 입력된 동기 신호를 비교하여 처음에 입력된 동기 신호의 상승 및 하강 에지를 검출하기 위한 에지 검출 수단, 그리고Edge detection means for detecting rising and falling edges of the synchronization signal initially input by comparing the synchronization signal delayed through the delay means with the synchronization signal initially input, and

상기 에지 검출 수단의 출력 신호에 따라 반전하는 신호를 발생하는 트리거 수단을 포함한다.Trigger means for generating a signal inverted according to the output signal of the edge detection means.

이 발명에서는 입력되는 동기 신호가 어떤 형태의 신호이든지 관계없이 동기 신호의 상승 및 하강 에지를 검출하고 이러한 에지 검출 신호를 이용하여 타이밍 제어기로 출력할 동일한 파형의 새로운 동기 신호를 생성함으로써 타이밍 제어기의 범용화를 이룰 수 있게 된다.In this invention, the timing controller is generalized by detecting rising and falling edges of the synchronization signal and generating a new synchronization signal of the same waveform to be output to the timing controller using the edge detection signal, regardless of the type of the input signal. Can be achieved.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

도 3은 이 발명의 실시예에 따른 액정 표시 장치의 포지티브/네가티브 동기 신호 검출 회로도이다.3 is a circuit diagram of a positive / negative sync signal detection circuit of the liquid crystal display according to the exemplary embodiment of the present invention.

도 3에서와 같이 이 발명의 실시예에 따른 액정 표시 장치의 포지티브/네가티브 동기 신호 검출 회로에서,In the positive / negative sync signal detection circuit of the liquid crystal display according to the embodiment of the present invention as shown in FIG.

두 개의 디플립플롭(DFF1, DFF2)은 클럭 신호(clk)에 동기해서 입력된 포지티브 또는 네가티브 동기 신호(P_sync 또는 N_sync)를 두 클럭만큼 지연시킨다.The two flip-flops DFF1 and DFF2 delay the input positive or negative sync signal P_sync or N_sync in synchronization with the clock signal clk by two clocks.

EX-OR 게이트(XOR)는 디플립플롭(DFF1, DFF2)을 통해 지연된 동기 신호(Pd_sync 또는 Nd_sync)와 처음에 입력된 원래의 동기 신호(P_sync 또는 N_sync)를 비교하여 처음에 입력된 동기 신호의 상승 및 하강 에지를 검출하며, 티플립플롭(TFF)은 EX-OR 게이트(XOR)의 출력 신호(E_sync)에 따라 반전하는 신호를 발생하여 새로운 형태의 동기 신호(sync_out)를 출력한다.The EX-OR gate (XOR) compares the delayed sync signal (Pd_sync or Nd_sync) with the original flip signal (P_sync or N_sync) delayed through the flip-flops (DFF1, DFF2). The rising and falling edges are detected, and the flip-flop TFF generates an inverted signal according to the output signal E_sync of the EX-OR gate XOR to output a new type of sync signal sync_out.

상기와 같이 이루어져 있는 이 발명의 실시예에 따른 포지티브/네가티브 동기 신호 검출 회로의 동작 과정이 도 4 및 도 5에서 도시한 타이밍도에 잘 나타나 있는데, 먼저 도 4는 네가티브 동기 신호(N_sync)가 입력되었을 경우 이 신호의 상승 및 하강 에지를 검출하여 새로운 동기 신호를 생성하는 과정을 보여주고 있고, 도 5는 포지티브 동기 신호(P_sync)가 입력되었을 경우 이 신호의 상승 및 하강 에지를 검출하여 새로운 동기 신호를 생성하는 과정을 보여주고 있다.The operation process of the positive / negative sync signal detecting circuit according to the embodiment of the present invention as described above is well illustrated in the timing diagrams shown in FIGS. 4 and 5. First, FIG. 4 shows that the negative sync signal N_sync is input. If a positive sync signal (P_sync) is input, FIG. 5 detects the rising and falling edges of the signal and detects the rising and falling edges of the signal. It shows the process of creating a.

상기 두 도면을 통해 알 수 있듯이, 이 발명의 실시예에 따른 포지티브/네가티브 동기 신호 검출 회로는 입력되는 동기 신호가 어떤 형태의 신호이든지 관계없이 동일한 파형의 새로운 동기 신호를 생성할 수 있다.As can be seen from the above two figures, the positive / negative sync signal detecting circuit according to the embodiment of the present invention can generate a new sync signal having the same waveform regardless of what type of signal the input sync signal is.

따라서 이 발명의 효과는, 액정 표시 장치에 사용되는 타이밍의 제어기의 범용화를 이루어 타이밍 제어기의 설계를 용이하게 할 수 있다는 것이다.Therefore, the effect of this invention is to make the design of the timing controller easy by making the controller of the timing used for the liquid crystal display universal.

Claims

Delay means for delaying the input positive or negative sync signal by a predetermined clock,

Edge detection means for detecting rising and falling edges of the synchronization signal initially input by comparing the synchronization signal delayed through the delay means with the synchronization signal initially input, and

And a trigger means for generating a signal inverted in accordance with the output signal of the edge detection means.

In claim 1,

And the delay means is a flip-flop.

In claim 2,

And the edge detection means is an EX-OR gate.

In claim 3,

And the trigger means is a flip-flop.