KR100444560B1 - 강유전체기억장치 - Google Patents

강유전체기억장치 Download PDF

Info

Publication number
KR100444560B1
KR100444560B1 KR1019960045323A KR19960045323A KR100444560B1 KR 100444560 B1 KR100444560 B1 KR 100444560B1 KR 1019960045323 A KR1019960045323 A KR 1019960045323A KR 19960045323 A KR19960045323 A KR 19960045323A KR 100444560 B1 KR100444560 B1 KR 100444560B1
Authority
KR
South Korea
Prior art keywords
cell
comparison
data
read
ferroelectric capacitor
Prior art date
Application number
KR1019960045323A
Other languages
English (en)
Other versions
KR970023381A (ko
Inventor
겐시로 아라세
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970023381A publication Critical patent/KR970023381A/ko
Application granted granted Critical
Publication of KR100444560B1 publication Critical patent/KR100444560B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

판독 시의 동작마진을 충분히 확보할 수 있어, 신뢰성이 높은 강유전체 (强誘電體)기억장치를 실현한다.
1TR-1CAP형 셀의 강유전체 기억장치에 있어서, 메모리셀 MA의 데이터 판독을 행할 경우에는, 서로 역상(逆相)의 데이터가 기록된 제1의 비교셀 RM1', 및 제2의 비교셀 RM2'의 합성데이터와 비교판독을 행하고, 메모리셀 MA'의 데이터 판독을 행할 경우에는, 서로 역상의 데이터가 기록된 제1의 비교셀 RM1, 및 제2의 비교셀 RM2의 합성데이터와 비교판독을 행한다.

Description

강유전체 기억장치
본 발명은 메모리셀이 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터로 구성되는 강유전체 기억장치에 관한 것이며, 특히 그 비교셀에 관한 것이다.
페로브스카이트구조를 이루는 산화물 강유전체 재료(예를 들면 PbZrTiO3등), 또는 Bi계 층상(層狀) 페로브스카이트구조를 이루는 산화물 강유전체재료(예를 들면 BiSr2Ta2O9등)를, 캐패시터 절연막으로서 강유전체 캐패시터를 구성하고, 상기 강유전체 캐패시터의 분극(分極)방향에 의하여, 데이터를 기억하는 강유전체 기억장치가 알려져 있다.
다음에, 강유전체 캐패시터의 히스테리시스 특성에 대하여 도 9에 관련지어 설명한다. 도 9에 있어서, (a)가 히스테리시스 특성, (b) 및 (c)는 서로 역상(逆相)의 제1의 데이터(이하 데이터 1), 및 제2의 데이터(이하 데이터 0)가 기입된 캐패시터의 상태를 각각 나타내고 있다.
강유전체 기억장치는, 도 9(a)에 나타낸 히스테리시스 특성에 있어서, 강유전체 캐패시터에 플러스측의 전압을 인가(도면 중 C)하여 ＋Qr의 잔류분극전하가남은 상태(도면중 A)를 데이터 1(제1의 데이터), 마이너스측의 전압을 인가(도면중 D)하여 －Qr의 잔류분극전하가 남은 상태(도면 중 B)를 데이터 0(제2의 데이터)으로 하여, 불휘발성의 메모리로서 이용한다.
그런데, 전술한 강유전체 캐패시터를 불휘발성의 강유전체 기억장치로서 이용하는 것으로 하여, 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터로 1메모리셀을 구성하는 방법(이하 1TR-1CAP형 셀)을 앞서 제안하였다.
도 10은 1TR-1CAP형 셀을 가지는 강유전체 기억장치의 메모리 어레이도이다.
도 10의 메모리 어레이는 이른바 반절(返折)비트선 구조를 이루고 있으며, 도면 중, MA, MA'는 메모리셀, MRA, MRA'는 비교셀, WLA, WLA'는 워드선, BLA, BLA'는 비트선, PLA는 플레이트 전극선, RWLA, RWLA'는 비교셀을 구동하기 위한 워드선, RPLA는 비교셀을 구동하기 위한 플레이트 전극선, CL은 각 비트선 BLA, BLA'의 부하용량을 각각 나타내고 있다.
메모리셀 MA은 선택 트랜지스터 TA 및 강유전체 캐패시터 CA에 의하여 구성되고, 메모리셀 MA'은 선택 트랜지스터 TA' 및 강유전체 캐패시터 CA'에 의하여 구성된다.
비교셀 MRA, MRA'은 메모리셀 MA, MA'의 데이터를 비교판독하기 위하여 배설되고, 비교셀 MRA의 경우에는 선택 트랜지스터 TRA 및 강유전체 캐패시터 CRA에 의하여 구성되고, 비교셀 MRA'의 경우에는 선택 트랜지스터 TRA' 및 강유전체 캐패시터 CRA'에 의하여 구성된다.
도 10의 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서는, 예를 들면, 메모리셀 MA의 데이터 판독은 판독비트선 BLA의 반절방향으로 인접한 비교비트선 BLA'에 접속된 비교셀 MRA'과의 비교에 의하여 행해지고, 메모리셀 MA'의 데이터 판독은 판독비트선 BLA'의 반절방향으로 인접한 비교비트선 BLA에 접속된 비교셀 MRA과의 비교에 의하여 행해진다.
또 비교셀 MRA, MRA'에 있어서는, 각각 도 9(a)의 히스테리시스 특성에 있어서, ＋Qr 또는 －Qr의 잔류분극전하가 판독되는 경우의 중간상태로 되도록, 예를 들면 캐패시터 면적 또는 바이어스 전압 등을 조절하여 최적 설계된다.
따라서, 1TR-1CAP형 셀에 있어서는, 판독셀에 의한 판독비트선과 비교셀에 의한 비교비트선의 사이의 전위차가 센스앰프 SA에 의하여 증폭되어, 데이터의 판정이 이루어진다.
그런데, 전술한 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서는, 다음과 같은 문제가 있다.
즉, 도 10의 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서는, 전술한 비교셀을 메모리셀과 동일하게 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터로 구성하여, 비교판독 시에 상기 비교셀이 데이터 1 및 데이터 0의 중간상태로 되도록, 예를 들면 캐패시터 면적 또는 바이어스 전압 등을 조절하지 않으면 안 된다.
그러나, 상기 비교셀이 데이터 1 및 데이터 0의 중간상태로 되도록 최적 설계하는 것은 어렵고, 또 상기 비교셀의 데이터 1 및 데이터 0의 중간상태로부터의 어긋남은 판독마진의 감소를 초래하여 버린다.
또한, 1TR-1CAP형 셀에 있어서는, 판독셀 또는 비교셀이 레이아웃상 떨어져 배치된다.
따라서, 프로세스상의 불균일에 의하여, 판독셀 또는 비교셀의 특성이 불균일하면, 판독 시의 동작마진을 충분히 확보할 수 없게 되어, 신뢰성이 결여된다고 하는 문제가 있다.
본 발명은 이러한 실정을 감안하여 이루어진 것이며, 그 목적은 강유전체 캐패시터의 분극방향에 의하여 데이터의 기억을 행하는 강유전체 기억장치, 특히 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서, 판독 시의 동작마진을 충분 히 확보할 수 있고, 나아가서는 신뢰성의 향상을 도모할 수 있는 강유전체 기억장치를 제공하는 것에 있다.
도 1은 본 발명에 관한 강유전체 (强誘電體) 기억장치에 있어서, 제1의 실시형태를 나타낸 도면.
도 2는 도 1의 제1의 실시형태에 있어서, 판독동작시에, 센스앰프의 각각 입출력노드가 어느 판독셀 또는 비교셀에 접속되는가를 나타낸 도면.
도 3은 도 1의 제1의 실시형태에 있어서, 메모리셀에 대한 기입동작의 타이밍차트를 나타낸 도면.
도 4는 도 1의 제1의 실시형태에 있어서, 메모리셀에 대한 판독동작의 타이밍차트를 나타낸 도면.
도 5는 본 발명에 관한 강유전체 기억장치에 있어서, 제2의 실시형태를 나타낸 도면.
도 6은 도 5의 제2의 실시형태에 있어서, 판독동작시에, 센스앰프의 각각 입출력노드가 어느 판독셀 또는 비교셀에 접속되는가를 나타낸 도면.
도 7은 본 발명에 관한 강유전체 기억장치에 있어서, 제3의 실시형태를 나타낸 도면.
도 8은 도 7의 제3의 실시형태에 있어서, 판독동작시에, 센스앰프의 각각 입출력노드가 어느 판독셀 또는 비교셀에 접속되는가를 나타낸 도면.
도 9는 강유전체 캐패시터의 히스테리시스 특성, 및 서로 역상의 제1의 데이터, 제2의 데이터가 기입된 캐패시터를 나타낸 도면.
도 10은 1TR-1CAP형 셀을 가지는 강유전체 기억장치의 메모리 어레이를 나타낸 도면.
＜도면의 주요부분에 대한 부호의 설명＞
A,B : 메모리어레이
MA,MA',MB,MB' : 메모리셀
RM1,RM1',RM2,RM2',RMA, RMA',RMB,RMB' : 비교셀
C1∼C8 : 강유전체 캐패시터
CA,CB : 부가용량
T1, T2, T19, T20 : 프리차지용 트랜지스터
T13∼T16 : 전송게이트용 트랜지스터
T3∼T12, T17∼T18 : 선택 트랜지스터 (또는 프리세트 트랜지스터)
WLA, WLA', WLB, WLB' : 메모리셀용 워드선
RWL1, RWL1', RWL2, RWL2', RWLA, RWLA', RWLB, RWLB' : 비교셀용 워드선
PLA, PLB : 메모리셀용 플레이트 전극선
RPL1, RPL2, RPLA, RPLB : 비교셀용 플레이트 전극선
BLA, BLA', BLB, BLB' : 비트선
SA : 센스앰프
SE : 센스인에이블신호
PC : 프리차지신호
PS : 프리세트 신호
상기 목적을 달성하기 위하여, 본 발명의 강유전체 기억장치는 행상(行狀)으로 배열된 워드선과 열상(列狀)으로 배열된 비트선과의 각 교차점에 배치된 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터로 구성되는 메모리셀의 상기 강유전체 캐패시터의 분극방향에 의하여, 서로 역상의 제1의 데이터 또는 제2의 데이터중 어느 하나의 데이터를 기억하는 강유전체 기억장치로서, 데이터 판독 시에, 선택된 워드선 내의 각각의 판독셀마다 대응하여 비교판독을 행하고 또한 서로 역상의 데이터를 기억하는 제1의 비교셀 및 제2의 비교셀과, 상기 판독셀이 접속된 판독비트선마다 대응하여 상기 제1의 비교셀 및 제2의 비교셀이 접속된 비교비트선을 가진다.
또, 상기 강유전체 기억장치는 데이터 판독 시에, 상기 판독셀의 데이터를 상기 판독비트선에, 상기 제1의 비교셀 및 제2의 비교셀의 데이터를 상기 비교비트선에 병렬로 판독하여, 상기 판독비트선 전위와 상기 비교비트선 전위의 비교결과에 의하여, 상기 판독셀의 데이터를 판정하는 수단을 가진다.
또, 상기 강유전체 기억장치에 있어서는, 상기 판독셀의 강유전체 캐패시터보다 상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기를 작게 한다.
또는, 상기 강유전체 기억장치에 있어서는, 상기 판독셀의 강유전체 캐패시터와 상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터는 동일 크기로 한다.
이 경우, 상기 비교비트선은 부가용량을 접속하는 수단을 가지고, 데이터 판독 시에 상기 비교비트선에 상기 부가용량을 접속한다.
예를 들면, 상기 부가용량은 선택되지 않은 메모리 어레이 내의 비트선으로 할 수 있다.
또, 상기 강유전체 기억장치에 있어서, 상기 제1의 비교셀 및 제2의 비교셀은 각각의 워드선과 비트선과의 교차점에 배치된 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터와, 상기 강유전체 캐패시터와 상기 선택 트랜지스터와의 접속부를 소정의 제1의 전위 또는 제2의 전위에 접속하는 접속수단을 가진다.
또, 상기 강유전체 기억장치는 상기 데이터 판독 후에, 상기 제1의 비교셀을 상기 제1의 전위에 접속함으로써 상기 제1의 비교셀에 원하는 데이터의 기입을 행하고, 상기 제2의 비교셀을 상기 제2의 전위에 접속함으로써 상기 제2의 비교셀에 원하는 데이터의 기입을 행하는 수단을 가진다.
본 발명의 강유전체 기억장치에 의하면, 1TR-1CAP형 셀의 강유전체 기억장치에 있어서, 각각의 판독셀마다 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀의 2개의 비교셀에 의하여 구성되는 비교셀을 가지고, 상기 판독셀이 접속된 판독비트선과, 상기 제1의 비교셀 및 제2의 비교셀이 접속된 비교비트선과의 사이에서 비교판독이 행해진다.
그 결과, 상기 판독셀의 데이터는 상기 제1의 비교셀 및 제2의 비교셀의 합성데이터에 대하여 비교가 행해지게 되어, 1 데이터와 0 데이터의 중간상태와 비교되게 된다.
따라서, 판독마진의 확보가 용이하게 된다.
또, 상기 강유전체 기억장치에 있어서, 상기 판독셀의 강유전체 캐패시터보다 상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기가 작아지도록 이상적으로는 절반으로 설계한다.
그 결과, 상기 제1의 비교셀 및 제2의 비교셀의 합성데이터는 1 판독데이터와 0 판독데이터의 중간치로 된다.
또는, 상기 강유전체 기억장치에 있어서는, 상기 판독셀의 강유전체 캐패시터와 상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터는 동일 크기로 하고, 상기 비교비트선에는 부하용량, 이상적으로는 통상의 비트선과 동일 용량의 부가용량을 접속한다.
그 결과, 상기 제1의 비교셀 및 제2의 비교셀의 합성데이터를 판독한 비교비트선은 1 데이터의 판독비트선과 0 데이터의 판독비트선의 중간상태로 된다.
구체적으로는, 상기 부가용량은 선택되지 않은 메모리 어레이 내의 비트선으로 함으로써, 통상의 비트선과 동일 용량으로 하는 것이 가능하다,
또, 상기 강유전체 기억장치에 있어서, 상기 제1의 비교셀 및 제2의 비교셀은 통상의 메모리셀과 동일한 1TR-1CAP형 셀의 강유전체 캐패시터와 선택 트랜지스터와의 접속부를, 각각 소정의 제1의 전위 또는 제2의 전위에 접속하는 접속수단을 가지고, 상기 데이터 판독 후에, 각각 소정의 전위에 접속함으로써, 서로 역상의 원하는 데이터의 기입을 행할 수 있다.
그 결과, 데이터 판독 시에 상기 제1의 비교셀 및 제2의 비교셀의 데이터내용이 파괴되어도 데이터의 회복이 가능하게 된다.
도 1은 본 발명에 관한 강유전체 기억장치, 구체적으로는 1TR ­1CAP형 셀을 가지는 강유전체 기억장치에 있어서, 제1의 실시형태를 나타낸 도면이다.
도 1의 제1의 실시형태는, 전술한 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기가 메모리셀의 각 강유전체 캐패시터의 절반의 크기로 설계됨으로써, 2개의 제1의 비교셀 및 제2의 비교셀의 합성데이터가 1 판독데이터와 0 판독데이터의 중간치로 되도록 한 경우이다.
도 1의 메모리 어레이는 이른바 반절비트선구조를 이루는 메모리 어레이 A에의하여 구성되어 있다.
메모리 어레이 A에 있어서, 메모리셀 MA은 선택 트랜지스터 T11 및 강유전체 캐패시터 C5에 의하여 구성되고, 메모리셀 MA'은 선택 트랜지스터 T12 및 강유전체 캐패시터 C6에 의하여 구성되어 있다.
또, WLA, WLA'는 워드선, BLA, BLA'는 비트선, PLA는 플레이트 전극선을 각각 나타내고 있다.
또한, 비트선 BLA에 대응하여 비교셀 RM1, RM2가, 또 비트선 BLA'에 대응하여 비교셀 RM1', RM2'가 배설되어 있다.
비교셀 RM1은 선택 트랜지스터 T3, 강유전체 캐패시터 C1 및 프리세트 트랜지스터 T4에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C1를 전원전압 VCC의 공급라인에 접속함으로써, 데이터 1(제1의 데이터)에 프리세트한다.
비교셀 RM2은 선택 트랜지스터 T7, 강유전체 캐패시터 C3 및 프리세트 트랜지스터 T8에 의해 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C3을 전원전압 VSS의 공급라인에 접속함으로써, 데이터 0(제2의 데이터)에 프리세트한다.
비교셀 RM1'은 선택 트랜지스터 T5, 강유전체 캐패시터 C2 및 프리세트랜지스터 T6에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C2를 전원전압 VSS의 공급라인에 접속함으로써, 데이터 0(제2의 데이터)에 프리세트한다.
비교셀 RM2'은 선택 트랜지스터 T10, 강유전체 캐패시터 C4 및 프리세트 트랜지스터 T9에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C4를 전원전압 VCC의 공급라인에 접속함으로써, 데이터 1(제1의 데이터)에 프리세트한다.
또, RWL1, RWL1', RWL2, RWL2', RPL1, RPL2는 각각의 비교셀을 구동하기 위한 워드선, 플레이트 전극선을 각각 나타내고 있다.
또, 트랜지스터 T1, T2는 프리차지신호PC에 의하여, 비트선 BLA, BLA'을 접지전압 VSS으로 프리차지하기 위한 트랜지스터이다.
SA는 센스앰프를 나타내고, 센스앰프 SA는 센스인에이블신호SE로 활성화된다.
N1, N2는 센스앰프 SA의 입출력노드를 나타내고, 트랜지스터 T13, T14는 입출력노드 N1, N2를, 선택신호 S1에 의하여, 각각 비트선 BLA, BLA'에 접속한다.
도 2는 도 1의 제1의 실시형태에 있어서, 메모리셀 MA,MA'의 판독을 행하는 경우에, 선택신호 S1의 제어에 의하여, 센스앰프 SA의 입출력노드 N1, N2에, 어느 판독셀 또는 비교셀이 접속되는가를 나타낸 도면이다.
즉, 선택신호 S1는 하이레벨(하이)이고, 메모리셀 MA의 판독을 행하는 경우에는, 노드 N1에는 메모리셀 MA이 접속되고, 노드 N2에는 0데이터가 기록된 비교셀 RM1', 및 1데이터가 기록된 비교셀 RM2'이 접속된다.
또, 메모리셀 MA'의 판독을 행하는 경우에는, 노드 N1에는 1데이터가 기록된 비교셀 RM1, 및 0데이터가 기록된 비교셀 RM2이 접속되고, 노드 N2에는 메모리셀MA'이 접속된다.
다음에, 도 1의 제1의 실시형태에 있어서, 메모리셀에 대한 기입동작 및 판독동작에 대하여 설명한다.
도 3은 도 1의 제1의 실시형태에 있어서, 메모리셀 MA에 대한 기입동작의 타이밍차트를 나타낸 도면이다.
도 3의 기입동작은 종래의 1TR-1CAP형 셀의 강유전체 기억장치의 기입동작과 동일하다.
먼저, 메모리셀 MA이 접속된 비트선 BLA을 접지전압 VSS(0V)으로 프리차지한 후, 시각 t1에서, 상기 메모리셀 MA에 기입할 데이터가 1데이터의 경우에는 비트선 BLA을 전원전압 VCC(3.3V)으로 설정하고, 또 상기 메모리셀 MA에 기입할 데이터가 0데이터의 경우에는 비트선 BLA을 접지전압 VSS(0V)으로 설정한다.
다음에 시각 t2에서, 메모리셀 MA이 접속된 워드선 WLA을 0V에서 5V로, 플레이트 전극선 PLA을 0V에서 3.3V로 상승시킨다.
그 결과, 메모리셀 MA에 기입할 데이터가 0데이터의 경우에 있어서, 메모리셀 MA의 강유전체 캐패시터 C5가, 도 9(a)의 히스테리시스 특성에 있어서 D점의 상태로 시각 t3까지 이동하고, 데이터의 기입이 완료된다.
다음에 시각 t3에서, 워드선 WLA을 5V로 유지한 채, 플레이트 전극선 PLA을 3.3V에서 0V로 강하시킨다.
그 결과, 메모리셀 MA에 기입할 데이터가 1데이터의 경우에 있어서, 메모리셀 MA의 강유전체 캐패시터 C5가, 도 9(a)의 히스테리시스 특성에 있어서 C점의 상태로 시각 t4까지 이동하고, 데이터의 기입이 완료된다.
최후에, 워드선 WLA을 5V에서 0V로 강하시킴으로써 기입동작이 완료된다.
도 4는 도 1의 제1의 실시형태에 있어서, 예를 들면 메모리셀 MA에 대한 판독동작의 타이밍차트를 나타낸 도면이다.
먼저, 시각 t1에서, 프리차지신호PC를 0V에서 3.3V로 상승시킴으로써, 메모리셀 MA이 접속된 비트선 BLA, 및 비교셀 RM1', RM2'이 접속된 비트선 BLA'이 0V로 프리차지된다.
또, 시각 t2에서, 프리차지신호PC가 3.3V에서 0V로 강하되어 비트선의 초기설정을 종료한다.
다음에 시각 t3에서, 메모리셀 MA이 접속된 워드선 WLA을 0V에서 5V로, 플레이트 전극선 PLA을 0V에서 3.3V로 상승시킨다.
또, 비교셀 RM1'이 접속된 워드선 RWL1'을 0V에서 5V로, 플레이트 전극선 RPL1을 0V에서 3.3V로 상승시킨다.
또, 비교셀 RM2'이 접속된 워드선 RWL2'을 0V에서 5V로, 플레이트 전극선 RPL2을 0V에서 3.3V로 상승시킨다.
그 결과, 비트선 BLA의 전위는 메모리셀 MA의 데이터 판독에 따라서, 비트선 BLA'의 전위는 비교셀 RM1' 및 비교셀 RM2'의 데이터 판독에 따라서, 각각 변화한다.
이 경우, 판독메모리셀 MA의 데이터가 1데이터의 경우에는, 도 9(a)의 히스테리시스 특성에 있어서 플러스측의 분극전하가 판독되므로, 도 4에 나타낸 바와같이, 비트선 BLA의 전위는 보다 높은 전압측으로 변화하고, 판독메모리셀 MA의 데이터가 0데이터의 경우에는, 마이너스측의 분극전하가 판독되므로, 비트선 BLA의 전위는 보다 낮은 전압측으로 변화한다.
또, 비교셀 RM1'에는 0데이터, 비교셀 RM2'에는 1데이터가 기록되어 있고, 또한 상기한 비교셀의 강유전체 캐패시터의 크기가, 메모리셀의 각 강유전체 캐패시터의 절반으로 되도록 설계되어 있다.
따라서, 도 4에 나타낸 바와 같이 비트선 BLA'의 전위는 비트선 BLA에 있어서 1데이터를 판독한 경우, 및 0데이터를 판독한 경우의 전위의, 중간치로 된다.
비트선전위가 충분히 변화한 후, 다음에 시각 t4에서, 센스 인에이블 신호SE를 0V에서 3.3V로 상승시킴으로써, 센스앰프 SA를 활성화한다.
그 결과, 센스앰프 SA에 의하여 메모리셀 MA의 데이터와 비교셀 RM1′및 RM2'의 합성 데이터와의 사이에서 비교증폭이 행해져서, 메모리셀 MA의 데이터가 래치된다.
다음에 시각 t5에서, 비교셀 RM1'이 접속된 워드선 RWL1', 및 비교셀 RM2'이 접속된 워드선 RWL2'을 5V에서 0V로 강하시키고, 프리세트 신호 PS를 0V에서 5V로 상승시킨다.
그 결과, 비교셀 RM1'은, 도 9(a)의 히스테리시스 특성에 있어서, D점의 상태로 플레이트 전극선 RPL이 강하하는 시각 t6까지 이동하고, 0데이터의 재기입이 행해진다.
다음에 시각 t6에서, 메모리셀 MA이 접속된 플레이트 전극선 PLA을 3.3V에서0V로 강하시킨다.
그 결과, 메모리셀 MA은 도 9(a)의 히스테리시스 특성에 있어서, 1데이터의 경우에는 C점의 상태로, 0데이터의 경우에는 B점의 상태로, 워드선 WLA이 강하하는 시각 t7까지 이동하고, 상기 메모리셀에 대한 데이터의 재기입이 행해진다.
또 마찬가지로 시각 t6에서, 비교셀 RM2'이 접속된 플레이트 전극선 RPL2을 3.3V에서 0V로 강하시킨다.
그 결과, 비교셀 RM2'은 도 9(a)의 히스테리시스 특성에 있어서 C점의 상태로 프리세트 신호 PS가 강하하는 시각 t8까지 이동하고, 1데이터의 재기입이 행해진다.
최후에, 시간 t8에서, 프리세트 신호 PS를 5V에서 0V로 강하시킴으로써, 판독동작이 종료된다.
이상 설명한 바와 같이, 본 제1의 실시형태에 의하면, 예를 들면 1TR-1CAP형 셀의 강유전체 기억장치에 있어서, 데이터 판독 시에, 판독셀은 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀의 합성데이터와, 비교판독을 행하고, 비교셀의 강유전체 캐패시터의 크기가, 메모리셀의 각 강유전체 캐패시터의 절반으로 되도록 설계되어 있으므로, 판독 시의 동작마진을 충분히 확보할 수 있고, 나아가서는 신뢰성이 높은 강유전체 기억장치를 실현할 수 있다.
도 5는 본 발명에 관한 강유전체 기억장치, 구체적으로는 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서, 제2의 실시형태를 나타낸 도면이다.
도 5의 제2의 실시형태는 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기가 메모리셀의 각 강유전체 캐패시터와 동일 크기이지만, 비교비트선에 비트선과 동일 용량의 부가용량을 접속함으로써, 상기 제1의 비교셀 및 제2의 비교셀의 합성데이터가 1판독데이터와 0판독데이터의 중간치로 되도록 한 경우이다.
도 5의 제2의 실시형태가 도 1의 제1의 실시형태와 다른 것은 비트선 BLA에 부가용량 CA을, 비트선 BLA'에 부가용량 CA'을 각각 동작에 따라서 접속할 수 있는 점에 있다.
그러므로, 비트선 BLA, BLA'에 각각 부가용량 CA, CA'을 접속하기 위한 전송게이트트랜지스터 T15, T16 및 그 선택신호 S2, S3가, 도면과 같이 배치되어 있다.
또, 도 5의 제2의 실시형태에 있어서, 메모리셀에 대한 기입동작, 및 판독동작은 기본적으로 도 1의 제1의 실시형태의 경우와 동일하다.
데이터 판독 시에, 비트선 BLA에 부가용량 CA, 또는 비트선 BLA'에 부가용량 CA'이 접속되는 점만 다르다.
도 6은 도 5의 제2의 실시형태에 있어서, 메모리셀 MA, MA'의 판독을 행하는 경우에 있어서, 선택신호 S1, S2, S3의 제어에 의하여, 센스앰프 SA의 입출력노드 N1, N2에 어느 판독셀 또는 비교셀이 접속되는가를, 그리고 부가용량 CA, CA'의 어느 하나가 선택되는가를 나타낸 도면이다.
즉, 메모리셀 MA의 판독을 행하는 경우에는, 선택신호 S1를 하이, S2를 로우레벨(로우), S3을 하이로 하여, 노드 N1에 판독셀 MA이 접속되고, 노드 N2에는 0데이터가 기록된 비교셀 RM1', 및 1데이터가 기록된 비교셀 RM2'이 접속되고, 부가용량 CA'이 선택된다.
또, 메모리셀 MA'의 판독을 행하는 경우에는, 선택신호 S1를 하이, S2를 하이, S3을 로우로 하여, 노드 N1에는 1데이터가 기록된 비교셀 RM1, 및 0데이터가 기록된 비교셀 RM2이 접속되고, 노드 N2에는 메모리셀 MA'이 접속되고, 부가용량 CA이 선택된다.
이상 설명한 바와 같이, 본 제2의 실시형태에 의하면, 예를 들면 1TR-1CAP 형 셀의 강유전체 기억장치에 있어서, 데이터 판독 시에, 판독셀은 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀의 합성데이터와, 비교판독을 행하고, 비교셀의 강유전체 캐패시터의 크기가, 메모리의 각 강유전체 캐패시터와 동일 크기이고, 비교비트선에 비트선과 동일 용량의 부가용량을 접속하도록 하였으므로, 판독 시의 동작마진을 충분히 확보할 수 있고, 나아가서는 신뢰성이 높은 강유전체 기억장치를 실현할 수 있다.
도 7은 본 발명에 관한 강유전체 기억장치, 구체적으로는 1TR-1CAP형 셀을 가지는 강유전체 기억장치에 있어서 제3의 실시형태를 나타낸 도면이다.
도 7의 제3의 실시형태는 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기가, 도 5의 제2의 실시형태와 마찬가지로, 메모리셀의 각 강유전체 캐패시터와 동일 크기이지만, 비교비트선에 접속하는 부가용량이, 선택되지 않은 메모리 어레이내의 비트선인 경우이다.
비교비트선에 접속하는 부가용량을, 선택되지 않은 메모리 어레이내의 비트선으로 함으로써, 비교비트선용량은 판독비트선 용량의 2배로 되고, 상기 제1의 비교셀 및 제2의 비교셀의 합성데이터가, 1판독데이터와 0판독데이터의 이상적 중간치로 된다.
도 7의 메모리 어레이는 이른바 반절비트선구조를 이루는 1쌍의 메모리 어레이 A 및 메모리 어레이 B가, 센스앰프 SA를 사이에 두고 각각 서로 대면하는 방향으로 배치되어 있다.
메모리 어레이 A에 있어서, 메모리셀 MA은 선택 트랜지스터 T11 및 강유전체 캐패시터 C5에 의하여 구성되고, 메모리셀 MA'은 선택 트랜지스터 T12 및 강유전체 캐패시터 C6에 의하여 구성되어 있다. 또, WLA, WLA'는 워드선, BLA, BLA'는 비트선, PLA는 플레이트 전극선을 각각 나타내고 있다.
또한, 비트선 BLA에 대응하여 비교셀 RMA이, 또 비트선 BLA'에 대응하여 비교셀 RMA'이 배설되어 있다.
비교셀 RMA의 경우에는, 선택 트랜지스터 T3, 강유전체 캐패시터 C1 및 프리세트 트랜지스터 T4에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C1를 전원전압 VCC의 공급라인에 접속함으로써, 데이터 1(제1의 데이터)에 프리세트한다.
비교셀 RMA'의 경우에는, 선택 트랜지스터 T5, 강유전체 캐패시터 C2 및 프리세트 트랜지스터 T6에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C2를 전원전압 VSS의 공급라인에 접속함으로써, 데이터 0(제2의 데이터)에 프리세트한다.
또, RWLA, RWLA', RPLA는 각각의 비교셀을 구동하기 위한 워드선, 플레이트 전극선을 각각 나타내고 있다.
메모리 어레이 B에 있어서, 메모리셀 MB은 선택 트랜지스터 T17 및 강유전체 캐패시터 C7에 의하여 구성되고, 메모리셀 MB'은 선택 트랜지스터 T18 및 강유전체 캐패시터 C8에 의하여 구성되어 있다. 또, WLB, WLB'는 워드선, BLB, BLB'는 비트선, PLB는 플레이트 전극선을 각각 나타내고 있다.
또한, 비트선 BLB에 대응하여 비교셀 RMB이, 또 비트선 BLB'에 대응하여 비교셀 RMB'이 배설되어 있다.
비교셀 RMB은 선택 트랜지스터 T7, 강유전체 캐패시터 C3 및 프리세트 트랜지스터 T8에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C3를 전원전압 VSS의 공급라인에 접속함으로써, 데이터 0(제2의 데이터)에 프리세트한다.
비교셀 RMB'은 선택 트랜지스터 T10, 강유전체 캐패시터 C4 및 프리세트 트랜지스터 T9에 의하여 구성되고, 프리세트 신호 PS에 의하여, 상기 강유전체 캐패시터 C4를 전원전압 VCC의 공급라인에 접속함으로써, 데이터 1 (제1의 데이터)에 프리세트한다.
또, RWLB, RWLB', RPLB는 각각의 비교셀을 구동하기 위한 워드선, 플레이트전극선을 각각 나타내고 있다.
트랜지스터 T1, T2는 프리차지신호PC에 의하여, 비트선 BLA, BLA'을 접지전압 VSS으로 프리차지하기 위한 트랜지스터이다.
트랜지스터 T19, T20는 프리차지신호PC에 의하여, 비트선 BLB, BLB'을 접지전압 VSS으로 프리차지하기 위한 트랜지스터이다.
또는, 센스앰프 SA는 센스 인에이블 신호SE로 활성화된다. 전송 게이트 트랜지스터 T13, T14, T15, T16는 센스 앰프 SA의 입출력노드 N1, N2를, 선택신호 S1, S2, S3, S4에 의하여, 각각 비트선 BLA, BLA', BLB, BLB'의 어느 하나에 접속한다.
또, 도 7의 제3의 실시형태에 있어서, 메모리셀에 대한 기입동작, 및 판독동작은 기본적으로 도 1의 제1의 실시형태의 경우와 동일하다.
데이터 판독 시에, 선택된 메모리 어레이 내의 비교비트선에, 선택되지 않은 메모리 어레이내의 비트선이 접속되는 점이 다르다.
도 8은 도 7의 제3의 실시형태에 있어서, 메모리셀 MA, MA', MB, MB'의 판독을 행하는 경우에 있어서, 선택신호 S1, S2, S3, S4의 제어에 의하여, 센스 앰프 SA의 입출력노드 N1, N2에 어느 판독셀 또는 비교셀이 접속되는가를 나타낸 도면이다.
즉, 메모리셀 MA의 판독을 행하는 경우에는, 선택신호 S1를 하이, S2를 하이, S3을 로우, S4를 하이로 하여, 노드 N1에 판독셀 MA이 접속되고, 노드 N2에는 0데이터가 기록된 비교셀 RMA', 및 1 데이터가 기록된 비교셀 RMB'이 접속된다.
또, 메모리셀 MA'의 판독을 행하는 경우에는, 선택신호 S1를 하이, S2를 하이, S3을 하이, S4를 로우로 하여, 노드 N1에 1 데이터가 기록된 비교셀 RMA, 및 0데이터가 기록된 비교셀 RMB이 접속되고, 노드 N2에는 판독셀 MA'이 접속된다,
또, 메모리셀 MB의 판독을 행하는 경우에는, 선택신호 S1를 로우, S2를 하이, S3를 하이, S4를 하이로 하여, 노드 N1에 판독셀 MB이 접속되고, 노드 N2에는0데이터가 기록된 비교셀 RMA', 및 1 데이터가 기록된 비교셀 RMB'이 접속된다.
또, 메모리셀 MB'의 판독을 행하는 경우에는, 선택신호 S1를 하이, S2를 로우, S3을 하이, S4를 하이로 하여, 노드 N1에 1 데이터가 기록된 비교셀 RMA, 및 0데이터가 기록된 비교셀 RMB이 접속되고, 노드 N2에는 판독셀 MB'이 접속된다.
이상 설명한 바와 같이, 본 제3의 실시형태에 의하면, 예를 들면 1TR-1CAP형 셀의 강유전체 기억장치에 있어서, 데이터 판독 시에, 판독셀은 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀의 합성데이터와, 비교판독을 행하고, 비교셀의 강유전체 캐패시터의 크기가, 메모리셀의 각 강유전체 캐패시터와 동일 크기이고, 비교비트선에 부가용량으로서, 선택되지 않은 메모리 어레이 내의 비트선을 접속하도록 하였으므로, 판독 시의 동작마진을 충분히 확보할 수 있고, 나아가서는 신뢰성이 높은 강유전체 기억장치를 실현할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 예를 들면 1TR-1CAP형 셀의 강유전체 기억장치에 있어서, 판독 시의 동작마진을 충분히 확보할 수 있고, 나아가서는 신뢰성이 높은 강유전체 기억장치를 제공할 수 있다.

Claims (8)

  1. 행상(行狀)으로 배열된 워드선과 열상(列狀)으로 배열된 비트선과의 각 교차점에 배치된 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터로 구성되는 메모리셀의 상기 강유전체 캐패시터의 분극(分極)방향에 의하여, 서로 역상(逆相)의 제1의 데이터 또는 제2의 데이터 중 어느 하나의 데이터를 기억하는 강유전체 기억장치로서,
    데이터 판독 시에, 선택된 워드선 내의 각각의 판독셀마다 대응하여, 비교판독을 행하고, 또한 서로 역상의 데이터를 기억하는 제1의 비교셀 및 제2의 비교셀과,
    상기 판독셀이 접속된 판독비트선마다 대응하여, 상기 제1의 비교셀 및 제2의 비교셀이 접속된 비교비트선
    을 가지는 강유전체 기억장치.
  2. 제1항에 있어서,
    데이터 판독 시에, 상기 판독셀의 데이터를 상기 판독비트선에, 상기 제1의 비교셀 및 제2의 비교셀의 데이터를 상기 비교비트선에 병렬로 판독하며, 상기 판독비트선 전위와 상기 비교비트선 전위의 비교결과에 의하여, 상기 판독셀의 데이터를 판정하는 수단을 가지는 강유전체 기억장치.
  3. 제1항에 있어서,
    상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터의 크기는 상기 판독셀의 강유전체 캐패시터보다 작은 강유전체 기억장치.
  4. 제1항에 있어서,
    상기 판독셀의 강유전체 캐패시터와 상기 제1의 비교셀 및 제2의 비교셀의 강유전체 캐패시터가 동일 크기인 강유전체 기억장치.
  5. 제4항에 있어서,
    상기 비교비트선은 부가용량을 접속하는 수단을 가지며, 데이터 판독 시에 상기 비교비트선에 상기 부가용량을 접속하는 강유전체 기억장치.
  6. 제5항에 있어서,
    상기 부가용량은 선택되지 않은 메모리 어레이 내의 비트선인 강유전체 기억장치.
  7. 제1항에 있어서,
    상기 제1의 비교셀 및 제2의 비교셀은 각각의 워드선과 비트선과의 교차점에 배치된 1개의 선택 트랜지스터와 1개의 강유전체 캐패시터를 가지며, 상기 강유전체 캐패시터와 상기 선택 트랜지스터와의 접속부를 제1의 전위(VCC) 또는 제2의 전위(VSS)에 접속하는 강유전체 기억장치.
  8. 제7항에 있어서,
    상기 데이터 판독 후에, 상기 제1의 비교셀을 상기 제1의 전위에 접속함으로써 상기 제1의 비교셀에 원하는 데이터의 기입을 행하며, 상기 제2의 비교셀을 상기 제2의 전위에 접속함으로써 상기 제2의 비교셀에 원하는 데이터의 기입을 행하는 수단을 가지는 강유전체 기억장치.
KR1019960045323A 1995-10-24 1996-10-11 강유전체기억장치 KR100444560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7275799A JPH09120685A (ja) 1995-10-24 1995-10-24 強誘電体記憶装置
JP95-275799 1995-10-24

Publications (2)

Publication Number Publication Date
KR970023381A KR970023381A (ko) 1997-05-30
KR100444560B1 true KR100444560B1 (ko) 2004-12-14

Family

ID=17560576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045323A KR100444560B1 (ko) 1995-10-24 1996-10-11 강유전체기억장치

Country Status (3)

Country Link
US (1) US5754466A (ko)
JP (1) JPH09120685A (ko)
KR (1) KR100444560B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866527B1 (ko) 2008-04-10 2008-11-03 이재경 오일필터용 여과지 접착기

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163451A (ja) * 1996-12-02 1998-06-19 Hitachi Ltd 半導体記憶装置
JP3933736B2 (ja) * 1996-12-09 2007-06-20 ローム株式会社 強誘電体コンデンサを備えた半導体装置
US6097624A (en) * 1997-09-17 2000-08-01 Samsung Electronics Co., Ltd. Methods of operating ferroelectric memory devices having reconfigurable bit lines
KR100306823B1 (ko) * 1997-06-02 2001-11-30 윤종용 강유전체메모리셀들을구비한불휘발성메모리장치
KR100268444B1 (ko) * 1997-08-30 2000-10-16 윤종용 강유전체 랜덤 액세스 메모리 장치
JPH11110976A (ja) * 1997-10-02 1999-04-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5892728A (en) * 1997-11-14 1999-04-06 Ramtron International Corporation Column decoder configuration for a 1T/1C ferroelectric memory
US5978251A (en) * 1997-11-14 1999-11-02 Ramtron International Corporation Plate line driver circuit for a 1T/1C ferroelectric memory
US6028783A (en) 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
US20050122765A1 (en) * 1997-11-14 2005-06-09 Allen Judith E. Reference cell configuration for a 1T/1C ferroelectric memory
US6002634A (en) * 1997-11-14 1999-12-14 Ramtron International Corporation Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory
US5969980A (en) * 1997-11-14 1999-10-19 Ramtron International Corporation Sense amplifier configuration for a 1T/1C ferroelectric memory
US5986919A (en) * 1997-11-14 1999-11-16 Ramtron International Corporation Reference cell configuration for a 1T/1C ferroelectric memory
KR100275336B1 (ko) * 1997-12-24 2000-12-15 김영환 강유전체 메모리 장치의 기준전압발생기
JPH11273360A (ja) * 1998-03-17 1999-10-08 Toshiba Corp 強誘電体記憶装置
US6972296B2 (en) * 1999-05-07 2005-12-06 Encysive Pharmaceuticals Inc. Carboxylic acid derivatives that inhibit the binding of integrins to their receptors
JP4421009B2 (ja) * 1999-06-02 2010-02-24 株式会社東芝 強誘電体メモリ
KR100335133B1 (ko) * 2000-01-28 2002-05-04 박종섭 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
JP2001229679A (ja) * 2000-02-10 2001-08-24 Oki Electric Ind Co Ltd 強誘電体記憶装置
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
KR100427041B1 (ko) * 2001-04-25 2004-04-17 주식회사 하이닉스반도체 강유전체 메모리 장치에서의 기준전압 발생 장치
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
JP3936599B2 (ja) * 2002-02-25 2007-06-27 富士通株式会社 半導体メモリ
JP4099349B2 (ja) 2002-06-04 2008-06-11 富士通株式会社 強誘電体メモリ
JP3756873B2 (ja) * 2002-11-11 2006-03-15 沖電気工業株式会社 半導体記憶装置
KR100562646B1 (ko) * 2004-12-22 2006-03-20 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7200027B2 (en) * 2004-12-29 2007-04-03 Texas Instruments Incorporated Ferroelectric memory reference generator systems using staging capacitors
JP2008205241A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 強誘電体キャパシタを有する半導体装置の製造方法
US8559243B2 (en) 2010-11-22 2013-10-15 Infineon Technologies Ag Self timed current integrating scheme employing level and slope detection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000870B1 (ko) * 1992-12-02 1997-01-20 마쯔시다덴기산교 가부시기가이샤 반도체메모리장치
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
US5572459A (en) * 1994-09-16 1996-11-05 Ramtron International Corporation Voltage reference for a ferroelectric 1T/1C based memory
JP2576425B2 (ja) * 1994-10-27 1997-01-29 日本電気株式会社 強誘電体メモリ装置
JP3186485B2 (ja) * 1995-01-04 2001-07-11 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
US5621680A (en) * 1996-04-01 1997-04-15 Motorola, Inc. Data storage element and method for reading data therefrom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866527B1 (ko) 2008-04-10 2008-11-03 이재경 오일필터용 여과지 접착기

Also Published As

Publication number Publication date
KR970023381A (ko) 1997-05-30
JPH09120685A (ja) 1997-05-06
US5754466A (en) 1998-05-19

Similar Documents

Publication Publication Date Title
KR100444560B1 (ko) 강유전체기억장치
US6657883B2 (en) Semiconductor memory device
KR100351594B1 (ko) 강유전체 메모리 및 반도체 메모리
US5663904A (en) Ferroelectric memory using pair of reference cells
US6707700B2 (en) Nonovolatile ferroelectric memory device and driving method thereof
JPH0997496A (ja) 強誘電体メモリ装置及びデータ読出方法
JP2000022010A (ja) 半導体記憶装置
JP2001351386A (ja) 半導体記憶装置およびその動作方法
US5745402A (en) Ferroelectric non-volatile memory
US8570812B2 (en) Method of reading a ferroelectric memory cell
US6538914B1 (en) Ferroelectric memory with bit-plate parallel architecture and operating method thereof
US6400629B1 (en) System and method for early write to memory by holding bitline at fixed potential
US7652909B2 (en) 2T/2C ferroelectric random access memory with complementary bit-line loads
JPH03283176A (ja) 強誘電体メモリ
US6654274B2 (en) Ferroelectric memory and method for driving the same
KR100442183B1 (ko) 메모리 셀 및 기준 셀로 구성된 집적 메모리 및 상응하는동작 방법
US7061788B2 (en) Semiconductor storage device
US6954370B2 (en) Nonvolatile ferroelectric memory device
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
US7212428B2 (en) FeRAM having differential data
US5986920A (en) Ferroelectric memory device and method of reducing imprint effect thereof
JP2000040376A (ja) 半導体記憶装置
US6903959B2 (en) Sensing of memory integrated circuits
KR100255515B1 (ko) 강유전체 메모리 소자
KR100318423B1 (ko) 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee