KR100444378B1 - 다양한포맷으로인코드된비디오신호를디코딩하기위한장치및그처리방법 - Google Patents

Abstract

적응 수신기 장치는, 위성, 지상 또는 케이블 송신을 위하여 인코드된 비디오 신호로부터 디코드된 출력 데이터를 제공하기 위한, 적응 디코더(12)를 포함한다. 상기 장치는 다수의 코드 속도로부터 선택된 코드 속도의 함수로서 제 1의 디코드된 출력을 제공하기 위한 적응 디코더(50, 60)를 포함한다. 상기 장치는 또한 다수의 디인터리빙 기능으로부터 선택된 디인터리빙 기능에 따라 상기 제 1의 디코드된 출력을 디인터리빙하기 위한 적응 디인터리버(80, 85, 90)를 포함한다. 또한, 상기 장치는, 디코드된 출력 데이터를 제공하기 위하여, 상기 디인터리브된 출력 데이터를 처리하기 위한 출력 신호 프로세서(125)를 포함한다. 복조기는 상기 디인터리브된 출력 내에서 에러를 검출하고 정정하기 위한 적응 에러 검출기(110)를 포함할 수도 있다. 덧붙여, 신호 품질 검출기는 디코드된 출력 데이터 내의 에러의 추정 값을 제공할 수 있다. 상기 장치는, 상기 에러 추정 값에 따라, 엔코드된 비디오 신호 포맷과 호환될 수 있도록 자동적으로 구성된다.

Description

다양한 포맷으로 인코드된 비디오 신호를 디코딩하기 위한 장치 및 그 처리 방법{APPARATUS FOR DECODING VIDEO SIGNALS ENCODED IN DIFFERENT FORMATS}

지상 또는 위성 방송을 위해 사용되는 디지털 텔레비전 시스템은, 다양한 방법 및 다양한 신호 포맷으로의 송신을 위하여 텔레비전 신호를 변조 및 인코드한다. 채택된 특정 방법 및 포맷은 국제적으로 인식된 규격에 의해 규정될 수 있다. 유럽 위성 통신 시스템을 위해 준비된 이러한 규격 중 하나는, 유럽 방송 연합에 의한 " 위성에 의한 디지털 다중-프로그램 텔레비전을 위한 기준선(baseline) 변조/채널 코딩 시스템의 규격" (1993.11.19)이다. 이러한 시스템은 직접 비디오 방송(DVB : Direct Video Broadcast) 시스템으로 공지된 것이고, 위성 및 케이블 텔레비전 신호 분배 모두를 담당한다. 미국에서 이미 사용중이고, 독점적인 상업 규격에 의해 한정된 다른 송신 시스템은 디지털 위성 시스템(DSS : Digital Satellite System)이다. 그러나, 송신된 신호 포맷이 공지된 표준 또는 독점적인 상업 규격에 의해 규정되는 지에 상관없이, 임의의 비디오 신호 수신기는 송신된 신호 포맷을 수신할 수 있어야 한다. 위성, 지상 및 케이블 송신과 같은 다양한 형태의 송신 환경에서 송신된 다양한 신호 포맷을 수신하기 위한 시스템은, J.S. Stewart 등에 의한 미국 특허 제 5,497,401호(" 위성, 지상 및 케이블 송신된 FEC 압축-디지털 텔레비전 데이터의 다중 채널 수신기에서의 사용에 적합한 펑춰드 및 실용적인 격자 코드 상승 디코더{Punctured and Pragmatic Trellis Code Convolutional Decoder)의 비터비(Viterbi) 디코더를 위한 브랜치 메트릭(Branch Metric) 컴퓨터" }에 개시되었다.

비디오 신호 수신기는 수신될 신호 포맷에 특별히 관련된 복조 및 디코딩 기능을 사용한다. 복조 기능은, 송신 시스템에 의해 사용된 변조 형태, 신호 형태 및 데이터 율(data rate)에 의존하며, 단일 또는 차동(differential) 출력이 요구되는 지의 여부에 의존한다. 디코딩 기능은, 송신 시스템 인코더에 의해 사용된 인코딩 형태, 스크램블링(scrambling) 형태, 인터리빙(interleaving) 형태 및 코드 율(code rate)에 의존한다.

본 발명은 디지털 신호 처리 분야, 특히 예컨대 위성 또는 지상 송신을 위한 여러 가지 표준으로 인코드된 비디오 신호에 대한 복조 및 디코딩에 관한 것이다.

도 1은, DSS 및 DVB 포맷으로 인코드된 신호를 적응적으로 복조 및 디코딩하기 위한, 본 발명의 원리에 따른 장치의 블록도.

도 2는, DSS 위성 신호 포맷을 복조 및 디코드하기 위하여 설정된, 도 1의 요소를 도시하는 블록도.

도 3은 DVB 위성 신호 포맷을 복조 및 디코드하기 위하여 구성된 도 1의 요소를 도시하는 블록도.

도 4는 DVB 케이블 신호 포맷을 복조 및 디코드하기 위하여 설정된 도 1의 기능적인 요소를 도시하는 블록도.

도 5는 도 1의 복조 장치의 보다 상세한 블록도.

도 6은 도 5의 복조 장치의 AGC 에러 계산 기능을 도시하는 블록도.

본 발명에 따라, 신호 처리 네트워크는 예컨대 디지털 텔레비전 신호 처리 시스템의 환경에서 다중 디코딩 기능을 유리하게 수용할 수 있음이 인식되었다. 본 발명의 원리에 따라, 개시된 디지털 신호 처리 네트워크는, 예컨대 코드 율, 디인터리빙 및 에러 처리 기능에 관련된, 다른 형태의 디코딩 기능을 수용하는 적응 디코딩 네트워크를 제공한다.

위성, 지상 또는 케이블 송신에 적합한 복수의 여러 포맷 중임의의하나로전송을 위하여인코드된 비디오 신호를 수신하고 적응적으로 처리하기 위한 시스템에서, 본 발명의 원리에 따른 장치는 디코드된 출력 데이터를 제공한다. 도시된 실시예에 있어서, 상기 장치는 복수의 코드 율로부터제어가능하게선택된임의의코드 율의 함수로서 제 1의 디코드된 출력을 제공하기 위한 적응 디코더를 포함한다. 상기 장치는 또한 복수의 디인터리빙 기능으로부터제어가능하게선택된해당디인터리빙 기능에 따라 제 1의 디코드된 출력을 디인터리빙하기 위한 적응 디인터리버를 포함한다. 또한, 상기 장치는, 디코드된 출력 데이터를 제공하기 위하여, 디인터리브된 출력 데이터를 처리하기 위한 출력 신호 프로세서를 포함한다.

본 발명의 특성에 따라, 적응 에러 디코더는, 적응 디코더 출력 내의 에러를 검출하고 정정한다.

본 발명의 다른 특성에 따라, 적응 디인터리버는 인코드된 비디오 신호를 디인터리브시키고, 적응 에러 디코더는 디인터리브된 출력 내의 에러를 검출하고 정정한다.

본 발명의 또 다른 특성에 따라, 신호 품질 검출기는 디코드된 출력 데이터 에서 에러의 추정 값을 제공한다. 상기 장치는 에러 추정 값에 따라 인코드된 비디오 신호 포맷과 호환될 수 있도록 자동적으로 설정된다.

위성 및 케이블 텔레비전 신호와 같은 다른 신호 포맷의 신호를 복조 및 디코딩하기 위한, 본 발명에 따른 시스템은 도 1에 도시되었다. 특히 이러한 시스템은, DSS 위성, DVB 위성 또는 DVB 케이블 신호 포맷의 신호를 복조 및 디코드하도록 설정될 수 있다. 이러한 설정 가능성은 세 개의 신호 포맷의 복조 및 디코딩 처리에 공통인 기능의 사용을 최대화시킴으로써 달성된다. 이것은, 또한 복조 및 디코딩 기능의 적절한 선택, 실현 및 인터페이스를 통해 달성된다.

도 1에 있어서, 비디오 데이터로 변조된 캐리어는 안테나(15)에 의해 수신되고, 프로세서(20)에 의해 처리되고 디지털화된다. 그 결과인 디지털 출력 신호는 복조기(10)에 의해 복조되고, 디코더(12)에 의해 디코드된다. 디코더(12)로부터의 출력은 디스플레이 장치에 의한 디스플레이에 적합한 압축 해제된 출력 비디오 데이터를 제공하기 위하여 추가로 처리된다. 복조기(10)와 디코더(12)는, 인터페이스(100)를 통해 마이크로 컨트롤러(105)에 의해 선택된 다양한 형태의 복조 및 디코딩 기능을 수용하는 적응 복조 및 디코딩 네트워크이다. 복조기(10)와디코더(12) 둘 다 마이크로 컨트롤러 인터페이스(100)로부터의 제어 신호에 의해 설정된다. 인터페이스(100)에 의해 제공되는 제어 신호의 상태는 마이크로 컨트롤러(105)에 의해 인터페이스(100)에 제공된 신호에 의해 결정된다. 도 2에 있어서, 도 1의 복조기(10)와 디코더(12)는 DSS 위성 신호 포맷을 수신하도록 설정된다. 도 3 및 4에 있어서, 도 1의 복조기(10)와 디코더(12)는 DVB 위성 및 DVB 케이블 신호 포맷을 각각 수신하도록 설정된다. 설정 가능한 복조기(10)와 설정 가능한 디코더(12)는 예컨대 집적 회로와 같은 단일 신호 처리 장치 내에 양호하게 수용될 수 있다.

설정 가능한 복조기(10)는 DSS 및 DVB 신호 포맷의 각각을 복조하기 위해 요구되는 기능들을 제공한다. 복조기(10)의 기본 기능은, 캐리어 주파수의 회복 및 트랙킹, 송신된 데이터 클럭 주파수의 회복, 및 비디오 데이터 자체의 회복이다. 또한, 복조기는, 유니트(20) 내에서의 아날로그-디지털 변환에 선행하여, 아날로그 입력 데이터의 크기를 적절하게 조정하기 위한 AGC 네트워크(도 5)를 포함한다. 이러한 복조기 기능은 유니트(25, 30, 35, 40 및 45)에 의해 실현된다. 타이밍 회복, 캐리어 회복, 슬라이서(slicer) 및 차동 디코더 동작은, 예컨대 Lee와 Messerschmidt에 의한 참고 문헌 "디지털 통신" {미국 메사추세츠주(MA) 보스턴 소재 Kluwer Academic 출판사에 의해 1988 출판}에서 개별적으로 공지되었고, 일반적으로 설명되어 있다.

세 개 신호 포맷 모드에서 복조기(10)에 의해 나타내어진 다양한 기능 특성이 표 1에 도시되었다.

복조기(10)는, 표 1에 나열된 세 개 입력 신호 포맷을 위한 데이터 클럭 속도, 피드포워드 등화(feed forward equalization), 결정 피드백 등화, 초과 대역폭 계수(EBF), 변조 형태, 심벌 배열 및 디코딩에서의 차이에 적응한다. 클럭 속도에서의 차이는, 세 개의 입력 신호 포맷의 가장 높은 데이터 클럭 주파수와 가장 낮은 데이터 클럭 주파수에서 시스템이 동작할 수 있도록 보장함으로써, 적응된다. 다른 차이는 관련된 복조 기능을 이하에서 설명된 바와 같이 구성함으로써 적응된다.

도 5는 도 1의 복조기(10)를 보다 상세하게 도시한다. 도 5에 있어서, 안테나(15)로부터의 입력 신호는 입력 프로세서(20)에 의해 수신되고, 디지털 형태로 변환되어, 처리된다. 프로세서(20)는, 추가적인 처리에 적합한 더 낮은 주파수 대역으로 입력 비디오 신호를 다운변환하기 위한 무선 주파수(RF) 튜너, 중간주파수(IF) 믹서 및 증폭 스테이지(200)를 포함한다. 프로세서(20)는 또한 이득 제어 증폭기(205)와 위상 분할 네트워크(207)를 포함한다. 위상 분할 네트워크는 수신된 비디오 신호를 직교 I 및 Q 성분으로 분할한다. 증폭기(205)는, 프로세서(20) 내의 아날로그-디지털 변환기(210)에 의한 디지털화를 위하여 I 및 Q 성분의 크기를 적절하게 조정한다. 증폭기(205)를 위한 자동 이득 제어(AGC) 신호는 이후에 설명되는 AGC 에러 검출기 네트워크(270)에 의해 제공된다. 유니트(210)로부터의 디지털 신호는 복조기(10)의 멀티플렉서(215)에 제공된다.

위성 모드(DSS 또는 DVB)에 있어서, 제어 신호에 의해 결정되는 바와 같이, 멀티플렉서(215)는 프로세서(20)로부터의 디지털화된 비디오 신호를 로테이터(rotator)(225)로 향하게 하고, 유니트(220) 내의 피드포워드 이퀄라이저(FFE)를 우회시킨다. 케이블 모드에 있어서, 제어 신호에 의해 결정되는 바와 같이, 멀티플렉서(215)는 디지털화된 신호를 유니트(220)의 피드 포워드 이퀄라이저를 경유하여 로테이터(225)(예, 복합 멀티플렉서)로 향하게 한다. 피드 포워드 이퀄라이저는 적응 유한 임펄스 응답(FIR : Finite Impulse Response)형 디지털 필터이고, 주파수/위상 불규칙성과 같은 송신 채널의 동요를 보상한다.

멀티플렉서(215)로부터의 출력 데이터는 베이스밴드 비디오 정보를 회복하기 위한 유니트(225, 220, 230, 30, 35, 40, 265, 260 및 255)로 구성된 캐리어 회복 루프에 의해 처리된다. 유니트(215)로부터의 데이터는, 캐리어 회복 루프 로테이터(225)에의 입력 신호에서, 복소 I 및 Q 직교 성분 형태인 심벌 시퀀스이다. 이러한 심벌 시퀀스는, 각 심벌이 할당된 디지털 값으로 표시되는 2진 데이터시퀀스이다. 심벌 세트는, 공지된 바와 같이, 복소 평면에서 신호 배열(signal constellation)로 불리는 점의 집합으로 표시될 수 있다. DSS 및 DVB 위성 신호 포맷은 네 점의 직교 위상 편이 방식(QPSK : Quadrature Phase Shift Keying) 심벌 배열을 사용하고, DVB 케이블 신호 포맷은 64 또는 256 점의 직교 진폭 변조(QAM: Quadrature Amplitude Modulate) 심벌 배열을 사용한다. 캐리어 회복 루프는, 송신 채널에 의해 첨가된 캐리어 주파수 내의 위상 및 주파수 지터(jitter)에 의해 야기된, 심벌 점의 옵셋과 심벌 점의 회전을 보상한다. 이러한 것은 회복된 데이터로부터 에러 신호를 유도하고, 그런 다음에 이 에러 신호를 복소 배율기{로테이터(225)}를 사용하여 위상 및 주파수 지터를 보상하기 위해 루프 입력 데이터에 인가함으로써 달성된다. 캐리어 회복 루프 요소의 기능은, 공지된 신호 처리 기술을 사용하여, I 및 Q 복소 신호 성분 모두에 대하여 각각 수행된다.

로테이터(225)의 복소 배율기 기능은, 보상된 데이터를 출력으로 생성하기 위하여, 유니트(215)의 출력 데이터와 전압 제어 발진기(VCO)(255)로부터의 보상 성분을 곱하는 것이다. 로테이터(225)로부터의 보상된 데이터는 멀티플렉서(230)를 경유하여 슬라이서(30 및 35)에 전달된다. 위성 모드에 있어서, 제어 신호는 멀티플렉서(230)가 유니트(220)의 결정 피드백 이퀄라이저(DFE)를 우회하도록 한다. 대조적으로, 케이블 모드에 있어서, 제어 신호는 멀티플렉서(230)가 로테이터(225)로부터의 보상된 데이터를 유니트(220) 내의 DFE로 향하게 한다. DFE는 로테이터(225)로부터의 이러한 보상된 데이터를, 멀티플렉서(40)로부터의 선택된 슬라이서 출력 신호의 지연되고 크기가 조정된 형태와 합산한다. 이러한 합산 동작은 결정 피드백 등화(equalization) 처리로서 공지된 것이고, 로테이터(225)의 보상된 데이터 출력에서 심벌간 간섭을 감소시킨다. 이러한 간섭이 중요하지 않은 응용에 있어서, DFE는 생략될 수 있다. 유니트(220)로부터의 피드백 등화된 데이터는 멀티플렉서(230)로 되돌아가고, 슬라이서(30, 35)와 디코더(12)의 비터비 유니트(50)로 전달된다.

멀티플렉서(230 및 215)는 이퀄라이저(220)의 부분이 될 수 있거나, 고정된 위성, 지상 또는 케이블 복조 구성이 요구된다면, 제거될 수 도 있다. 또한, 유니트(220)의 FFE 및 DFE 이퀄라이저가 복조기(10)의 외부 요소로서 도시되었지만, 단일 집적 회로 네트워크 형태에서는 복조기(10)에 포함될 수도 있다. 이러한 경우, 제어 신호를 사용하여 적절한 필터 계수를 프로그래밍함으로써, 적응 FFE 및 DFE 이퀄라이저는 특정 모드를 위하여 설정될 수 있다.

표 1에 도시된 바와 같이, 위성 입력 신호 포맷은 QPSK 변조되며, 케이블 입력 신호 포맷은 QAM 형태이다. 시스템 내에서 사용된 특정 슬라이서는, 입력 신호 포맷이 위성 QPSK인지 또는 케이블 QAM 형태인지에 따라, 멀티플렉서(40)를 경유하여 설정 제어 신호에 의해 선택된다. 또한, 케이블 모드에 있어서, 표 1에 도시된 바와 같이, QAM 슬라이서(35)는 관련된 특정 QAM 심벌 배열을 위하여 설정되기도 한다. 그래서, 슬라이서(35)는 설정 제어 신호에 응답하여 64 점 또는 256 점 배열의 슬라이서 기능을 나타낸다.

위성 모드에서 등화되지 않고, 케이블 모드에서 피드백 등화되는, 멀티플렉서(230)로부터의 정정된 출력은 슬라이서(30 및 35)로 전달된다. 직교 위상 편이방식(QPSK)으로 변조된 신호로부터 데이터를 회복하기 위하여, 슬라이서(30)는 멀티플렉서(230)로부터의 정정된 출력을 처리한다. 유사하게, 슬라이서(35)는 QAM 신호로부터 데이터를 회복한다. 슬라이서(30 및 35)는, 원래의 복조기(10)의 입력 데이터의 심벌 시퀀스를 회복하기 위하여, 멀티플렉서(230)로부터의 정정된 출력에 일련의 결정 임계값을 인가한다. 그 후, 위성 모드에 있어서, 수신기에 의해 사용된 데이터는, 디코더(12)(도 1)의 비터비 검출 유니트(50 및 60)에 의해 멀티플렉서(230)의 정정된 출력으로부터 회복된다. 대조적으로, 케이블 모드에 있어서, 수신기에 의해 사용되는 회복된 데이터는 선택된 슬라이서(30 또는 35)에 의해 제공되고, 멀티플렉서(40)에 의해 출력된다. 멀티플렉서(40)의 출력은 유니트(45)에 의해 차동적으로 디코드되고, 디코더(12)(도 1)의 멀티플렉서(65)에 전달된다. 케이블 모드에 있어서, 멀티플렉서(65)(도 1)는, 추가 처리를 위한 유니트(45)로부터의 차동 디코드된 출력을 선택함으로써 제어 신호에 응답하고, 도 1의 비터비 디코더 유니트(50 및 60)를 우회한다. 차동 인코딩/디코딩은 유도된 캐리어와 회복된 심벌 배열 내의 잠재적인 위상 모호성과 관련된 문제를 극복하기 위해 (케이블 모드에서)사용되는 공지된 기술이다. 멀티플렉서(40)로부터의 회복된 데이터 출력은, 위성 및 케이블 모드에서, 복조기(10)의 캐리어 회복 루프, 타이밍 회복 네트워크, 신호 품질 검출기 및 AGC 기능에 의해 사용된다.

도 5에 계속참조하면, 슬라이서(30 및 35)의 입력과, 멀티플렉서(40)로부터의 회복된 데이터 출력은, 로테이터(225)에 의해 사용되는 I 및 Q 피드백 보상 신호 성분을 제공하기 위하여, 캐리어 회복 루프의 위상 에러 검출기(265), 저역 통과 필터(260) 및 VCO(255)에 의해 처리된다. 위상 검출기(265)는, 슬라이서(30 및 35)의 입력과, 멀티플렉서(40)의 슬라이서 출력 사이의 위상 및 주파수 차이를 나타내는 에러 신호를 결정한다. 이러한 에러 신호는 유니트(260)에 의해 저역 통과 필터링되고, VCO(225)(공지된 바와 같음)에 의해 사용되어 I 및 Q 직교 보상 성분을 생성하고, 이들 성분은, 에러 보상된 신호를 멀티플렉서(230)에 제공하기 위하여, 로테이터(225)에 의해 인가된다. 이 수단에 의해, 멀티플렉서(230)에 인가되는 신호는, 송신 중 야기된 심벌 점 회전과 심벌 점 옵셋에 관련된 위상 및 주파수 에러에 대해 보상된다.

슬라이서(30 및 35)의 입력과, 멀티플렉서(40)로부터의 회복된 데이터 출력 신호는, 이득 제어 신호를 형성하기 위하여, AGC 에러 검출기(270)에 의해 서도 사용된다. 이러한 제어 신호는 프로세서(20) 내의 증폭기(205)의 이득을 제어하고, 프로세서(20)의 아날로그-디지털 변환기의 I 및 Q 입력 신호가, 적절한 아날로그-디지털 변환을 위해 요구되는 바와 같이, 적절하게 크기 조정되는 것을 보장한다. 검출기(270)는 슬라이서(30 및 35)의 신호 입력의 직교 성분(Im, Qm)의 제곱의 합과, 멀티플렉서(40)의 출력의 직교 성분(Is, Qs)의 제곱의 합 사이의 차이에 기초하여 에러를 계산한다.

도 6은 검출기(270) 내의 AGC 에러 계산 기능의 실현을 도시한다. 멀티플렉서(230)로부터의 슬라이서(30 및 35)의 직교 입력 성분(Im, Qm)은 배율기(300 및 305)에 의해 제곱되고, 가산기(315)에 의해 합산된다. 또한, 멀티플렉서(40)로부터의 회복 데이터 출력의 직교 성분(Is, Qs)은 메모리(310) 내의 룩업 테이블 내의저장된 값을 억세스하기 위하여 사용된다. 이러한 저장 값은 Is 및 Qs의 제곱 값의 합을 나타낸다. 이후, 메모리(310)로부터의 저장된 값은, 최종 AGC 에러를 생성하기 위하여, 감산기(320)에 의해 가산기(315)의 출력으로부터 감산된다. 도 6의 실현에서 검출기(270)에 의해 사용되는 계산된 AGC 에러는 다음과 같이 주어진다.

AGC 에러 = (Im²+ Qm²) - (Iss²+ Qss²).

항 (Im²+ Qm²)은 유니트(315)로부터 얻어지고, 항 (Iss²+ Qss²)은 입력 포인터로서 Is와 Qs를 사용하여 (Is²+ Qs²)의 근사값으로서 룩업 테이블(310)로부터 얻어진다. 이러한 AGC 에러 값은, 원점(0,0)에 대한 Im, Qm 점과 Is, Qs 점 사이의 벡터 거리에서의 차이값의 함수가 되는 장점을 갖는다. 또한 Im, Qm 및 Is, Qs 직교 성분에 의해 표시되는 벡터 사이의 각도 차이에 독립적인 장점을 갖는다. AGC 에러 신호가 이들 특성을 나타내므로, 저역 통과 필터링될 수 있고, AGC 증폭기(205)의 이득을 제어하기 위하여 사용될 수 있다.

이러한 AGC 에러 계산은, 계산의 복잡도를 줄이기 위하여, 실제 에러에 우선하여 사용된다. 실제 AGC 에러는 다음과 같이 주어진다.

실제 AGC 에러=

다른 방법으로서, 실제 에러 함수 또는 실제 에러 함수의 다른 변형된 형태가 도 6의 AGC 에러 신호 실현 대신에 사용될 수 있다.

계산된 AGC 에러 신호는, 증폭기(205)의 이득을 제어하기 위한 출력 신호를생성하기 위하여, 도 5의 검출기(270) 내에서 저역 통과 필터링된다. AGC 에러 신호는 또한 신호 품질 검출기 유니트(275)에 제공된다.

신호 품질 검출기(275)는, 유니트(270)에 의해 제공된 AGC 에러 신호를 사용하여, 복조기(10)의 입력 신호의 신호 대 잡음 비(SNR)를 추정한다. 유니트(270)는 먼저 AGC 에러 신호의 절대값을 형성한다. 그 후 유니트(270)는, AGC 에러가 값의 프로그램된 범위 내에 놓이는 지를 결정하기 위하여, 결과 값에 결정 임계값을 인가한다. 이것은, SNR 값의 추정 값에 대응하는 AGC 에러 값의 크기에 대한 결정을 제공한다. 이러한 SNR 추정 값은 도 1의 인터페이스(100)를 통해 마이크로 컨트롤러(105)에 제공된다. 마이크로 컨트롤러(105)는, SNR 값이 사전에 결정된 범위밖에 놓이는 지의 여부를 결정하도록 프로그램된다. SNR 값이 사전에 결정된 범위밖에 놓이면, 마이크로 컨트롤러(105)는, 다른 입력 신호 포맷을 위하여 복조기(10), 이퀄라이저(220) 및 디코더(12)의 모든 설정 가능한 요소를 포함하는 시스템을 재설정할 수 있다. 이러한 방법에 있어서, 마이크로 컨트롤러(105)는, 인가된 입력 신호 포맷을 적절하게 복조시키고 디코드하기 위하여, 인터페이스(100)를 통해 제어 신호를 사용함으로써, 복조기(10) 및 디코더(12)의 기능을 반복적으로 재설정할 수 있다. 이러한 설정 기능은, 초기화 절차의 부분으로서 수행되거나 또는, 예컨대 조작자가 억세스 가능한 스위치로부터 마이크로 컨트롤러로의 입력 신호에 응답하여 수행되도록, 프로그램될 수 있다. 또한, 신호 품질 검출기(275)는 복조된 데이터 내의 에러 또는 SNR의 추정 값을 생성하기 위하여 다른 방법을 사용할 수 있다. 이들 방법은 예컨대 캐리어 회복 루프 내의 슬라이서 이전 및 슬라이서 이후의 데이터 사이의 평균 제곱된 에러 계산을 포함한다. 평균 제곱된 에러 계산 및 다른 에러 추정 방법은 Lee와 Messerschmidt에 의한 참고 문헌 " 디지털 통신" {미국 메사추세츠주(MA) 보스턴 소재 Kluwer Academic 출판사에 의해 1988년 출판} 및 다른 문헌에 설명되어 있다.

도 5에서 복조기(10)에 의해 사용되는 샘플링 및 동기화 클럭은 필터(235), 심벌 타이밍 회복 유니트(240) 및 출력 프로세서(250)를 포함하는 요소들에 의해 생성된다. 프로세서(20)의 아날로그-디지털 변환기(210)의 출력은, 초과 대역폭 계수(EBF : Excess Bandwidth Factor)에 의해 표시되는 바와 같이, 초과 대역폭(EB)에서의 변동을 보상하기 위하여, 설정 가능한 필터(235)에 의해 대역 통과 필터링된다. 양호한 실시예는 대역 통과 필터를 사용하지만, 저역 통과 필터와 같은 다른 필터 특성도 EBF 보상을 위해 사용될 수 있다. 최종 출력, 슬라이서(30 및 35)의 입력 신호 및 멀티플렉서(40)의 선택된 슬라이서 출력은, 샘플링 및 동기화 클럭을 생성하기 위하여 타이밍 회복 유니트(240)에 의해 사용된다. 이들 회복된 클럭은 송신기 클럭에 대응하고, 복조기(10), 프로세서(20)(특히 아날로그-디지털 변환) 및 이퀄라이저(220)의 동작을 타이밍을 조정하기 위해서 사용된다.

요구되는 타이밍 정보를 유도하는데 있어서, 도 5의 타이밍 요소는 아날로그-디지털 변환기(210)로부터의 디지털 신호를 사용한다. 변환기(210)에 의한 디지털화에 선행한 신호가 세 개의 모든 신호 포맷에 대해 동일한 코사인 2승의 모양(the same raised cosine shape)을 나타낸다 할지라도, 표 1에 상세하게 도시된 초과 대역폭 계수(EBF)에서의 변동은 이러한 모양을 변경시킬 수 있다. EBF는실제 시스템 대역폭이 정확한 신호 회복을 보장하기 위해 요구되는 최소 대역폭을 초과하는 정도를 나타내는 파라미터이다. EBF와 코사인 2 승의 모양은 이전에 언급한 참고 문헌 " 디지털 통신" 에 설명되어 있다. 입력 신호 포맷 사이에서의 EBF 및 입력 신호 형태의 변동은 회복된 타이밍 클럭에서의 에러를 야기할 수 있다. 이러한 타이밍 에러를 보상하기 위하여, 아날로그-디지털 변환기(210)로부터의 I 및 Q 출력은, 유니트(240)에서 타이밍 및 클럭 생성에 선행하여, 유니트(235)에 의해 필터링된다. 표 1에 도시된 바와 같이, 세 개의 입력 신호 포맷의 각 EBF 값을 위한 적절한 클럭 및 타이밍 회복을 위하여 변환기(210)로부터의 디지털 비디오 신호를 필터링하도록, 필터(235)는 인터페이스(100)를 경유하여 마이크로 컨트롤러(105)에 의해 프로그램된다. 필터(235)는, 설명된 표 1의 세 개의 입력 신호 포맷의 신호 모양 및 EBF 값 이외에도, 다양한 신호 모양 및 EBF 값을 보상하도록 프로그램될 수 있다. 또한, 필터(235)는 예컨대 테스트 목적을 위해 임의의 필터링이 없이 신호를 통과시키도록 프로그램될 수도 있다.

유니트(240) 내에서, 필터(235)로부터의 에러 보상된 데이터는 슬라이서(30 및 35)에 입력되는 데이터 및 멀티플렉서(40)로부터 출력되는 회복된 데이터와 비교된다. 이러한 비교에 기초하여, 유니트(240)는 심벌 타이밍 출력 프로세서(250)에 인가되는 위상 및 타이밍 에러 신호를 유도한다. 타이밍 에러 신호의 신호 비교 및 유도는, 예컨대 I.E.E.E 의 통신 회보 1986년 5월호에 F. M. Gardner에 의한 "샘플링된 수신기를 위한 BPSK/QPSK 타이밍 에러 검출기" 에 상세하게 설명되어 있는 공지된 원리에 따라 수행된다. 유니트(240)로부터의 위상 및 타이밍 에러 신호는, 유니트(250) 내에 포함된 전압 제어 수정 발진기(VCXO) 장치에 제어 신호를 제공하기 위하여, 출력 프로세서(250)에 의해 필터링되고 버퍼링된다. 양호한 실시예에 있어서, VCXO는 개별적인 장치이지만, 일체형 VCXO는 사용될 수 있다. VCXO에 입력되는 제어 신호는 VCXO로부터 출력되는 샘플링 및 동기화 클럭 신호의 주파수와 위상을 제어한다. 이러한 샘플링 및 동기화 클럭 출력은 아날로그-디지털 변환기(210)와 다른 복조기 요소에 의해 사용된다.

도 1에 있어서, 설정 가능한 디코더(12)는 DSS 및 DVB 신호 포맷을 디코딩하기 위해 필요한 기능을 제공한다. 디코더(12)의 기본 기능은 펑춰드 상승 (convolutional) 비터비 디코더(50, 60), 심벌-바이트 맵퍼(mapper)(70), 디인터리버(deinterleaver) 네트워크(75, 80, 85, 90, 95), 리드-솔로몬(Reed-Solomon) 디코더(110), 및 디스크램블러(descrambler)(115)를 포함한다. 이들 개별적인 기능은 예컨대 이전에 언급한 참고 문헌 " 디지털 통신" 에 설명되어 공지되었다. 디코더(12) 요소의 동작 특성은 DSS 및 DVB 모드에 대해 표 2에 도시되었다.

디코더(12)는 표 2에 나열된 바와 같이, 세 개의 입력 신호 포맷에 대해, 코드 율, 디인터리버 형태, 심벌-바이트 맵핑, 및 디스크램블러의 요구 사항에서의 차이점에 적응한다. 이들 차이는 디코더(12) 기능을 이하에서 설명하는 바와 같이 설정함으로써 적응된다.

디코더 스테이지(50 및 60)는 표 2에 도시된 다양한 코드 율을 디코딩할 수 있는 펑춰드 상승 비터비 디코더를 구성한다. 유니트(50 및 60)는, 유니트(50)의 입력에 인가되는, 유니트(25)로부터 출력되는 필터링된 디지털 비디오 신호를 처리하고, 디코드하며, 에러 정정한다. 이들 유니트는 랜덤 전송 에러의 제 1 레벨의 정정을 제공한다. DSS 위성 신호 설정에 있어서, 가능한 두 개의 코드 율(2/3 또는 6/7)중 하나가 선택된다. 대조적으로, DVB 위성 신호 구성에 있어서, 가능한 5개의 코드 율(1/2, 2/3, 3/4, 5/6 또는 7/8)중 하나가 선택될 수 있다. 이러한 환경에서" 코드 율" 이라는 용어는 코드화된 데이터에 의해 운반되는 에러 정정 오버헤드(overhead)를 한정한다. 예컨대, 1/2의 코드 율은 각 입력 데이터 비트에 대해 2 개의 데이터 비트가 인코드됨을 의미한다. 유사하게, 7/8의 코드 율은 각 7 개의 입력 데이터 비트에 대해 8개의 데이터 비트가 인코드됨을 의미한다. 송신된 데이터 스트림의 변동 가능한 코드 율은, 1/2의 기본 코드 율로 코드화된 인코드된 데이터 스트림으로부터 비트를 제거함으로써 달성된다. 예컨대, 2/3의 코드 율을 얻기 위하여, 2 개의 입력 데이터 비트를 1/2 코드 율로 코딩함으로써 생성된 4 개의 비트 중, 송신될 3 개 비트는 남겨두면서, 하나가 삭제된다. 다른 코드 율은 동일한 원리를 사용하여 얻어진다.

비터비 디코딩과, " 위치 홀더(place holder)" 인 더미(dummy) 비트의 삽입을 허용하기 위하여, 유니트(50)는 비디오 신호 입력 데이터 스트림의 동기화를 위한 설비를 포함한다. 이것은 수신되는 특정 코드를 위해 인터페이스(100)를 통해 제어 신호에 의해 설정되는 동기화 상태 장치(synchronization state machine)를 사용하여 달성된다. 동기화는 입력 데이터 스트림에서 비트 위치와 위상의 모호성을 모두 식별하고 해결함으로써 달성된다. 비트 위치와 위상의 모호성은 수신, 디코딩, 재인코딩 및 입력 데이터와 재 인코드된 데이터를 비교하는 처리에 의해 식별된다. 성공적인 동기화는 재인코드된 입력 데이터와 원래의 입력 데이터 사이의 허용 가능한 에러 율에 의해 표시된다. 이러한 처리를 위하여, 입력 신호 내의 위상 및 비트 위치의 모호성으로부터 야기되는 모든 가능한 상태는 동기화 상태 장치에 의해 테스트된다. 동기화가 얻어지지 않는다면, 유니트(50)에 의해 동기화 되지않았다는(out-of-lock) 표시가 생성된다. 이러한 표시는 복조기(10)(도 5)의 VCO(255)가 입력 데이터 스트림에 코드 형태와 설정에 의존하는 위상 이동을 삽입하도록 한다. 이러한 동기화 처리는 동기화가 이루어질 때까지 반복된다. 비록 이것이 양호한 동기화 방법이라 할지라도, 다른 동작 시퀀스를 사용한 다른 방법도 가능하다.

상술한 바와 같이, 데이터 스트림이 동기화된 후, 송신기에서 삭제된 비트와 동일한 개수의 교체 " 위치-홀더" 더미 비트가 데이터 스트림 내로 삽입된다. 유니트(50) 내에서 설정 가능한 상태의 장치는, 수신된 데이터 스트림의 특정 코드 형태와 코드 율을 위하여 적절한 " 위치-홀더" 더미의 비트를 삽입하는데 사용된다. 마이크로 컨트롤러(105)로부터 인터페이스(100)를 통해 전달된 제어 신호에 따라, 유니트(50)는 유니트(50) 내의 레지스터를 로딩함으로써 선택된 코드 율을 위해 설정된다. " 위치-홀더" 비트 삽입 상태 장치는, 로딩된 레지스터 정보에 따라, 적절한 코드 율 선택을 위해 정확한 개수의 위치-홀더 비트를 삽입하도록 설정된다. 유사하게, 유니트(50)의 비터비 동기화 네트워크도 이러한 정보를 사용하여 적절하게 설정된다. " 위치-홀더" 비트 삽입 이후, 1/2의 고정된 기본 코드 율은 유니트(50)로부터 출력된다. 이것은 표 2에 도시된 전송된 다양한 코드 율 모두가, 고정된 기본 코드 율(1/2)로 동작하는 단일의 비터비 디코더(60)를 사용하여 디코드됨을 의미한다. 유니트(50) 내에서 삽입된 " 위치-홀더" 비트는 비터비 디코더(60) 내에서 식별된다. 이러한 위치-홀더 비트 식별로부터 얻어진 정보는 비터비 디코더 알고리즘이 데이터를 정확하게 디코드할 수 있도록 한다. 최종 비터비 디코더(60) 출력은멀티플렉서(65)에 제공된다.

위성 입력 신호 설정에 있어서, 비터비 디코더(60)의 출력은, 인터페이스(100)로부터의 제어 신호에 응답하여, 멀티플렉서(65)에 의해 심벌-바이트 맵퍼(70)에 제공된다. 맵퍼(70)는 비터비 디코더(60)의 단일 비트 출력을 8비트의 맵핑된 데이터 바이트로 변환한다. 선택적으로, 케이블 신호 입력 설정에 있어서, 유니트(45)의 차동 디코드된 출력은 제어 신호 상태에 응답하여 멀티플렉서(65)에 의해 맵퍼(70)에 제공된다. 또한, 케이블 입력 신호 설정에 있어서, 맵퍼(70)의 기능은 64 또는 256 점의 심벌 배열 중 어느 것이 선택되었는 지에 따라 변화한다. 64 점의 QAM 배열이 선택되었다면, 맵퍼(70)는 배열의 64점의 각각에 대한 6비트 심벌 코드를 8비트의 맵핑된 데이터 바이트로 변환시킨다. 대조적으로, 256 점의 QAM 배열 구성에 있어서, 맵퍼(70)는 배열의 각 256 점에 대한 8비트 심벌 코드를 8비트 맵핑된 데이터 바이트로 변환시킨다. 심벌-바이트 맵핑 변환은, 선택된 심벌 배열 및 시스템의 출력 바이트 요구 사항에 따라 변동될 수 있다.

맵퍼(70)의 맵핑된 데이터 출력은 추가의 처리를 위하여 동기화 유니트(75)와 메모리(95)에 제공된다. 이러한 맵핑된 데이터 출력은 인터리브된 데이터이다. 즉, 데이터는 송신에 앞서 사전에 결정된 시퀀스로 배열된다. 인터리빙 동작의 목적은, 시간적으로 사전에 결정된 시퀀스로 데이터를 전개 또는 분산시켜, 송신 중의 데이터 손실이 연속된 데이터의 손실을 초래하지 않도록 하는 것이다. 대신에, 손실된 임의의 데이터는 분산되고, 따라서 보다 쉽게 숨길 수 있거나 또는 보다 쉽게 정정된다. 동기화 유니트(75) 및 메모리(95)는, 디인터리버 어드레스생성기(80, 85) 및 멀티플렉서(90)와 함께, 데이터를 원래의 시퀀스로 복구하기 위한 설정 가능한 디인터리버 기능을 구성한다. DSS 모드에 있어서, 정보 이론에 대한 I.E.E.E 회보(IT-15권, 1970년 5월호)의 " 최적 인터리버의 실현" 에서 기술된 바와 같이, Ramsey에 의해 제안된 디인터리빙 알고리즘이 사용된다. 대조적으로, DVB 모드에 있어서는, 통신 기술에 대한 I.E.E.E 회보(COM-19권, 1971년 10월호)의 " 전형적인 버스트 채널을 위한 버스트 정정 코드" 에서 기술된 바와 같이, Forney에 의해 제안된 알고리즘이 사용된다.

동기화 네트워크(75)는 인터리브된 데이터 신호 내의 동기 워드를 검출하고, 데이터의 시작부에 동기화된 출력 신호를 제공한다. 동기 워드는 그들 자체가 인터리브되지는 않지만, 시간상에서 주기적인 간격으로 발생한다. 동기 워드의 검출을 가능케 하기 위하여, 동기 워드와 기대되는 데이터 패킷의 길이를 식별하는 정보가 유니트(75) 내의 레지스터 내에 로드된다. 이러한 정보는, 마이크로 컨트롤러(105)에 의한 제어 신호에 의해 인터페이스(100)를 통해 제공된다. 유니트(75)로부터의 출력 동기화 신호는, 유니트(80 및 85)로부터의 어드레스 신호를 맵퍼(70)로부터 인터리브된 데이터와 동기화하기 위하여, 어드레스 생성기(80 및 85)에 제공된다. 생성된 어드레스 신호는 이후 멀티플렉서(90)를 통해 메모리(95)에 인가된다.

DSS 모드에 있어서, 멀티플렉서(90)는 제어 신호의 상태에 따라 생성기(85)로부터의 어드레스 신호를 메모리(95)에 인가한다. DVB 모드에 있어서, 멀티플렉서(90)는 생성기(80)로부터의 어드레스 신호를 다른 제어 신호 상태에 응답하여 메모리(95)에 인가한다. 생성기(85)는 Ramsey 디인터리빙 기능을 실현하기위하여 DSS 모드에서 사용되고, 생성기(80)는 Forney 디인터리빙 기능을 실현하기 위하여 DVB 모드에서 사용된다. 이들 디인터리빙 기능은 논리 상태 장치를 사용하여 실현된다. 생성기(80 및 85)는 판독 및 기록 어드레스의 시퀀스를 생성하고, 멀티플렉서(90)를 통해 메모리(95)에 전달되는 해당 메모리 제어 신호(판독, 기록 및 출력 인에이블과 같은)를 생성한다. 생성기(80, 85)에 의해 생성된 기록 어드레스의 시퀀스는, 맵퍼(70)로부터 인터리브된 데이터가, 입력 인터리브된 데이터가 수신되는 순서로, 메모리(95)의 메모리 위치에 기록되는 것을 보장한다. 생성기(80, 85)에 의해 생성된 판독 어드레스의 시퀀스는, 데이터가 메모리(95)로부터 원하는 디인터리브된 순서로 판독되는 것을 보장한다. 메모리(95)로부터 최종 디인터리브된 출력 데이터는 리드-솔로몬 디코더(110)에 제공된다. 설정 가능한 디인터리버 기능의 동작과 관련된 추가의 배경 정보는 공동계류(co-pending) 중인 J. S. Stewart에 의한 미국 특허 출원(08/346,950호)에 기술되어 있다.

리드-솔로몬 디코더(110)는 디코더(12)의 모든 모드에서 동작하고, 메모리(95)로부터 디인터리브된 출력 데이터를 에러 정정한다. 리드-솔로몬 디코더(110)는, 인터페이스(100)로부터의 제어에 응답하여 로드되는 내부 레지스터에 의해 설정된다. 이들 레지스터에 로드되는 정보는, 메모리(95)로부터의 디인터리브된 출력 데이터 내에서 기대되는 데이터의 특정 패킷 길이를 디코드하기 위하여, 유니트(110)를 설정한다. 정보는, 예컨대 데이터 내에서 기대되는 패리티 바이트의 수와 형태, 패킷당 에러 정정 바이트의 수, 및 사용된 리드-솔로몬 디코더 기능의 형태를 선택하는 파라미터와 같은 다른 설정 파라미터를 포함할 수 도 있다.

유니트(110)로부터 출력되는 리드-솔로몬 디코드된 데이터는 디스크램블러(115)와 멀티플렉서(120)에 모두 제공된다. DSS 모드에 있어서, 멀티플렉서(120)는 제어 신호 상태에 응답하여, 유니트(110)로부터의 디코드된 데이터를 출력 프로세서(125)에 인가한다. 대조적으로, 표 2에 도시된 바와 같이, 케이블 및 위성 DVB 모드 모두에 있어서, 유니트(110)로부터의 디코드된 데이터는 먼저 디스크램블러(115)에 의해 디스크램블된다. 이들 모드에 있어서, 멀티플렉서(120)는 다른 제어 신호 상태에 응답하고, 유니트(115)로부터의 디스크램블된 출력을 출력 프로세서(125)에 인가한다. 출력 프로세서(125)는 멀티플렉서(120)로부터의 출력 데이터를 처리하고, 도 1의 시스템을 위한 출력 데이터를 제공한다. 출력 프로세서(125)는 출력 데이터를 다른 비디오 수신기 처리 네트워크에 인터페이스시키기 위하여 필요한 기능을 제공한다. 이들 기능은, 출력 데이터를 적합한 논리 레벨로 일치시키는 것과, 다른 비디오 수신기 네트워크와의 인터페이스를 용이하게 하기 위한 출력 데이터 신호와 관련된 클럭 신호를 제공하는 것을 포함한다. 최종적으로, 본 발명을 사용하는 시스템에서 MPEG 호환성이 필수적이지는 않지만, 유니트(125)로부터의 출력 데이터는, 비디오 데이터 압축 해제에 사용되는 동기화 및 에러 표시 정보를 제공하기 위하여, MPEG 호환 가능한 운송 프로세서(130)에 의해 처리된다. 운송 프로세서(130)는 또한, 헤더 정보의 분석에 기초한 형태에 따라 데이터를 분리시킨다. 프로세서(130)로부터 출력되는 데이터는, NTSC 인코더(140)에 의한 NTSC 포맷 신호로의 인코딩을 위하여 적합한 비디오 데이터를 제공하기 위하여, MPEG 압축 해제기(135)에 의해 압축 해제된다. 유니트(140)로부터의 인코드된압축 해제 출력 데이터는, 디스플레이 장치(도시 안됨)를 포함하는 디스플레이 처리 회로에 제공된다.

도 2의 실시예에 있어서, 도 1의 복조기(10)와 디코더(12)는, DSS 위성 신호 포맷을 처리하기 위하여 제어 신호를 통해 설정된다. 도 2에 도시된 네트워크는, 도 1과 관련하여 이전에 설명된 바와 같은 동일한 기능을 수행한다. 이러한 DSS 모드에 있어서, 복조기(10)의 AGC 루프(도 5 및 도 6과 관련하여 설명되었음)는 멀티플렉서(40)를 통해 QPSK 슬라이서 출력을 사용한다. 이 후, 유니트(25)로부터 출력되는 이득이 제어되고, 필터링된 최종 디지털 비디오 신호는, 디코더(12)의 유니트(50 및 60)에 의해 처리되고, 비터비 디코드되며 에러 정정된다. 이러한 DSS 모드에 있어서, 유니트(50)는 이전에 한정한 바와 같이 2/3 또는 6/7 코드 율을 위하여 설정될 수 있다. 유니트(60)로부터의 비터비 디코드된 최종 출력은 멀티플렉서(65)를 통해 심벌-바이트 맵퍼(70)로 전달된다. 맵퍼(70)의 출력은, 예컨대 Ramsey 디인터리버 기능을 위하여 구성되는 유니트(75, 85, 90 및 95)에 의해 디인터리브된다. 메모리(95)로부터 디인터리브된 출력은 리드-솔로몬 디코더(110)에 의해 디코드되고, 멀티플렉서(120)를 통해 출력 프로세서(125)에 전달된다. 프로세서(125)로부터의 디코드되고 복조된 출력은 도 1과 관련되어 설명된 바와 같이 네트워크(130, 135 및 140)에 의해 처리된다.

도 3의 실시예에 있어서, 도 1의 복조기(10)와 디코더(12)는, DVB 위성 신호 포맷을 처리하기 위하여, 제어 신호를 통해 설정된다. 도 3에 도시된 네트워크는 도 1과 관련하여 이전에 설명된 바와 동일한 기능을 수행한다. DSS 모드에서와 같이, 이러한 DVB 위성 모드에 있어서, 복조기(10)의 AGC 루프는 멀티플렉서(40)를 통해 QPSK 슬라이서 출력을 사용한다. 유니트(25)로부터의 이득 제어되고, 필터링되며 디지털화된 최종 비디오 신호 출력은 이후, 디코더(12)의 유니트(50 및 60)에 의해 처리되고, 비터비 디코드되며 에러 정정된다. 이러한 DVB 모드에 있어서, DSS 모드와는 대조적으로, 유니트(50)는 5 개의 다른 코드 율(1/2, 2/3, 3/4, 5/6 및 7/8의 비율)을 위하여 구성될 수 있다. 유니트(60)로부터의 최종 비터비 디코드된 출력은 멀티플렉서(65)를 경유하여 심벌-바이트 맵퍼(70)에 전달된다. 맵퍼(70)의 출력은, Forney 디인터리버 기능을 위하여 설정되는 유니트(75, 80, 90 및 95)에 의해 디인터리브된다. 메모리(95)로부터의 디인터리브된 출력은 리드-솔로몬 디코더(110)에 의해 디코드되고, 유니트(115)에 의해 디스크램블되며, 이후 멀티플렉서(120)를 통해 출력 프로세서(125)에 전달된다. 프로세서(125)로부터의 디코드되고 복조된 출력은 도 1과 관련하여 설명된 바와 같이 네트워크(130, 135 및 140)에 의해 처리된다.

도 4의 실시예에 있어서, 도 1의 복조기(10)와 디코더(12)는 DVB 케이블 신호 포맷을 수신하도록 제어 신호를 통해 구성된다. 도 4에 도시된 네트워크는 도 1과 관련하여 이전에 설명한 바와 동일한 기능을 수행한다. 이러한 DVB 케이블 모드에 있어서, 복조기(10)의 AGC 루프는 멀티플렉서(40)를 통해 QAM 슬라이서 출력을 사용한다. QAM 슬라이서는, 복조기(10)의 입력 신호에 따라, 64 또는 256 점의 심벌 배열을 위하여 설정된다. 멀티플렉서(40)의 출력에서 선택된 슬라이서 설정에 의해 회복된 최종 데이터는 유니트(45)에 의해 차동적으로 디코드되고, 디코더(12)의 멀티플렉서(65)에 제공된다. 유니트(45)의 디코드된 출력은 멀티플렉서(65)를 통해 심벌-바이트 맵퍼(70)에 전달된다. 맵퍼(70)의 출력은, 예컨대 Forney 디인터리버 기능을 위해 설정되는 유니트(75, 80, 90 및 95)에 의해 디인터리브된다. 메모리(95)로부터의 디인터리브된 출력은 리드-솔로몬 디코더(110)에 의해 디코드되고, 유니트(115)에 의해 디스크램블되며, 멀티플렉서(120)를 통해 출력 프로세서(125)에 전달된다. 프로세서(125)로부터의 디코드되고 복조된 출력은 도 1과 관련하여 설명된 바와 같이 네트워크(130, 135 및 140)에 의해 처리된다.

복조기(10) 및 디코더(12) 모두의 기능들과, 이들 기능들을 설정하고 선택하는 수단은 다양한 방법으로 실현될 수 있다. 예컨대, 기능을 선택하기 위한 멀티플렉서를 사용하는 대신에, 이러한 기능을 수행하기 위하여 설정 가능한 논리 네트워크가 사용될 수 있다. 선택적으로, 선택을 위한 멀티플렉서를 사용하는 대신에, 개별적인 기능 출력 사이에서 선택하기 위하여, 3상태 논리 버퍼링 구조가 사용될 수 있다. 또한, 본 발명의 원리를 적용함으로써, 다양한 입력 신호 포맷의 디코딩 및 복조를 제공하기 위하여, 기능들 자체가 다양화될 수 있다.

Claims (22)

1. 위성, 지상 또는 케이블 송신 모드에 적합한 복수의 다양한 포맷중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 수신하고 적응적으로(adaptively) 처리하기 위한 시스템에서,

   복수의 코드 율로부터 제어가능하게 선택된 임의의 코드 율의 함수로서, 디코드된 출력을 제공하기 위한 적응 디코더(adaptive decoder)(50, 60)로서, 상기 디코드된 출력은 각각의 다양한 송신 모드를 위한 하나의 다른 신호 포맷으로 전송을 위해 인코드된 입력 신호로부터 제공되는, 적응 디코더(50, 60)와;

   복수의 디인터리빙(deinterleaving) 기능으로부터 제어가능하게 선택된 해당 디인터리빙 기능에 따라, 상기 디코드된 출력을 디인터리빙하기 위한 적응 디인터리버(80, 85, 90)로서, 상기 선택된 디인터리빙 기능으로 설정되는, 적응 디인터리버(80, 85, 90)와;

   디인터리브된 출력 데이터를 처리하기 위한 출력 신호 프로세서(125)를,

   포함하는 장치.
2. 제 1항에 있어서, 상기 적응 디코더는, 상기 입력 신호를 디코드하기 위하여, 선택된 디코딩 기능으로 설정된 적응 비터비(Viterbi) 디코더인, 장치.
3. 제 1항에 있어서, 상기 출력 프로세서는 상기 디인터리브된 출력 데이터를디스크램블링(descrambling)하기 위한 디스크램블러(115)를 포함하고, 상기 디인터리브된 출력 데이터는, 상기 입력 신호가 사전에 결정된 포맷을 나타낼 때, 상기 디스크램블러를 우회하는, 장치.
4. 제 1항에 있어서, 다양한 신호 포맷으로 인코드된 상기 입력 신호를 제공하기 위하여, 변조된 비디오 입력 신호를 복조하기 위한 복조기(10)를 더 포함하는, 장치.
5. 위성, 지상 또는 케이블 송신에 적합한 복수의 다양한 포맷 중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 수신하고 적응적으로 처리하기 위한 시스템에서,

   복수의 코드 율로부터 제어가능하게 선택된 임의의 코드 율의 함수로서 제 1의 디코드된 출력을 제공하기 위한 적응 디코더(50, 60)와;

   복수의 디인터리빙 기능으로부터 제어가능하게 선택된 해당 디인터리빙 기능에 따라, 상기 제 1의 디코드된 출력을 디인터리빙하기 위한 적응 디인터리버(80, 85, 90)와;

   디인터리브된 출력 데이터를 처리하기 위한 출력 신호 프로세서(125)를,

   포함하며,

   상기 적응 디코더는 상기 인코드된 비디오 신호가 사전에 결정된 포맷을 나타낼 때 우회되는, 장치.
6. 제 5항에 있어서, 상기 인코드된 비디오 신호가 상기 사전에 결정된 포맷을 나타낼 때, 상기 제 1의 디코드된 출력으로서 차동적으로 디코드된 출력을 제공하기 위한 차동 디코더(45)를 더 포함하는, 장치.
7. 제 4항에 있어서, 상기 복조기는 QAM 변조된 비디오 입력 신호를 복조시키는, 장치.
8. 제 1항에 있어서, 상기 입력 신호의 상기 다양한 신호 포맷과 다양한 심벌 배열의 함수로서 디인터리브될 데이터를 선택적으로 맵핑하기 위한 적응 바이트 맵퍼(70)를 더 표함하는, 장치.
9. 제 7항에 있어서, 상기 복조기는 QPSK 변조된 비디오 입력 신호를 복조시키는, 장치.
10. 제 1항에 있어서, 상기 적응 디코더와 적응 디인터리버는, 상기 디인터리브된 출력 데이터에서의 상기 에러 추정 값에 따라, 상기 인코드된 비디오 신호의 포맷과 호환되도록 자동적으로 설정되는, 장치.
11. 제 1항에 있어서, 상기 디인터리브된 출력 데이터 내의 에러를 정정하기 위한 적응 에러 프로세서(110)로서, (a) 에러 함수 형태, (b) 에러 정정 코드 길이, 및 (c) 데이터 패킷 길이 중 적어도 하나를 변화시킴으로써 다양한 신호 포맷 사이에서 적응되는, 적응 에러 프로세서(110)를 더 포함하는, 장치.
12. 제 11항에 있어서, 상기 적응 에러 프로세서는, 상기 디인터리브된 출력 데이터 내의 패리티 데이터에 적응함으로써, 다양한 신호 포맷 사이에서 적응하는, 장치.
13. 제 11항에 있어서, 상기 적응 에러 프로세서는 리드-솔로몬(Reed-Solomon) 디코더인, 장치.
14. 위성, 지상 또는 케이블 송신 모드에 적합한 복수의 다양한 포맷 중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 수신하고 적응적으로 처리하기 위한 시스템에서,

    복수의 코드 율로부터 제어가능하게 선택된 임의의 코드 율의 함수로서 디코드된 출력을 제공하기 위한 적응 디코더(50, 60)로서, 상기 디코드된 출력은, 각각의 다양한 송신 모드를 위한 하나의 다른 신호 포맷으로 전송을 위해 인코드된 입력 신호로부터 제공되는, 적응 디코더(50, 60)와;

    상기 디코드된 출력 내의 에러를 검출하고 정정하기 위한 적응 에러 디코더(110)로서, (a) 에러 함수 형태, (b) 에러 정정 코드 길이, 및 (c) 데이터패킷 길이 중 적어도 하나를 변화시킴으로써 다양한 신호 포맷 사이에서 적응되는, 적응 에러 디코더(110)와;

    상기 에러 정정된 데이터를 처리하기 위한 출력 신호 프로세서(125)를,

    포함하는 장치.
15. 제 14항에 있어서, 상기 적응 에러 디코더는 리드-솔로몬(Reed-Solomon) 디코더인, 장치.
16. 위성, 지상 또는 케이블 송신에 적합한 복수의 다양한 포맷 중 임의의 하나의 전송을 위해 인코드된 비디오 신호를 수신하고 적응적으로 처리하기 위한 시스템에서,

    복수의 디인터리빙(deinterleaving) 기능으로부터 제어가능하게 선택된 해당 디인터리빙 기능에 따라, 상기 인코드된 비디오 신호를 디인터리빙하기 위한 적응 디인터리버(80, 85, 90)와;

    상기 디인터리브된 출력 내의 에러를 검출하고 정정하기 위한 적응 에러 디코더(110)로서, (a) 에러 함수 형태, (b) 에러 정정 코드 길이, 및 (c) 데이터 패킷 길이 중 적어도 하나를 변화시킴으로써 다양한 신호 포맷 사이에서 적응되는, 적응 에러 디코더(110)와;

    상기 에러 정정된 데이터를 처리하기 위한 출력 신호 프로세서(125)를,

    포함하는 장치.
17. 제 16항에 있어서, 상기 적응 에러 디코더 기능은 리드-솔로몬 기능인, 장치.
18. 제 16항에 있어서, 상기 적응 디인터리버는 상기 선택된 디인터리빙 기능으로 설정되는, 장치.
19. 위성, 지상 또는 케이블 송신 모드에 적합한 복수의 다양한 포맷 중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 적응적으로 처리하는 방법으로서,

    디코드된 출력을 제공하기 위해, 복수의 코드 율로부터 제어가능하게 선택된 임의의 코드 율의 함수로서 입력 신호를 적응적으로 디코딩하는 단계로서, 상기 입력 신호는 각각의 다른 송신 모드를 위한 하나의 다른 신호 포맷으로 전송을 위해 인코드되는, 적응적으로 디코딩하는 단계와;

    복수의 디인터리빙 기능으로부터 해당 디인터리빙 기능을 제어가능하게 선택하는 단계와;

    상기 선택된 디인터리빙 기능으로 상기 적응 디인터리버를 설정하는 단계와;

    상기 선택된 디인터리빙 기능을 사용하여 상기 디코드된 출력을 적응적으로 디인터리빙하는 단계와;

    상기 디인터리브된 데이터를 처리하는 단계를,

    포함하는 비디오 신호를 적응적으로 처리하는 방법.
20. 위성, 지상 또는 케이블 송신에 적합한 복수의 다양한 포맷 중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 적응적으로 처리하는 방법으로서,

    복수의 코드 율로부터 임의의 코드 율을 제어가능하게 선택하는 단계와;

    디코드된 출력을 제공하기 위해 상기 제어가능하게 선택된 코드 율의 함수로서, 각각의 다른 송신 모드를 위한 하나의 다른 신호 포맷으로 전송을 위해 인코드된 입력 신호를 적응적으로 디코딩하는 단계와:

    상기 디코드된 출력에서의 에러를 적응적으로 검출하는 단계와;

    (a) 에러 함수 형태, (b) 에러 정정 코드 길이, 및 (c) 데이터 패킷 길이 중 적어도 하나를 변화시킴으로써 상기 디코드된 출력에서의 상기 검출된 에러를 적응적으로 정정하는 단계와;

    상기 에러 정정된 데이터를 처리하는 단계를,

    포함하는 비디오 신호를 적응적으로 처리하는 방법.
21. 위성, 지상 또는 케이블 송신에 적합한 복수의 다양한 포맷 중 임의의 하나로 전송을 위해 인코드된 비디오 신호를 적응적으로 처리하는 방법으로서,

    복수의 디인터리빙 기능으로부터 해당 디인터리빙 기능을 제어가능하게 선택하는 단계와;

    상기 선택된 디인터리빙 기능을 사용하여 상기 디코드된 출력을 적응적으로 디인터리빙하는 단계와;

    다양한 신호 포맷의 디인터리브된 출력 내의 에러를 검출하는 단계와;

    (a) 에러 함수 형태, (b) 에러 정정 코드 길이, 및 (c) 데이터 패킷 길이 중 적어도 하나를 변화시킴으로써 다양한 신호 포맷의 디인터리브된 출력에서의 에러를 적응적으로 정정하는 단계와;

    상기 에러 정정된 데이터를 처리하는 단계를,

    포함하는 비디오 신호를 적응적으로 처리하는 방법.
22. 제 21항에 있어서, 상기 선택된 디인터리빙 기능으로 상기 적응 디인터리버를 설정하는 단계를 더 포함하는, 비디오 신호를 적응적으로 처리하는 방법.