CN112583771B

CN112583771B - 数据映射器与数据映射方法

Info

Publication number: CN112583771B
Application number: CN201910940376.3A
Authority: CN
Inventors: 庄秉卓; 李恽岳; 黄善煊
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-09-30
Filing date: 2019-09-30
Publication date: 2023-08-08
Anticipated expiration: 2039-09-30
Also published as: CN112583771A

Abstract

本申请公开数据映射器和数据映射方法，数据映射器包含：N个映射器，每个映射器能够将第一格式的信号转换为第二格式的信号，并包含控制器、多个映射电路、输出控制电路与储存电路。该控制器包含：译码电路，其接收并译码第一格式的信号的一部分，以得知第一格式的信号所关联的控制信号的类型；以及转换控制电路，其依据该控制信号的类型产生选择信号选择该些映射电路的其中之一执行转换。该些映射电路接收第一格式的信号与选择信号，依据该选择信号，该被选择的映射电路将第一格式的信号转换为第二格式的信号。该输出控制电路耦接该些映射电路，并输出第二格式的信号的至少一部分作为有效输出信号。该储存电路暂存并输出该有效输出信号。

Description

数据映射器与数据映射方法

技术领域

本发明是关于数据映射器与数据映射方法，尤其是关于藉由多个映射器的其中之一执行转换的数据映射器与数据映射方法。

背景技术

一网桥(branch)(例如：显示端口(DisplayPort；DP)网桥)可转换传输一来源接口(例如：DP接口)的信号给一目标接口(例如：DP接口或高画质多媒体接口(HDMI))；若该来源接口的信号的编码方式不同于该目标接口的信号的编码方式，该网桥须执行适当的信号转换。

以支持DP 2.0标准规范(version 2.0 of the DisplayPort^TM audio/videostandard)的一DP网桥为例，由于DP 2.0标准规范定义两种不同的信道编码(channelcoding)类型，分别是128b/132b信道编码与8b/10b信道编码，该DisplayPort网桥所执行的该来源与目标接口之间的转换传输可能是基于下列四种情形的其中之一：

(1)来源与目标接口均采8b/10b信道编码；

(2)来源接口采8b/10b信道编码，目标接口采128b/132b信道编码；

(3)来源接口采128b/132b信道编码，目标接口采8b/10b信道编码；以及

(4)来源与目标接口均采128b/132b信道编码。

情形(1)的转换传输处理请参阅DP 2.0标准规范的Figure 2-74及其说明(例如：第2.6.3节与第2.6.4节)；情形(2)不太可能发生，这是因为若该来源接口采用8b/10b信道编码，该DP网桥只要转换传输8b/10b信道编码信号即可；情形(4)的转换传输处理请参阅DP2.0标准规范的Figure 2-106及其说明(例如：第2.6.3节与第2.6.4节)。

然而，DP 2.0标准规范未规范如何执行情形(3)下的信号转换传输；换言之，情形(3)的转换传输处理是本领域亟待解决的问题。

发明内容

本发明之一目的在于提供一种数据映射器与数据映射方法，以将一第一格式的信号转换为一第二格式的信号。

本发明的数据映射器的一实施例包含N个映射器，该N为正整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，并包含一控制器、多个映射电路、一输出控制电路以及一储存电路。该控制器包含一译码电路与一转换控制电路。该译码电路用来接收该第一格式的信号并译码该第一格式的信号的至少一部分，以得知该第一格式的信号所关联的一控制信号的类型；该转换控制电路用来依据该控制信号的类型，产生一选择信号选择多个映射电路的其中之一执行转换。该多个映射电路用来接收该第一格式的信号与该选择信号，并包含一控制符号映射电路、一垂直空白区间识别符(VB-ID)映射电路、一主串流属性(MSA)映射电路、一次要数据包(SDP)映射电路与一视频映射电路。该控制符号映射电路用来于该选择信号选择该控制符号映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；该VB-ID映射电路用来于该选择信号选择该VB-ID映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；该MSA映射电路用来于该选择信号选择该MSA映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；该SDP映射电路用来于该选择信号选择该SDP映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；该视频映射电路用来于该选择信号选择该视频映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号。该输出控制电路耦接该多个映射电路，用来输出该第二格式的信号的至少一部分作为一有效输出信号。该储存电路用来接收并输出该有效输出信号。

本发明的数据映射器的另一实施例包含N个映射器，该N为正整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，并包含一控制器、多个映射电路、一输出控制电路以及一储存电路。该控制器包含一译码电路与一转换控制电路。该译码电路用来接收该第一格式的信号并译码该第一格式的信号的至少一部分，以得知该第一格式的信号所关联的一控制信号的类型；该转换控制电路用来依据该控制信号的类型，产生一选择信号选择多个映射电路的其中之一执行转换。该多个映射电路用来接收该第一格式的信号与该选择信号，从而该多个映射电路的其中之一依据该选择信号将该第一格式的信号转换为该第二格式的信号。该输出控制电路耦接该多个映射电路，用来输出该第二格式的信号的至少一部分作为一有效输出信号。该储存电路用来接收并输出该有效输出信号。

本发明的数据映射方法是由N个映射器来执行，该N为大于一的整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，该数据映射方法的一实施例包含下列步骤：接收该第一格式的信号的一部或全部，并解码该第一格式的信号的至少一部分，以得知该第一格式的信号所关联的一控制信号的类型；依据该控制信号的类型产生一选择信号；依据该选择信号，选择多个映射电路的其中之一将该第一格式的信号转换为该第二格式的信号；输出该第二格式的信号的至少一部分作为一有效输出信号；以及依据一第一时钟域的时钟将该有效输出信号储存于一储存电路，再依据一第二时钟域的时钟从该储存电路输出该有效输出信号。

附图说明

图1显示现有技术的128b/132b信道编码的MST信号；

图2显示现有技术的8b/10b信道编码的MST信号；

图3显示现有技术的DisplayPort网桥的前端电路；

图4显示现有技术的DisplayPort网桥的后端电路；

图5a显示本申请的数据映射器的一实施例；

图5b显示图5a的每个映射器的一实施例；

图6显示图5b的控制器的一实施例；

图7a显示图6的译码电路的一实施例；

图7b显示图6的转换控制电路的主串流有限状态机的一实施例；

图7c显示图6的转换控制电路的SDP串流有限状态机的一实施例；

图7d～7g显示图6的转换控制电路如何依据控制信号的类型、主串流有限状态机的状态与SDP串流有限状态机的状态来选择映射电路(活动区块)；

图8显示图5b的多个映射电路的一实施例；

图9显示图8的SDP映射电路的编码与交错电路的一实施例；以及

图10显示本申请的数据映射方法的一实施例。

具体实施方式

本申请包含一种数据映射器(Payload mapper)，用来将N个第一格式的信号分别转换(或说重新编排)为N个第二格式的信号，该N为正整数(例如：大于1的整数)。举例而言，该数据映射器包含于一DP网桥，该显示端口网桥支持DisplayPort 2.0标准规范，能够转换传输一多重串流传输(Multi-Stream Transport,MST)信号；转换传输前，该MST信号可能为128b/132b信道编码的信号如图1所示，转换传输后，该MST信号可能为8b/10b信道编码的信号如图2所示。图1的MST信号包含多个链路层帧(Link Layer Frame)，每个链路层帧包含一链路层控制协议(Link Layer Control Protocol,LLCP)的字段与多个MST包(MSTPackets,MTPs)(例如：MTP_0～MTP_1023)，每个MTP包含多个虚通道的数据(VirtualChannel Payload,VC Payload)(例如：VC Payload_1～VC Payload_2)与一MTP间隔(Int)，前述N个第一格式的信号源自于一MTP，分别对应N个虚通道的数据，每个第一格式的信号包含四个路径(lane0～3)的数据信号与一个控制信号，上述每一路径的数据信号为32位，本申请中，

[X:0]表示(X+1)个位。图2的MST信号包含多个MTP，每个MTP包含一多重串流传输包表头(Multi-Stream Transport Packet Header,MTPH)与多个时隙(time slots)(例如：Time Slot 1～20、Time Slot 21-32、或Time Slot 33-63)，该些时隙分别配置给不同虚通道(例如：VC1、VC2、VC3)以承载资料，该些虚通道中的N个虚通道的数据源自于前述N个第二格式的信号，每个第二格式的信号包含一个、或两个、或四个路径的信号与控制信号，上述每一路径的信号为8位的信号。

于前述例子中，该网桥的前端电路依据该MST信号(128b/132b信道编码)产生该N个第一格式的信号给该数据映射器，该数据映射器再输出该N个第二格式的信号至该网桥的后端电路，以供该后端电路据以输出该MST信号(8b/10b信道编码)，从而该网桥藉由该数据映射器完成该MST信号的转换与转换传输。图3显示该网桥的前端电路的示意图，图3的网桥前端电路300的功能方块包含一128b/132b信道编码物理层逻辑子层(128b/132bChannel Coding PHY Layer Logical Sub-layer)310、一编码开销保留区符号解复用器(Coding Overhead Place Holder Symbol Demuxer)320、一物理层同步符号保留区符号解复用器(PHY Sync Symbol Place Holder Symbol Demuxer)330、一用于译码的内容保护密码(Content Protection Cipher for Decryption)340、一LLCP解复用器350、一MTP解复用器360以及N个数据解复用器(Payload Demuxer)370，图3的功能方块的说明请参阅DP 2.0标准规范或其相关规范，其不在本申请的讨论范围内。图4显示该网桥的后端电路的示意图，图4的网桥后端电路400的功能方块包含N个数据复用器(Payload Multiplexer)410、N个路径计数调整(四个路径至实际路径数)(Lane Count Adjust(4lanes to actual lanecount))420、一非MTPH复用器(用于非表头时隙)

(Non-MTPH Multiplexer(for non-header time slots))430、一MTP复用器(MTPMultiplexer)440、一高清数字内容保护加密(High-Bandwidth Digital ContentProtection(HDCP)encryption)450、一扰码器(Scrambler)460以及一物理层逻辑(信道间偏移、8b/10b编码)(PHY Layer Logical(Inter-lane skew,8b/10encoding))470，图4的功能方块的说明请参阅DP2.0标准规范，不在本申请的讨论范围内。

为了将该N个第一格式的信号转换为该N个第二格式的信号，本申请的数据映射器的一实施例可依该N个第一格式的信号所关联的信道编码(例如：128b/132b信道编码)解码该N个第一格式的信号以得到N个解码信号，然后依该N个第二格式的信号所关联的信道编码(例如：8b/10b信道编码)编译该N个解码信号以产生该N个第二格式的信号；然而，此方式会耗用大量电路面积、运算资源与电力。上述实施例中，该数据映射器包含N个映射器；每个映射器包含一译码器与一编码器，用来将一第一格式的信号转换为一第二格式的信号；该译码器包含一视频译码器与一音频译码器，用来译码该第一格式的信号以产生一解码信号；该编码器包含一视频编码器与一音频编码器，用来依据该解码信号产生该第二格式的信号。

据上所述，倘该数据映射器应用于DP网桥，当该网桥支持的串流数(亦即：N值)愈多，该数据映射器所需的译码器与编码器就愈多。然而，根据DP 2.0标准规范，该网桥在转换传输一MST信号时，不需解出该MST信号的内容，只需做虚通道数据重排与带宽管理计算即可；因此，本申请提出该数据映射器的另一实施例如图5a所示。图5a的数据映射器50包含N个映射器500，每个映射器500设置于一DP网桥的前端电路与后端电路之间(例如：图3的数据解复用器370与图4的数据复用器410之间)。图5b显示映射器500的一实施例。映射器500将一第一格式的信号S_{FORMAT_1}转换为一第二格式的信号S_{FORMAT_2}，再据以输出一有效信号S_OUT，其中该有效信号S_OUT是该第二格式的信号S_{FORMAT_2}的一部或全部。映射器500包含一控制器510、多个映射电路520、一输出控制电路530与一储存电路540。值得注意的是，图5a中，一映射器500所接收的S_{FORMAT_1}(例如：来自图3的一数据解复用器370的信号)通常不同于其它任一映射器500所接收的S_{FORMAT_1}(例如：来自图3的另一数据解复用器370的信号)。

图6显示控制器510的一实施例。图6的控制器510包含译码电路610和转换控制电路620。译码电路610用来接收该第一格式的信号S_{FORMAT_1}的一部或全部，并解码该第一格式的信号S_{FORMAT_1}的至少一部分，以得知该第一格式的信号S_{FORMAT_1}所关联的一控制信号的类型。举例而言，该第一格式的信号S_{FORMAT_1}为128b/132b信道编码的信号，源自于前述MST信号，包含四个路径信号(ln0_demux[31:0]、ln1_demux[31:0]、ln2_demux[31:0]、ln3_demux[31:0])与一控制信号(ctrl)，该控制信号用来指出当下该四个路径信号是否为控制符号(例如：下述的BS、BE、SS、SE、SF等等)；译码电路610接收前述四个路径信号的至少一部分与该控制信号，并据以进行译码，以得知该控制信号的类型，该控制信号是空白区间开始(Blanking Start,BS)、空白区间结束(Blanking End,BE)、次数据开始(Secondary DataStart,SS)、次数据结束(Secondary Data End,SE)、或串流填充(Stream Fill,SF)(无意义的符号)等等，上述控制信号的类型的说明可见于DP 2.0标准规范。转换控制电路620用来依据该控制信号的类型，产生一选择信号SEL选择多个映射电路520的其中之一执行转换。

图7a显示译码电路610的一实施例，译码电路610接收前述路径信号ln0_demux[31:0]与控制信号ctrl，并依据该路径信号ln0_demux[31:0]的一部分ln0_demux[3:0]的值(例如：

4’b1000/4’b0010/4’b0110/4’b0101/4’b0111)与该控制信号来得知该控制信号的类型(例如：BE＝(ln0_demux[3:0]＝＝4’b1000)&ctrl；

BS＝(ln0_demux[3:0]＝＝4’b0010)&ctrl；

SS＝(ln0_demux[3:0]＝＝4’b0110)&ctrl；

SE＝(ln0_demux[3:0]＝＝4’b0101)&ctrl；

SF＝(ln0_demux[3:0]＝＝4’b0111)&ctrl)。本领域具有通常知识者可依据本申请使用已知或自行开发的技术来实现图7a的译码电路610。

请参阅图6。于一实施范例中，转换控制电路620的操作是由至少一有限状态机(finite state machine,FSM)来决定，该有限状态机是依该控制信号的类型来控制多个映射电路520的其中之一执行转换。依据DP标准规范，基于传输优先度等设计，次数据包(Secondary Data Packet,SDP)的处理是可以被垂直空白区间识别符(Vertical BlankingID,VB-ID)的处理、主串流属性(Main Stream Attribute,MSA)的处理、或视频的处理等等给分离开的(split)；考虑到上述情形，于一实施范例中，该至少一有限状态机包含一主串流有限状态机(st_main FSM)与一SDP串流有限状态机(st_sdp FSM)，藉由此二有限状态机交互参照彼此的状态，转换控制电路620可掌握一SDP被分离开来的情形。本领域具有通常知识者可依据本申请使用已知或自行开发的技术来实现该至少一有限状态机。

图7b显示前述主串流有限状态机的一实施例。请参阅图7b，该主串流有限状态机(后称第一FSM)的状态变化(st_main)说明如下：

(1)若第一FSM在任何状态下收到空白区间结束(BE)(亦即：收到译码电路610的通知指出该控制信号的类型为BE)，第一FSM进入视频映射状态(VIDEO_MAPPER)，以选择后述的视频映射电路(亦即：活动区块(active block)会是视频映射电路)。值得注意的是，当第一FSM在次数据包映射状态(SDP_MAPEER)下收到BE，这表示一SDP被视频数据分离开来(亦即：视频数据的处理穿插于该SDP的处理过程)。

(2)若第一FSM于任何状态下收到空白区间开始(BS)，第一FSM进入垂直空白区间识别符映射状态(VB-ID_MAPPER)，以选择后述的VB-ID映射电路。值得注意的是，当在SDP_MAPEER下收到BS，这表示一SDP被VB-ID分离开来。

(3)承(2)，在VB-ID_MAPPER结束后(例如：一链路符号时钟(linksymbol clock,lclk)的一个周期后)，若没有其它触发，第一FSM会从VB-ID_MAPPER回到空白区间状态(Blanking)。值得注意的是，转换控制电路620重置(reset)后，第一FSM进入Blanking。

(4)若第一FSM在VB-ID_MAPPER收到次数据开始(SS)，第一FSM会进入次数据开始第一阶段状态(SS1)；若第一FSM在

VB-ID_MAPPER未收到SS，第一FSM回到Blanking。

(5)若第一FSM在Blanking收到SS，第一FSM进入SS1。

(6)若第一FSM在SS1收到SS，第一FSM进入次数据开始第二阶段状态(SS2)；若上述情形是第一FSM连续收到二个SS，第一FSM从SS2进入主串流属性映射状态(MSA_MAPPER)，以选择后述的MSA映射电路。

(7)若第一FSM在MSA_MAPPER收到次数据或主串流属性结束(SE)，第一FSM进入主串流属性结束状态(SE_ST)。

(8)当条件(12)不成立时，第一FSM从SE_ST回到Blanking。

(9)当第一FSM在SS1未再收到其它SS(或说收到非SS(！SS))，这表示后续的输入数据类型(Input data type)是SDP数据(SDP DATA)而非主串流属性数据(MSA DATA)，第一FSM会进入SDP_MAPPER，以选择后述的SDP映射电路

(10)当第一FSM在SDP_MAPPER收到二个SS，这表示当后述的SDP映射电路正在接收/处理一SDP时，第一FSM可能收到了MSA数据；因此，在上述情形下，第一FSM会从SDP_MAPPER经由SS1、SS2进入MSA_MAPPER，以选择后述的MSA映射电路。

(11)当第一FSM在VB-ID_MAPPER下没有收到SS且该SDP串流有限状态机非处于闲置状态(IDLE)，这代表有一SDP被VB-ID给分离开来；因此，在VB-ID_MAPPER结束后，第一FSM直接回到SDP_MAPPER，以选择后述的SDP映射电路。

(12)当第一FSM在SE_ST下没有收到SE且该SDP串流有限状态机非处于IDLE，这表示有一SDP被MSA资料给分离开来；因此，第一FSM从SE_ST回到SDP_MAPPER，以选择后述的SDP映射电路。

(13)当第一FSM在SDP_MAPPER直接收到SE，第一FSM回到Blanking。

(14)若第一FSM连续收到三个SS且该SDP串流有限状态机非处于IDLE，这表示有一SDP被MSA资料给分离开来，且此事件在第一FSM收到该SDP的第一个SS时就发生了；在上述情形下，第一FSM进入SS第三状态(SS3)。

(15)承(14)，第一FSM进入MSA_MAPPER。

(16)若第一FSM连续收到二个SS，且后续未收到SS(或说收到非SS

(！SS))，第一FSM进入MSA_MAPPER。

图7c显示前述SDP串流有限状态机的一实施例。该SDP串流有限状态机(后称第二FSM)的状态变化(st_sdp)说明如下：

(i)当第一FSM的状态在Blanking或VB-ID_MAPPER时，若第二FSM

收到SS(亦即：收到译码电路610的通知指出该控制信号的类型为SS)，第二FSM会进入SS1，此时尚无法判断后续的输入数据类型是MSA或SDP。

(ii)承(i)，若第二FSM又收到SS，第二FSM进入SS2，此时尚无法判断后续的输入数据类型是MSA或SDP。

(iii)若第二FSM在SS2收到非SS(！SS)(亦即：收到译码电路610的通知指出该控制信号的类型不是SS)，这表示后续的输入数据类型是MSA而不在第二FSM的处理范围，第二FSM回到IDLE。

(iv)若第二FSM在SS2收到SS(亦即：第二FSM连续收到三个SS)，

这代表有一SDP被MSA资料给分离开来且这在第二FSM收到该

SDP的第一个SS时就发生了；此情形下，第二FSM进入主串流属性状态MSA_State。值得注意的是，当第一FSM进入

MSA_MAPPER时，第二FSM并不一定会进到MSA_State，反的当第二FSM进MSA_State时，第一FSM也会进到MSA_MAPPER，来处理MSA相关的转换传输，但此时第二FSM须记录这个状态，因为第二FSM在这个MSA_State代表着有次数据被MSA给分离开

来，因此当收到SE且离开了MSA_State后，就直接要处理次数据包。

(v)若第二FSM在MSA_State收到SE，这代表一SDP被MSA资料给分离开来的情形即将结束；此状况下，第二FSM进入次数据结束状态(SE_State)，以准备处理该SDP的表头字节(HB)与数据字节(DB)。

(vi)若第二FSM在SS1没有再收到SS(或说收到非SS(！SS))，这表示后续的输入数据类型是一没有被分离开来的SDP，第二FSM直接进入表头字节与数据状态(HB_AND_DATA)，以选择后述的SDP映射电路。

(vii)在HB_AND_DATA下，若第一FSM不在SDP_MAPPER，这表示有一SDP被其它资料(例如：MSA数据/VB-ID数据/视频数据)

分离开来，此时第二FSM返回HB_AND_DATA。值得注意的是，当第一FSM在SDP_MAPPER且第二FSM在HB_AND_DATA时，转换控制电路620选择后述的SDP映射电路；否则，转换控制电路

620选择其它映射电路。

(viii)若第一FSM在SDP_MAPPER或SE_ST，且第二FSM收到SE，

这代表一SDP的处理已结束，因此第二FSM回到IDLE。

图7d显示于该SDP串流有限状态机的状态维持在IDLE的情形下，转换控制电路620如何依据该控制信号的类型(Input data type)、该主串流有限状态机的状态(st_main)与该SDP串流有限状态机的状态(st_sdp)，从多个映射电路520(说明于后)选择一活动区块(active block)。图7e～g分别显示于该SDP串流有限状态机的状态非维持在IDLE的情形下，转换控制电路620如何依据该控制信号的类型、该主串流有限状态机的状态与该SDP串流有限状态机的状态，从多个映射电路520选择一活动区块。

图8显示多个映射电路520的一实施例，适用于符合DisplayPort 2.0标准规范的网桥，然而，本领域具有通常知识者可了解，基于不同应用，多个映射电路520的组成会有所不同。图8的实施例中，该第一格式的信号S_{FORMAT_1}的信道编码为128b/132b信道编码，该第二格式的信号S_{FORMAT_2}的信道编码为8b/10b信道编码。图8的多个映射电路520用来接收该第一格式的信号S_{FORMAT_1}与该选择信号SEL，且包含：一控制符号映射电路810；一VB-ID映射电路820；一MSA映射电路830；一SDP映射电路840；以及一视频映射电路850。当该选择信号SEL选择该些映射电路520的其中的一执行转换时，被选择的映射电路520将该第一格式的信号S_{FORMAT_1}转换为该第二格式的信号S_{FORMAT_2}。值得注意的是，由于该第一与第二格式的信号S_{FORMAT_1}、S_{FORMAT_2}的信道编码可事先得知，因此，依据该控制信号的类型，该第一与第二格式的信号S_{FORMAT_1}、S_{FORMAT_2}的数据编排方式(例如：底下表1～2、表3～4、表5～6、或表7～8)也可得知，从而多个映射电路520可按上述已知信息来执行数据重排。本领域具有通常知识者可依据本申请使用已知或自行开发的技术来实现图8的映射电路520。

请参阅图8。当该控制信号SEL选择控制符号映射电路810时，该第一格式的信号S_{FORMAT_1}包含128b/132b信道编码的控制符号，该第二格式的信号S_{FORMAT_2}包含8b/10b信道编码的控制符号，该二种格式的控制符号的对应关系实质上是一对一，因此控制符号映射电路810可直接依该对应关系做查表以输出该128b/132b信道编码的控制符号作为该8b/10b信道编码的控制符号。由于该8b/10b信道编码的控制符号为8位数据，因此控制符号映射电路810可转换该第一格式的信号S_{FORMAT_1}的有效部分(32位数据中的8位数据)作为该第二格式的信号S_{FORMAT_2}给输出控制电路530；或者控制符号映射电路810可转换该第一格式的信号S_{FORMAT_1}的全部(32位数据)作为该第二格式的信号S_{FORMAT_2}给该输出控制电路530，并输出一有效数(valid_num)(例如：下述的第二值＝1)或其等效信号给输出控制电路530，其中该有效数或其等效信号是用来告知输出控制电路530该第二格式的信号S_{FORMAT_2}中哪些数据是有效部分须被输出，当该有效数为第一值/第二值/第三值/第四值/第五值(例如：0/1/2/3/4)时，有效数据为0/8/16/24/32位的数据，图8的实施例中，被选择的映射电路520所输出的有效数不为零，其余映射电路520所输出的有效数都为零。

请参阅图8。当该控制信号SEL选择VB-ID映射电路820时，该第一格式的信号S_{FORMAT_1}为128b/132b信道编码信号如底下表1所示，该第二格式的信号S_{FORMAT_2}为8b/10b信道编码信号如底下表2所示，表1与表2的每一格的数据为2位数据，表1中以斜体字表示的部分会被VB-ID映射电路820直接输出或修正后输出，以作为表2中以斜体字表示的部分，表1与表2及其说明可见于DisplayPort规范。此外，该8b/10b信道编码的信号中的视频时钟比例参考值Mvid可由MSA映射电路830依据它所接收的原始串流时钟(stream clock,sclk)的频率(VFREQ)计算而得；更详细地说，MSA映射电路830可从它所接收的数据得到VFREQ(例如：150MHz)，再藉由一计算电路依据VFREQ＝f_LS_CLK×(Mvid/Nvid)来计算出Mvid，并将Mvid提供给VB-ID映射电路820，以供VB-ID映射电路820输出Mvid，其中f_LS_CLK是指链路符号时钟(link symbol clock,lclk)的频率(例如：810MHz)，Nvid为设定值(例如：32768)，f_LS_CLK与Nvid可事先得知。再者，该8b/10b信道编码的信号中的音频时钟比例参考值Maud可由SDP映射电路840依据它所接收的原始音频时钟的频率(AFREQ)计算而得；更详细地说，SDP映射电路840可从它所接收的数据得到AFREQ(例如：48KHz)，再藉由一计算电路以依据512×AFREQ＝f_LS_CLK×(Maud/Naud)来计算出Maud，并将Maud提供给VB-ID映射电路820，以供VB-ID映射电路820输出Maud，其中f_LS_CLK如前所述，Naud为默认值(例如：32768)，该f_LS_CLK与Naud可事先得知。值得注意的是，VB-ID映射电路820可如前述般，利用至少一有效数(例如：前述第四值＝3)来告知输出控制电路530哪些数据是有效部分。

表1

表2

请参阅图8。当该控制信号SEL选择MSA映射电路830时，该第一格式的信号S_{FORMAT_1}为128b/132b信道编码信号如底下表3所示，该第二格式的信号S_{FORMAT_2}为8b/10b信道编码信号如底下表4所示，表3与表4的每一格的数据为2位数据，表3中以斜体字表示的部分会被MSA映射电路830直接输出或修正后输出，以作为表4中以斜体字表示的部分，表3与表4及其说明可见于DisplayPort规范。值得注意的是，表3的VFREQ与表4的Mvid的间的转换如前所述。另值得注意的是，MSA映射电路830可如前述般，利用至少一有效数(例如：三个有效数依序为前述第五值＝4、第五值＝4以及第二值＝1)来告知输出控制电路530哪些数据是有效部分。

表3

表4

请参阅图8。当该控制信号SEL选择SDP映射电路840时，该第一格式的信号S_{FORMAT_1}为128b/132b信道编码信号(在此为音频时间戳包(Audio Time Stamp packet))如底下表5所示，该第二格式的信号S_{FORMAT_2}为8b/10b信道编码信号如底下表6所示，表5中以斜体字表示的部分会被SDP映射电路840直接输出或修正后输出，以作为表6中以斜体字表示的部分，表5与表6及其说明可见于DisplayPort规范。值得注意的是，表5的AFREQ与表6的Maud的间的转换如前所述。另值得注意的是，SDP映射电路840可如前述般，利用至少一有效数来告知输出控制电路530哪些数据是有效部分。

表5

表6

请参阅图8。当该控制信号SEL选择影音映射电路850时，该第一格式的信号S_{FORMAT_1}为128b/132b信道编码信号如底下表7所示，该第二格式的信号S_{FORMAT_2}为8b/10b信道编码信号如底下表8所示，表7的数据会被影音映射电路850直接输出或修正后输出，以作为表8的数据，表7与表8及其说明可见于DisplayPort规范。值得注意的是，基于每个时钟周期的128b/132b信道编码的信号有16byte，而每个时钟周期的8b/10b信道编码的信号仅有4byte，第一与第二格式的信号S_{FORMAT_1}、S_{FORMAT_2}的无用符号(dummy symbol)很有可能数量不一致，这时为了符合S_{FORMAT_2}的无用符号，影音映射电路850可依据MSA映射电路830所解出的一些信息(例如：hwidth、color format、color bits等等)，透过一些运算来判断需从第一格式的信号S_{FORMAT_1}拿掉几笔数据。举例来说，假设hwidth为1000、color_format为RGB格式以及color bits为8位，这表示四条数据传输路径的每一条所负责传送的数据是1000/4×(8×3)＝6000位；若该些数据以8b/10b的格式被传送，基于每个链路符号时钟(lclk)的周期的8b/10b信号有8位，6000位需要6000/8＝750个周期以被传输；但若该些数据以128b/132b的格式被传送，基于每个符号链路符号时钟(lclk)的周期的128b/132b信号有32位，6000位需要6000/32＝187.5(四舍五入)＝188个周期以被传输。据上所述，第188个周期的128b/132b信号所对应的有效数可设为前述第三值＝2以传送16位数据，藉此该周期的128b/132b信号的后16个位的数据会被舍弃；其它187个周期的每一个的128b/132b信号的有效数可设为前述第五值＝4以传送32位数据。

表7

表8

值得注意的是，当该选择信号SEL选择SDP映射电路840执行转换时，由于该第二格式的信号S_{FORMAT_2}的数据信号(lane0_data[31:0]、lane1_data[31:0]、lane2_data[31:0]、lane2_data[31:0])的表头字节(header byte,HB)与数据字节(data byte,DB)需经过里德所罗门编码(Reed Solomon(RS)encoding)与交错(interleaving)处理，因此，SDP映射电路840除了执行映射处理外，也包含一编码与交错电路以对该第一格式的信号S_{FORMAT_1}执行RS编码与交错处理来得到该表头与数据字节。图9显示该编码与交错电路的一实施例。图9的编码与交错电路900包含一表头纠错码RS编码电路(header ECC(error correction code)RS encoding circuit)910、一表头交错电路(header interleaving circuit)920、一数据纠错码RS编码电路(data ECC RS encoding circuit)930、一数据交错电路(datainterleaving circuit)940以及一复用器950，其中复用器950依据前述主串流有限状态机的状态(st_main)与SDP串流有限状态机的状态(st_sdp)来输出处理后的数据信号(lane0_data[31:0]、lane1_data[31:0]、lane2_data[31:0]、lane2_data[31:0])、一有效数(如前所述)与前述控制信号(ctrl)给输出控制电路530，复用器950另可接收经由转换AFREQ所得到的Maud，以作为该第二格式的信号S_{FORMAT_2}的一部分，Maud，Naud特别会用在音频时间戳(audio timestamp)这个SDP。图9的各电路单独而言可在无需过多实验下(without undueexperiment)，藉由本领域的已知技术与知识被实现。

另值得注意的是，图9的复用器950所输出的有效数可能须根据SDP资料的大小而在不同的位置被微调。举例而言，若底下表9代表SDP映射电路840所接收的128b/132b信道编码的数据，则SDP映射电路840将表9中以斜体字表示的数据加以输出；该斜体字资料有二笔；第一笔的32位数据(亦即：表9的第二列(HB1～HB3)至第五列(DB4～DB7))都需被输出，因此第一笔数据所对应的有效数例如是前述第五值＝4；第二笔的32位数据(亦即：表9的第六列(DB8～DB11)至第九列(0～0))中的最后8位数据(亦即：第九列数据)不需被输出，因此第二笔数据所对应的有效数例如是前述第四值＝3。另外，表9的数据中，粗斜体字为表头字节，其余斜体字为数据字节。

表9

请参阅图5b。输出控制电路530(例如：复用器)用来依据多个映射电路520的输出(例如：被选择映射电路520所产生的该第二格式的信号S_{FORMAT_2}以及所有映射电路520所产生的有效数valid_num)，输出该第二格式的信号S_{FORMAT_2}的至少一部分作为一有效输出信号S_OUT包含四个路径信号与一控制信号，其对应前述路径信号与控制信号。

请参阅图5b。储存电路540(例如：已知的异步先进先出缓冲器(AsynchronousFIFO))用来接收并输出该有效输出信号S_OUT。于图5a～5b的实施例中，数据映射器50从一来源电路(例如：使用128b/132b信道编码的DisplayPort装置)接收该第一格式的信号S_{FORMAT_1}，并输出该有效输出信号S_OUT至一目的地电路(例如：使用8b/10b信道编码的DisplayPort装置)，该来源电路工作于一第一时钟域(例如：链路符号时钟(link symbolclock,lclk)的频率为625MHz的时钟域)，该目的地电路工作于一第二时钟域(例如：lclk的频率为810MHz的时钟域)，该第一时钟域不同于该第二时钟域，储存电路540依据该第一时钟域的时钟从该输出控制电路530接收该有效输出信号S_OUT，再依据该第二时钟域的时钟输出该有效输出信号S_OUT至该目的地电路。于一实施例中，储存电路540可接收该目的地电路的信号(例如：图4的数据复用器410的要求)来输出数据。

除前述数据映射器外，本申请另包含一种数据映射方法(payload mappingmethod)，是由N个映射器(例如：图5a的N个映射器500)来执行，该N在此为大于一的整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号。该数据映射方法之一实施例如图10所示，包含下列步骤：

S1010：接收该第一格式的信号并译码该第一格式的信号的至少一部

分，以得知该第一格式的信号所关联的一控制信号的类型；

S1020：依据该控制信号的类型产生一选择信号；

S1030：依据该选择信号，选择多个映射电路的其中之一将该第一格式

的信号转换为该第二格式的信号；

S1040：输出该第二格式的信号的至少一部分作为有效输出信号；以及S1050：依据第一时钟域的时钟将该有效输出信号储存于储存电路，再

依据一第二时钟域的时钟从该储存电路输出该有效输出信号。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

【符号说明】

LLCP链路层控制协议

Link Layer Frame链路层帧

MTP_0～MTP_1023多重串流传输包

VC Payload_1～VC Payload_2虚通道资料

Int MTP间隔

MTPH多重串流传输包表头

Time Slot 1～20、Time Slot 21-32、Time Slot 33-64时隙

VC1、VC2、VC3虚通道

300网桥前端电路

310 128b/132b信道编码物理层逻辑子层

320编码开销保留区符号解复用器

330物理层同步符号保留区符号解复用器

340用于译码的内容保护密码

350LLCP解复用器

360MTP解复用器

370数据解复用器

400网桥后端电路

410数据复用器

420路径计数调整(四个路径至实际路径数)

430非MTPH复用器(用于非表头时隙)

440MTP复用器

450高清数字内容保护加密

460扰码器

470物理层逻辑(信道间偏移、8b/10b编码)

50数据映射器

500映射器

510控制器

520映射电路

530输出控制电路

540储存电路

610译码电路

620转换控制电路

810控制符号映射电路820VB-ID映射电路[圖8此標號有誤請協助改正]830主串流属性(MSA)映射电路

840次数据包(SDP)映射电路

850视频映射电路

900编码与交错电路

910表头纠错码RS(里德所罗门)编码电路

920表头交错电路

930数据纠错码RS(里德所罗门)编码电路

940数据交错电路

950复用器

S1010～S1050步骤

Claims

1.一种数据映射器，包含N个映射器，该N为正整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，包

含：

一控制器，包含：

一译码电路，用来接收该第一格式的信号并译码该第一格式的信号的至少一部分，以得知该第一格式的信号所关联的一控制信号的类型；以及

一转换控制电路，用来通过至少一有限状态机并依据该控制信号的类型产生一选择信号选择多个映射电路的其中之一执行转换，

该至少一有限状态机包含一主串流有限状态机与一次数据包串流有限状态机；

该多个映射电路，用来接收该第一格式的信号与该选择信号，该多个映射电路包含：

一控制符号映射电路，用来于该选择信号选择该控制符号映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；

一垂直空白区间识别符VB-ID映射电路，用来于该选择信号选择该VB-ID映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；

一主串流属性MSA映射电路，用来于该选择信号选择该MSA映射电路执行转换时，将该第一格式的信号转换为该第二格式的信

号；

一次要数据包SDP映射电路，用来于该选择信号选择该SDP映射电

路执行转换时，将该第一格式的信号转换为该第二格式的信

号；以及

一视频映射电路，用来于该选择信号选择该视频映射电路执行转换时，将该第一格式的信号转换为该第二格式的信号；

一输出控制电路，耦接该多个映射电路，用来输出该第二格式的信号的至少一部分作为一有效输出信号；以及

一储存电路，用来接收并输出该有效输出信号。

2.如权利要求1所述的数据映射器，其中该数据映射器从一来源电路接收该第一格式的信号，并输出该有效输出信号至一目的地电路，该来源电路工作于一第一时钟域，该目的地电路工作于一第二时钟域，该第一时钟域不同于该第二时钟域。

3.如权利要求2所述的数据映射器，其中该储存电路依据该第一时钟域的时钟从该输出控制电路接收该有效输出信号，再依据该第二时钟域的时钟输出该有效输出信号至该目的地电路。

4.一种数据映射器，包含N个映射器，该N为正整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，并包含：

一控制器，包含：

一转换控制电路，用来通过至少一有限状态机并依据该控制信号的类型，产生一选择信号选择多个映射电路的其中之一执行转换，该至少一有限状态机包含一主串流有限状态机与一次数据包串流有限状态机；

该多个映射电路，用来接收该第一格式的信号与该选择信号，从而该多个映射电路的其中之一依据该选择信号将该第一格式的信号转换为该第二格式的信号；

一储存电路，用来接收并输出该有效输出信号。

5.如权利要求4所述的数据映射器，其中该N大于一。

6.如权利要求4所述的数据映射器，其中该数据映射器包含于一显示端口DisplayPort网桥，该DisplayPort网桥支持一DisplayPort 2.0标准规范，该第一格式的信号源自于一多重串流传输信号。

7.如权利要求4所述的数据映射器，其中第一格式的信号所关联的信道编码不同于该第二格式的信号所关联的信道编码。

8.如权利要求4所述的数据映射器，其中该数据映射器从一来源电路接收该第一格式的信号，并输出该第二格式的信号至一目的地电路，该来源电路工作于一第一时钟域，该目的地电路工作于一第二时钟域，该第一时钟域不同于该第二时钟域。

9.如权利要求第8项所述的数据映射器，其中该储存电路依据该第一时钟域的时钟从该输出控制电路接收该第二格式的信号，再依据该第二时钟域的时钟输出该第二格式的信号至该目的地电路。

10.一种数据映射方法，是由N个映射器来执行，该N为大于一的整数，该N个映射器的每一个用来将一第一格式的信号转换为一第二格式的信号，该数据映射方法包含：

接收该第一格式的信号并译码该第一格式的信号的至少一部分，以得知该第一格式的信号所关联的一控制信号的类型；

通过至少一有限状态机并依据该控制信号的类型产生一选择信号，该至少一有限状态机包含一主串流有限状态机与一次数据包串流有限状态机；

依据该选择信号，选择多个映射电路的其中之一将该第一格式的信号转换为该第二格式的信号；

输出该第二格式的信号的至少一部分作为一有效输出信号；以及

依据一第一时钟域的时钟将该有效输出信号储存于一储存电路，再依据一第二时钟域的时钟从该储存电路输出该有效输出信号。