MX2008012890A - Sistema avanzado de banda lateral residual (a-vsb). - Google Patents

Abstract

Un método para reajustar un codificador (TCM) de modulación codificado por entramado a un estado conocido, El codificador TCM incluye una entrada de reajuste que reajuste el codificador TCM a un estado conocido cuando se mantiene a un nivel de reajuste para una pluralidad de ciclos del reloj de símbolos, el método incluye la identificación de un evento que ocurre en el futuro que requiere que el codificador TCM sea reajustado al estado conocido; y mantenga la entrada de reajuste del codificador TC; en el nivel de reajuste donde comienza la pluralidad de los ciclos del reloj de símbolos antes del momento en que ocurra el evento de tal forma que el codificador TSM sea reajustado al estado conocido inmediatamente antes de que ocurra el evento.

Description

SISTEMA AVANZADO DE BANDA LATERAL RESIDUAL ( A-VSB) CAMPO TÉCNICO Los aspectos de la invención se refieren en parte a las mejoras al Sistema (DTV) de Televisión Digital (ATSC) del Comité de Sistemas de Televisión Avanzados.

ANTECEDENTES DE LA INVENCIÓN El sistema ATSC DTV utiliza un sistema de transmisión de banda lateral vestigial de 8 símbolos (8-VSB) la cual es susceptible a los problemas de recepción en ciertas aplicaciones y conforme a ciertas condiciones, tal como en aplicaciones móviles y en comunicación con los canales sujetos a la atenuación Doppler. Se ha desarrollado una versión mejorada del sistema de 8-VSB llamado el sistema (E-VSB) Mejorado-VSB. El sistema E-VSB permite que se transmita un flujo de datos robustos o mejorados. Este flujo de datos mejorados o robustos tiene la intención de resolver algunos de los problemas de recepción que ocurren en el sistema de 8-VSB. Sin embargo, el sistema E-VSB es todavía susceptible a los problemas de recepción. La invención ha sido desarrollada en parte en un esfuerzo por resolver los problemas de recepción que ocurren en los sistemas E-VSB y 8-VSB, e incluye una versión mejorada de estos sistemas conocidos como el sistema (A-VSB) Avanzado VSB.

DIVULGACIÓN DE LA INVENCIÓN SOLUCIÓN TÉCNICA De conformidad con un aspecto de la invención, se proporciona un método para reajustar un codificador (TCM) de modulación codificado por entramado para un estado conocido, el codificador TCM incluye una entrada de reajuste que reajusta el codificador TCM al estado conocido cuando se mantiene en un nivel de reajuste para una pluralidad de ciclos del reloj de símbolos, el método incluye identificar un evento que ocurra en el futuro y que requiera que el codificador TCM sea reajustado al estado conocido; y mantener la entrada de reajuste del codificador TCM al nivel de reajuste comenzando con la pluralidad de ciclos del reloj de símbolos antes del momento en que el evento ocurra de modo tal que el codificador TCM sea reajustado al estado conocido de manera inmediata antes de que ocurra el evento. Aspectos adicionales y/o ventajas de la invención serán establecidos en parte en la descripción la cual sigue y, en parte, será obvio a partir de la descripción, o puede ser aprendida por medio de la práctica de la invención.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Estas y/u otros aspectos y ventajas de la invención serán aparentes y más fácilmente apreciados a partir de la siguiente descripción de las modalidades de la invención, tomadas en conjunto con los dibujos que le acompañan en donde: La figura 1 muestra mapeos asincrónicos y sincrónicos de un flujo de transporte ATSC de los paquetes (TS) para una secuencia VSB; La figura 2 muestra un diagrama de bloquess de los pre-codificadores y codificadores por entramado; La figura 3 muestra una secuencia A-VSB y un VSB normal; La figura 4 muestra un circuito para llevar a cabo un reajuste por entramado determinista; La figura 5 muestra un diagrama de bloques de un transmisor ATSC DTV que utiliza una secuencia de referencia suplementaria (SRS); La figura 6 muestra un diagrama de bloques de un multiplexor de emisión ATSC que utiliza un SRS; La figura 7 muestra un paquete de sintaxis normal TS; La figura 8 muestra un paquete TS sin SRS; La figura 9 muestra un flujo de transporte normal; La figura 10 muestra una sintaxis del paquete TS normal con un campo de adaptación; La figura 1 1 muestra un paquete TS que porta un SRS; La figura 12 muestra un flujo de transporte con paquetes SRS; La figura 13 muestra un diagrama de bloques de un empaquetador SRS; La figura 14 muestra un flujo de transporte que porta una SRS; La figura 15 muestra un flujo de transporte que porta una SRS con una paridad añadida mediante el codificador Reed- Solomon de la figura 5; La figura 16 muestra la salida de un intercalador de bytes ATSC para N= 26(SRS)+2(encabezado AF); La figura 17 muestra el significado de "0 bytes [0 -51 paquetes]"; La figura 18 muestra un diagrama de bloques de un bloque codificador de una modulación codificada por entramado (TCM) con la corrección de paridad; y La figura 19 muestra un diagrama de bloques detallado del bloque codificador de TCM en la figura 18; La figura 20 muestra un cuadro (52 segmentos) de un modelo de secuencia determinista (DF) para utilizarse con una SRS; La figura 21 muestra los valores de bytes modelo almacenado en una memoria de modelo SRS; La figura 22 muestra una estructura de bits que señalizan el modo utilizando en el esquema de señalización del modo A-VSB; La figura 23 muestra los códigos Walsh de (16) bits utilizados en el esquema de señalización del modo A-VSB; La figura 24 muestra un diagrama de un intercalador de bytes de 52 segmentos ATSC; La figura 25 muestra una primera etapa de manipulación de 52 paquetes de entrada con una SRS en el intercalador de bytes de la figura 24; La figura 26 muestra una segunda etapa de manipulación de los 52 paquetes de entrada con un SRS en el intercalador de bytes de la figura 24; La figura 27 muestra una tercera etapa de manipulación de los 52 paquetes de entrada con un SRS en el intercalador de bytes de la figura 24; La figura 28 muestra un mapeo de 52 paquetes de entrada realizado por el intercalador de bytes de la figura 24; La figura 29 muestra un mapeo de 104 paquetes de entrada llevados a cabo por el intercalador de bytes de la figura 24; y La figura 30 muestra un detalle el mapeo llevado a cabo por el intercalador de bytes de la figura 24 cuando se utilizan 26 bytes para la SRS.

MEJOR MODO DE LLEVAR A CABO LA INVENCIÓN La referencia ahora se hará en detalle a las modalidades de la invención, ejemplos de los cuales se muestran en los dibujos anexos, en donde como números de referencia se refieren totalmente a los elementos similares. Las modalidades son descritas más adelante con el fin de explicar la presente invención refiriéndose a las figuras. Introducción Aspectos de la invención descritos más adelante incluyen una secuencia determinista (DF), un reajuste por entramado determinista (DTR), y una secuencia de referencia suplementaria (SRS). Estos aspectos de la invención son descritos en el contexto de un sistema ATSC DTAV 8-VSB como parte de un sistema (A-VSB) Avanzado-VSB, pero no está limitado a utilizarse en dicho contexto. La siguiente descripción presume una familiaridad con el Sistema (DTV) de Televisión Digital del Comité de Sistemas de Televisión Avanzada (ATSC) el cual incorpora aspectos del sistema PEG-2, detalles los cuales son descritos en las normas correspondientes. Ejemplos de dichas normas las cuales pueden ser relevantes son ATSC/52B, Norma de Compresión de Audio Digital (AC-3, E-AC-3), Revisión B, 14 de Junio 2005; ATSC A/53E, Norma de Televisión Digital ATSC (A/53), Revisión E, 27 de Diciembre 2005; Proyecto de la Enmienda de Trabajo 2 a una Norma de Televisión Digital ATSC (A 53C) con Enmienda 1 y Corrigenda 1 ; ATSC A/54A, Práctica Recomendada: Guía para Utilizar una Norma de Televisión Digital ATSC, 4 Diciembre 2003; norma de Sincronización ATSC A110/A para la Transmisión Distribuida, Revisión A, 19 de Julio 2005; ISO/IEC IS 13818-1 :2000(E), Código de Movimiento de Imágenes de Información de Tecnología Genérica e información de audio asociada: Sistemas (segunda edición) ( PEG-2); e ISO/IEC IS 13818-1 :2000(E), Código de Movimiento de Imágenes de Información de Tecnología Genérica e información de audio asociada.: Video (segunda edición) (MPEG-2), el contenido el cual está incorporado en el presente por referencia. Una secuencia determinista y el reajuste por entramado determinista reajusta la preparación del sistema de 8-VSB para ser operado de una manera determinista. En el sistema A-VSB, la emisión del multiplexor tiene conocimiento de y señala el inicio de la secuencia de 8.VSB al inductor A-VSB. Este es un conocimiento a priori de la emisión del multiplexor que permite llevar a cabo un multiplexado inteligente. Una ausencia de un ecualizador adecuado con señales preparatorias que han fomentado los diseños del receptor con una sobre dependencia en las técnicas de ecualización impedidas. El SRS ofrece una solución al sistema con señales preparatorias del ecualizador adecuado acoplado con por lo menos los últimos avances algorítmicos para recibir los principios del diseño para lograr nuevos niveles de realización en ambientes dinámicos. El SRS mejora la recepción de corriente normal. Una aplicación inicial del sistema A-VSB pudiera dirigirse a la recepción de temas de los servicios de corriente principal en los modos fijos o portátiles de operación en las aplicaciones ATSC DTV. El sistema A-VSB es compatible de manera regresiva y ofrecerá opciones de emisión terrestre para el cambio tecnológico de efecto de palanca y reunir las expectativas de consumo de cambio hacia delante.

Secuencia Determinista (DF) El primer elemento de un A-VSB es hacer el mapeo de un paquete de flujo de transporte ATSC como un proceso sincrónico. Actualmente este es un proceso asincrónico. El multiplexor ATSC 101 actual en un Estudio produce un flujo de transporte de velocidad fija sin tener conocimiento de la estructura de la secuencia de la capa física 8-VSB o mapeo de paquetes. Esta situación se muestra en la mitad superior de la figura 1. El inductor ATSC (A/53) normal 104 escoge al azar un paquete para mapearlo en el primer segmento de una secuencia VSB 102. No hay conocimiento de esta decisión y por lo tanto la posición temporal de cualquier paquete de flujo de transporte 103 en la secuencia VSB es conocido en el multiplexor de flujo de información de retorno. En el sistema ATSCA-VSB divulgado en el presente, el multiplexor de emisión 105 hace una decisión deliberada de qué paquete del inductor ATSC 106 debe mapearse en el primer segmento de la secuencia VSB 107. Esta decisión es entonces señalizada con el inductor A-VSB el cual opera como un esclavo para el multiplexor de emisión. El paquete de inicio acoplado con el conocimiento de la estructura de la secuencia VSB fija, proporciona al multiplexor de emisión el conocimiento de cada posición del paquete 108 en la secuencia VSB. Esta situación se muestra en el mitad del fondo de la figura 1. Este cambio fundamental en la selección del paquete de inicio es llamado "secuencia determinista" (DF). Brevemente expuesto, el mutliplexor de emisión A-VSB trabajará en armonía con el inductor A-VSB para llevar a cabo la multiplexión inteligente. El DF permite un pre-procesamiento especial en la emisión del multiplexor y el post-proceso de sincronización en el inductor. La secuencia determinista es requerido para permitir el uso de un multiplexor de emisión y un inductor A-VSB. El multiplexor de emisión es un multiplexor ATSC de propósitos especiales que es utilizado en el estudio o en un centro de operaciones de red (NOC) y directamente alimenta uno o más transmisores de 8-VSB teniendo todos un inductor A-VSB. Por lo tanto se utiliza el término multiplexor de "emisión". El primer cambio compatible en el diseño del sistema ATSC es el cierre requerido de ambos: el reloj del flujo de transporte del multiplexor de emisión y el reloj del símbolo del inductor A-VSB a un referencia de frecuencia disponible universalmente. La referencia de 10 MHz a partir del receptor GPS es utilizada para este propósito. Buscando tanto el símbolo como los relojes del flujo de transporte para una referencia externa proporciona la estabilidad necesaria y el manejo del registro intermedio en una forma simple y directa. Un beneficio adicional para legado y nuevos receptores ATSC serán un reloj de símbolos ATSC estables, sin las variaciones que pueden ocurrir con el diseño del sistema actual. La interfaz del flujo de transporte preferente soportada en el multiplexor de emisión y el inductor A-VSB será una interfaz serial asincrónica (ASI). El multiplexor de emisión es considerado como un maestro y su sintaxis y semántica señalará la operación A-VSB como un esclavo cuyo paquete del flujo de transporte deberá ser utilizado como un primer segmento de datos VSB en una secuencia VSB. Ya que el sistema está operando con los relojes sincronizados, éste puede ser expuesto con el 100% de certeza cuyos 624 paquetes (TS) del flujo de transporte forman una secuencia VSB con el inductor A-VSB esclavo de la sintaxis y de la semántica del multiplexor de emisión. Un contador de secuencia simple que cuenta 624 paquetes TS numerados de 0 al 623 que es proporcionado en el multiplexor de emisión. Cuando el SFN es utilizado como se describe más adelante, se logra el DF a través de la inserción de un paquete de inicialización de la secuencia VSB (VFIP) en el último paquete TS (623vo.) en una secuencia VSB como se describe a detalle más adelante. Sin embargo, si el SFN no se utiliza, entonces otra sintaxis simple puede ser utilizada, como la señal de cadencia de la secuencia de datos (CS) en un ATSC A/1 10 referida anteriormente (ésta invierte la sincronización de bytes MPEG cada 624 paquetes) como un ejemplo. La secuencia ATSC VSB puede ser observada por el multiplexor de emisión como es dividido en 12 grupos o cuadros cada uno teniendo cincuenta y dos segmentos de datos.

Reajuste del Entramado Determinista El reajuste del entramado determinista es una operación que reajusta la modulación codificada por entramado (TCM) el codificador expone (el pre-codificador y el codificador por entramado 109) en el inductor ATSC en las ubicaciones temporales seleccionadas en la secuencia VSB. La figura 2 muestra que los estados de los doce codificadores por entramado y los pre-codificadores son aleatorios 1 10. Ningún conocimiento externo de esto estipula que se puede obtener debido a la naturaleza aleatoria de estos estados en el inductor actual A/53. El DTR proporciona un mecanismo para forzar todos los codificadores TCM a un estado cero (un estado determinista conocido).

Operación de Reajuste del Estado La figura 4 muestra un circuito de 1 de los 12 codificadores TCM modificados utilizados en un sistema VSB de 8 símbolos por entramado (8T-VSB). Los dos nuevos circuitos MUX 11 1 han sido añadidos a los impulsos de conmutación lógicos existentes en el circuito mostrado. Cuando el reajuste es inactivo (Reajuste = 0) el circuito opera como un codificador 8-VSB. Cuanto el reajuste es activo (Reajuste =1 ), el circuito lleva a cabo un reajuste del estado de operación como se describirá más adelante en conjunto con la siguiente tabla 1.

Tabla 1 La tabla de parámetros verdaderos de dos impulsos de conmutación XOR en la figura 4 estipulan que "cuando ambos ingresan están en los niveles lógicos similares (ya sea 1 o 0), la salida de la puerta XOR es siempre 0 (cero)". Note que hay tres circuitos de retención D (SO, Si, S2) en la figura 4 que forman la memoria del codificador TCM. Esto puede estar en uno de los dos estados posibles, (0 o 1). Por lo tanto, como se muestra en la segunda columna en la Tabla 1 , hay ocho estados de inicio posibles de la Memoria del Codificador por Entramado (TCM). La Tabla 1 muestra la salida lógica cuando la señal de reajuste es mantenida activa (Reajuste = 1 ) para dos períodos de reloj de símbolos consecutivos. Independientes del estado de inicio del TCM, se fuerza a un estado conocido como Cero (S0=S1=S2=0). Esto se muestra a continuación en la última columna etiquetada como el Siguiente Estado. Por lo tanto un Reajuste del Codificador por Entramado Determinista (DTR) puede ser forzado sobre dos períodos de reloj de símbolos. Cuando el Reajuste no esté activo el circuito funciona normalmente. Adicionalmente, están disponibles entradas de forzamiento del estado cero 1 12 (X0, Xi en la figura 4). Estas son entradas del Codificador TCM las cuales fuerzan el estado del Codificador a cero. Durante los periodos de símbolos de reloj, estos son producidos. De hecho la operación DTR puede ser explicada de la siguiente manera. En el momento del reajuste, las entradas del Codificador TCM son desechadas y las entradas de forzamiento del estado cero 1 12 son alimentadas con un Codificador TCM sobre los dos periodos de símbolos de reloj. Entonces el estado del Codificador TCM es guiado para ser cero por las entradas de forzamiento del estado cero 1 12. Estas entradas son importantes para corregir los errores de paridad inducidos por el DTR.

Sincronización de Reajuste El tiempo correcto para reajustar se selecciona cuando queremos obtener el efecto buscado. Algunas aplicaciones se describirán más adelante. Si se introduce inmediatamente después de que el DTR, una secuencia de bits seleccionados, basados en este estado de inicio conocido del TCM, se generará un patrón de símbolos conocidos. Esto se utiliza para generar un SRS. El instante para reajustar es así los primeros 2 símbolos (4 bits) a partir de cada Codificador TCM (1 de 12) que procesa un SRS. Este proceso creará un patrón conocido para ser recibido en las ubicaciones conocidas de la secuencia VSB, el cual podría ayudar a ecualizar.

Secuencia de Referencia Suplementaria (SRS) El sistema actual ATSC 8-VSB necesita mejorar para proporcionar una recepción confiable en cuanto a ambientes fijos, internos y portátiles en la interferencia de trayectoria múltiple dinámica. El principio básico del SRS es insertar periódicamente una secuencia conocida especial en un arco VSB determinista de tal manera que un ecualizador del receptor pueda utilizar esta secuencia de conocimientos para mitigar la trayectoria múltiple dinámica así como otras condiciones de canal adversas. El ecualizador utiliza estas secuencias contiguas para adaptarse a sí mismas a un canal de cambio dinámico. Cuando el codificador TCM estipula que ha sido forzado a un Estado Determinista conocido (DTR) una "secuencia conocida" pre-calculada adjunta de bits (patrón SRS) es entonces procesada inmediatamente en una forma predeterminada en unas ubicaciones temporales específicas en la entra de la secuencia del Intercalados Los símbolos resultantes, en la salida del Intercalados debido a la forma en que el Intercalador ATSC funciona aparecerá como patrones de símbolos contiguos conocidos en ubicaciones conocidas en la secuencia VSB, el cual es disponible para un receptor como una secuencia preparatoria del ecualizador. La figura 3 muestra la secuencia VSB normal 11 1 a la izquierda y la secuencia A-VSB a la derecha con el SRS encendido. La secuencia A-VSB tiene una apariencia frecuente del SRS disponible para un nuevo receptor ATSC con diseño A-VSB. Los datos para utilizarse en los paquetes de flujo de transporte para crear esta secuencia de símbolos conocida es introducida en el sistema en una forma compatible de retorno utilizando mecanismos estándar existentes. Estos datos son llevados a cabo en el campo de adaptación MPEG2. Por lo tanto las normas existentes son influenciadas, y la compatibilidad es asegurada. El codificador RS antecede al intercalador que calcula la paridad RS. Debido al reajuste de los codificadores TCM, la paridad de bytes calculados por RS son equivocados y necesitan ser corregidos. Así, un paso de procesamiento adicional es requerido para corregir los errores de paridad en los paquetes seleccionados. Todos los paquetes con errores de paridad tendrán su paridad RS re-codificada. Un intercalador de bytes de segmento (52) con propiedades de dispersión de tiempo únicas, que genera un patrón contiguo que es influenciado para tener un tiempo adecuado para re-codificar los bytes de paridad. El tiempo requerido para hacer esto limita el número máximo de bytes SRS.

Perspectiva General del Sistema para SRS Para añadir la característica SRS al sistema de transmisión / ATSC DTV RF (sistema VSB) Transmisor ATSC DTV es modificado como se muestra en la figura 5. El UX y los bloques TCM son modificados y un nuevo bloque empaquetador SRS es proporcionado. El Multiplexor de Emisión ATSC programa el algoritmo tomando en consideración una plantilla de la secuencia determinista predefinido para SRS. Los paquetes generados son preparados para el post-procesamiento del SRS en un inductor A-VSB. Los paquetes son primero aleatorizados 500 y luego el empaquetador SRS 501 carga el área de empaquetamiento en los campos de adaptación de los paquetes con una secuencia predefinida de (patrón de datos SRS). Los medios del área de empaquetamiento en un área donde algunos datos son empaquetados. Por ejemplo, el área de empaquetamiento puede incluir un indicador de datos Privado. Junto con todos los paquetes de datos los paquetes que contienen SRS también son procesados para llevar a cabo correcciones de errores con el (207, 187) código Reed-Solomon 502. Después de intercalar 503 los bytes, estos son codificados (504) en el bloque codificado por entramado a una tasa de 2/3. En cada instante de aparición del SRS, el reajuste por entramado determinista (DTR) ocurre para generar una salida de símbolo conocida. El DTR necesariamente implica algunos cambios de algunos símbolos (2 símbolos para cada codificador TCM) en el instante de aparición del SRS. Ya que estos cambios ocurren después de la codificación Reed-Solomon, los byte de paridad RS calculados previamente no son ya corregidos. Con el fin de corregir estos bytes de paridad erróneos, estos son re-calculados y reemplazan los bytes de paridad antiguos en el bloque 'TCM con DTR" en la figura 5. Los siguientes bloques son los mismos que los del inductor ATSC VSB estándar y los datos pasan a través de ellos. Ahora cada bloque es examinado uno por uno.

Mux de Emisión ATSC para SRS El Mux de Emisión ATSC para SRS se muestra en la figura 6. En un principio el Mux de Servicio 600 coloca un AF (Campo de Adaptación) en todos los paquetes TS para posteriormente procesar con SRS. El paquete de sintaxis MPEG2 TS se muestra en la figura 7. Un paquete MPEG TS sin AF es representado en la figura 8 la cual cumple con la sintaxis. Este paquete tiene 1 byte de sincronización por MPEG, 3 bytes del encabezado, y los 184 bytes de carga útil (188-longitud de bytes). El flujo de transporte con los paquetes sin AF se muestra en la figura 9. El control del campo de adaptación en el encabezado TS enciende (n) bytes del campo de adaptación. El paquete de sintaxis con AF se muestra en la figúralo. El campo de adaptación es principalmente utilizado para ajustar un tamaño de carga útil durante la encapsulación del flujo elemental paquetizado (PES) y transportarlos al TCR y etc. El paquete SRS típico es representado en la figura 11 y el flujo de transporte con los paquetes SRS es representado en la figura 12, la cual será transferida al Mux de Emisión para SRS.

Estructura de la secuencia para SRS Una secuencia de 8-VSB está compuesto de 2 Campos de Datos, cada campo de datos tiene un Sincronizador del Campo de Datos y 312 segmentos de datos. Este documento ahora define un nuevo término, Parte VSB. Una parte VSB es definida como un grupo de 52 segmentos de datos. Así una secuencia VSB tiene 12 partes, esta granularidad de 52 segmentos de datos se ajusta bien a las características del Intercalador VSB de los 52 segmento. En una situación real, hay varias piezas de información que son entregadas a través del AF junto con el SRS para ser compatibles con las especificaciones del sistema MPEG2. Estas pueden ser PCR, OPCR, contador de empalme, datos privados, y etc. A partir de la perspectiva ATSC y MPEG" de un MUX de Emisión, el PCR (Referencia del Programa del Reloj) y el contador de empalmes debe ser llevado a cabo cuando se necesite junto con el SRS: Esto impone una restricción durante la generación del paquete TS ya que el PCR está ubicado en los primeros 6 bytes SRS. Esto es fácilmente resuelto debido al aspecto de la secuencia Determinista (DF). Ya que la estructura de una secuencia A-VSB tiene que ser determinista, las posiciones de los segmentos de datos con el PCR son fijadas. Un inductor designado para los SRS conoce la posición temporal de {PCR, contador de empalme} y carga adecuadamente el patrón de bytes SRS. Una parte del SRS DF es mostrada en al figura 20. Una plantilla SSRS DF estipula que el segmento 15-th (19-th) en cada parte puede ser un paquete que transporta PCR (contador de empalmes). Esto está basado en el hecho de que los emisores generalmente sólo utilizan el contador de empalmes y el PCR del MPEG2 estándar. Sin embargo, el MPEG2 estándar proporcionado para muchos otros tipos de datos a ser transmitidos en los paquetes TS, como el OPCR, la longitud de extensión del campo de adaptación, datos privados, etc., y si dichos datos son requeridos, la plantilla SRS DF puede ser modificada para proteger que dichos datos sean sobre-escritos por los datos SRS. Obviamente, un índice de datos de carga útil normal con SRS será reducido dependiendo de (N-2) bytes del patrón SRS en la figura14. El N-2 puede ser de O a 26 O (no SRS) siendo normal ATSC 8-VSB. Los bytes recomendados (N-2) de SRS son {10,20, 26} bytes. La siguiente Tabla 2 enlista los cuatro modos SRS correspondientes a los bytes (N-2) de {0, 10, 20, 26}.

Tabla 2 SRS-n Recomendado Los modos SRS son señalados para el inductor a partir del Multiplexor de Emisión, y Walsh codificado en el DFS Reservado para los bytes de un A-VSB. El esquema de señalización detallada es descrito más adelante en la sección titulada "Esquema de señalización de Modo A-VSB". La tabla 2 muestra también la pérdida de carga útil asociada con cada modo. Ya que 1 parte toma 4.03ms, la pérdida de carga útil es debido al SRS 10 bytes es 1.24 Mbps como se calculó por la siguiente expresión: Figura Matemática 1 (104- 2)bytes- 5lpackets ? — - S = 12iMbps 4.03m Similarmente, la pérdida de carga útil del SRS {20,26} bytes es {2.27,2.89} Mbps. Inductor para SRS Empaquetador SRS La operación básica del empaquetador SRS es la de cargar el patrón de bytes SRS al área de empaquetamiento de AF en cada paquete TS. En la figura 13, la memoria del patrón SRS 1301 es activada por la señal de control 1302 en el tiempo de empaquetamiento SRS. La señal de control también cambia la salida del empaquetador SRS a la memoria del patrón SRS. La figura 14 representa el flujo de transporte que transporta el patrón SRS en el AF. El empaquetador SRS no deberá sobre escribir un PCR cuando un PCR transporte un paquete que es enviado a un multiplexor. Ya que el inductor sabe que el paquete 15-th en una parte del Multiplexor de Emisión transporta un PCR, el empaquetador SRS puede proteger un PCR del paquete. Similarmente, un Contador de empalmes es también protegido. La figura 21 muestra los valores del patrón de bytes almacenados en la memoria SRS. Estos valores son diseñados para dar un buen desempeño para la ecualizacion en un receptor. Los valores en una banda diagonal gris claro, varían de 0 a 15, son alimentados con los codificadores TCM en el DTR. Los bits de 4 MSB de estos bytes que tienen valores de 0-15 son efectivamente reemplazados con las entradas de forzamiento del estado cero en un Inductor. Dependiendo del modo SRS seleccionado, la porción específica de este patrón de valores de bytes son utilizados. Por ejemplo, en el modo SRS 1 , los bytes 10 de SRS por paquete son utilizados lo cual resulta en los valores de la 4a a 13ava columna en la figura 21. En el caso del modo 2 del SRS, los valores del 4a a la 23er columna son utilizados.

Codificador Reed-Solomon Un flujo de transporte que transporta SRS que es entonces alimentado por el Codificador RS en la figura 5. La salida de los codificadores RS se muestra en la figura 15 la cual es una versión unida a una paridad justa del flujo de transporte que transporta un SRS.

Intercalador de Bytes La figura 16 muestra la salida del intercalador de bytes. Ver la discusión más adelante en la sección titulada "Mapeo del Intercalador de Bytes ATSC" para entender el mapeo exacto del intercalador. Las figuras 50-55 discutidas en esa sección gráficamente muestran cómo manipular la entrada de bytes para obtener los bytes intercalados finales. La región etiquetada "A" en la figura 16 contiene los patrones de bytes SRS, mientras las regiones etiquetadas como "B" contienen bytes de paridad. La región etiquetada como "C" contiene bytes para ser reemplazados por el DTR, y las regiones etiquetadas como "D" contienen los bytes de paridad a ser re-calculados con el fin de corregir la paridad dispareja introducida por el DTR. La figura 17, explica cómo interpretar "Oth bytes [0, -1 , -2,... ,51 paquetes]" en la figura 16. Un número de paquete negativo no significa más que un orden relativo entre los paquetes. El paquete 1-th es el paquete que antecede al paquete 0-th. Note que los bytes (N) del patrón SRS en la figura 15 están dispuestos en una forma vertical por el mapeo del intercalador de bytes ATSC que proporciona bytes SRS contiguos. Cada segmento (N) sirve como una secuencia preparatoria de bytes contiguos 52. Bloque del Codificador por Entramado con una Corrección de Paridad La figura 18 muestra el diagrama de bloques del bloque del codificador TCM con corrección de paridad 1800. El re-codificador RS 1801 recibe las entradas de forzamiento del estado cero 1802. Después de sintetizar las palabras de información del código RS de estos, el re-codificador RS calcula los bytes de paridad. Cuando los byte de paridad a ser reemplazados llegan, estos son reemplazados por los valores generados por el OR exclusivo de estos bytes de paridad y los bytes de paridad re-calculados 1804 a partir del Re-codificador RS. El bloque del codificador por entramado en la figura 18 incluye un desfasador de datos de 12 vías como se muestra en la figura 19. El comportamiento del codificador C se describe en el Anexo D del ATSC A 53E previamente referido con antelación. Los codificadores (1 , 2, ... 12) por entramado 1901 para A-VSB tienen una funcionalidad DTR. Las entradas de forzamiento del estado cero 1902 son alimentadas al siguiente bloque, el cual calcula los bytes de paridad re-codificados.

Esquema de Señalización en Modo A-VSB La característica SRS descrita anteriormente asume que cada modo es conocido con un receptor A_VSB. El modo A-VSB señaliza el esquema para cumplir con esta tarea.

Estándar de la Señalización del Modo La información sobre el modo actual es transmitida en los (104) símbolos Reservados de cada Sincronización del Campo de Datos, Específicamente. 1. Asignar los símbolos para Modo de cada mejora : 82 símbolos A. G ~ 82 th símbolo 2. Métodos de transmisión de datos mejorados: 10 símbolos A. 83 th - 84 th símbolo (2 símbolos): reservado B. 85 th ~ 92 th símbolo (8 símbolos): Métodos de transmisión de datos mejorados C. Aún en los campos de datos (negativos PN63), las polaridades de los símbolos 83 a 92 deberán ser invertidos a partir de aquellos en el campo de datos impares. 3. Pre-código: 12 símbolos Para mayor información, refiriéndonos a "la Enmienda del Trabajo Preparado 2 a la Norma de Televisión Digital ATSC (A/53C) con la Enmienda 1 y la Corrigienda 1" disponible en el sitio web de ATSC (www. atsc.org). Modo de Estructura de Señalización de Bits A-VSB Los códigos Walsh de (16) bits son utilizados en la sincronización de campo para distinguir lo diferente entre los modos SRS diferentes. La primera ranura de bits (16) son asignados para los modos SRS. Los otros bits no especificados son reservados para el futuro. La estructura de bits en modo de señalización A-VSB es resumido en la figura 22. Los códigos Walsh de (16) bits se muestran en la figura 23, en donde el "índice de Modulación de Símbolos" es el número de código Walsh (#), y el "Chip Walsh dentro del Símbolo" es el elemento individual de los códigos Walsh. Asignación del Código Walsh para el Modo A-VSB. El mapeo entre un código Walsh y el modo A-VSB es de la siguiente manera. • Número del Patrón de Bytes SRS <? Código Walsh 16. Tabla 3 Mapeando el SRS-n Bytes SRS por Paquete Código Walsh # Utilizado 0 1 10 3 Los códigos Walsh no utilizados son reservados para otros patrones de bytes SRS. • Reservados (50 Símbolos) Los últimos 50 bits deberán reservar espacio. Se sugiere que este sea llenado con una continuación del valor invertido del código Walsh 16 para SRS. Modo de Cambio • Toda la Sincronización de Campo transmite el Modo Actual. • Cuando el Modo Actual cambia al Modo Siguiente, el Modo Siguiente es transmitido inclusive en una Sincronización de Campo de datos durante 16 secuencias. • Entonces el Modo Siguiente se vuelve válido y el sistema opera con el Modo Siguiente. Al mismo tiempo, todas las Sincronizaciones de Campo transmiten el Modo Siguiente.

El Mapeador del Intercalador de Bytes ATSC La figura 24 muestra un diagrama de un intercalador de bytes de 52 segmentos ATSC que forma parte del sistema ATSC (-VSB. Ya que es crucial entender el mapeo exacto del Intercalador de Bytes para un A-VSB, se desarrolla un procedimiento de mapeo gráfico. La figura 25 muestra una primera etapa de manipulación de 52 paquetes de entrada con SRS en el intercalador de bytes de la figura 24. La figura 26 muestra una segunda etapa de manipulación de los 52 paquetes de entrada con SRS en el intercalador de bytes de la figura 24. La figura 27 muestra una tercera etapa de manipulación de los 52 paquetes de entrada con SRS en el intercalador de bytes de la figura 24.

La figura 28 muestra un mapeo de los 52 paquetes de entrada llevados a cabo por el intercalador de bytes de la figura 24, y la figura 29 muestra un mapeo de 104 paquetes de entrada llevados a cabo por el intercalador de bytes de la figura 24. La figura 30 muestra un detalle de un mapeo llevado a cabo por el intercalador de bytes en la figura 24 cuando los 26 bytes son utilizados para un SRS. Aunque varias modalidades de la invención han sido desarrolladas y descritas, deberá ser apreciado por aquellos expertos en la técnica que los cambios pueden hacerse en estas modalidades sin apartarse de los principios y espíritu de la invención, el enfoque el cual es definido en las reivindicaciones y sus equivalentes.

Claims (1)

REIVINDICACIONES

1. Un método para reajustar un codificador de modulación codificado por entramado (TCM) a un estado conocido, el codificador TCM comprende una entrada de reajuste que reajusta el codificador TCM al estado conocido cuando mantiene a un nivel de reajuste para una pluralidad de ciclos del reloj de símbolos, caracterizado el método porque comprende: identificar un evento que ocurre en el futuro que requiere que el codificador TCM sea reajustado al estado conocido; y mantener la entrada de reajuste del codificador TCM al nivel de reajuste que inicia la pluralidad de ciclos del reloj de símbolos antes del momento en que el evento ocurra de manera tal que el codificador TCM será reajustado al estado conocido de inmediato antes de que ocurra el evento.