KR100438912B1 - Driving method of plasma display panel - Google Patents
Driving method of plasma display panel Download PDFInfo
- Publication number
- KR100438912B1 KR100438912B1 KR10-2001-0076004A KR20010076004A KR100438912B1 KR 100438912 B1 KR100438912 B1 KR 100438912B1 KR 20010076004 A KR20010076004 A KR 20010076004A KR 100438912 B1 KR100438912 B1 KR 100438912B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- pulse
- electrodes
- sustain
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Abstract
본 발명은 구동효율을 향상시킴과 아울러 패널이 고수명을 갖도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel that improves driving efficiency and has a long life.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 제 1전극들에 스캔펄스가 순차적으로 공급됨과 아울러 어드레스전극들에 데이터펄스가 공급되는 단계와; 서스테인 기간동안 제 1전극들 및 제 2전극들에 교번적으로 서스테인펄스가 공급됨과 아울러 어드레스전극들이 플로팅되는 단계를 포함하며; 스캔펄스 및 데이터펄스에 의하여 방전셀에 인가된 전압값은 서스테인펄스 전압값의 절반을 초과하도록 설정된다.A method of driving a plasma display panel of the present invention includes the steps of sequentially supplying scan pulses to the first electrodes during an address period and supplying data pulses to the address electrodes; A sustain pulse is supplied to the first electrodes and the second electrodes alternately during the sustain period, and the address electrodes are floated; The voltage value applied to the discharge cell by the scan pulse and the data pulse is set to exceed half of the sustain pulse voltage value.
Description
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 구동효율을 향상시킴과 아울러 패널이 고수명을 갖도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel that improves driving efficiency and has a long service life.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP), and Electro-Luminescence (EL). And display devices.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.PDP is a display device using a gas discharge has the advantage that it is easy to manufacture a large panel. As a PDP, a three-electrode AC surface discharge type PDP having three electrodes and driven by an alternating voltage is typical.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a first electrode 12Y and a second electrode 12Z formed on the upper substrate 10, and an address formed on the lower substrate 18. An electrode 20X is provided.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the first electrode 12Y and the second electrode 12Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 14. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge, and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the first electrode 12Y and the second electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower plates and the partition wall.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.The three-electrode AC surface discharge type PDP is driven by being divided into a plurality of subfields, and gray scale display is performed by emitting light a number of times proportional to the weight of video data in each subfield period. The subfields SF1 to SF8 are driven again after being divided into a reset period, an address period, a sustain period, and an erase period.
도 2는 종래의 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도이다.2 is a waveform diagram showing a driving waveform of a conventional plasma display panel.
도 2를 참조하면, 리셋 기간에는 제 1전극(Y)에 리셋펄스(RP)로서 완만한 기울기를 가지는 램프펄스가 인가된다. 이와 같은 램프펄스가 인가되면 모든 방전셀에 소정의 벽전하가 형성된다.Referring to FIG. 2, a ramp pulse having a gentle slope as a reset pulse RP is applied to the first electrode Y in the reset period. When such a lamp pulse is applied, predetermined wall charges are formed in all discharge cells.
어드레스 기간에는 제 1전극(Y)에 순차적으로 스캔펄스(SP)가 인가되고, 어드레스전극(X)에 스캔펄스(SP)에 동기되는 데이터펄스(DP)가 인가된다. 이때, 스캔펄스(SP) 및 데이터펄스(DP)가 동시에 인가되는 방전셀들에서는 방전셀을 선택하기 위한 어드레스 방전이 일어난다. 어드레스 방전이 일어난 방전셀들에는 소정의 벽전하가 형성된다.In the address period, the scan pulse SP is sequentially applied to the first electrode Y, and the data pulse DP synchronized with the scan pulse SP is applied to the address electrode X. At this time, in the discharge cells to which the scan pulse SP and the data pulse DP are simultaneously applied, address discharge for selecting the discharge cell occurs. A predetermined wall charge is formed in the discharge cells in which the address discharge has occurred.
서스테인 기간에 제 1전극(Y)에는 제 1서스테인펄스(SUSPy)가 공급되고, 제 2전극(Z)에는 제 1서스테인펄스(SUSPy)에 교번되도록 제 2서스테인펄스(SUSPz)가 공급된다. 이때, 어드레스 방전에 의하여 벽전하가 형성된 방전셀들에서는 서스테인 방전이 일어난다.In the sustain period, the first sustain pulse SUSPy is supplied to the first electrode Y, and the second sustain pulse SUSPz is supplied to the second electrode Z alternately with the first sustain pulse SUSPy. At this time, sustain discharge occurs in discharge cells in which wall charge is formed by the address discharge.
한편, 이와 같은 종래의 PDP의 서스테인 기간에 어드레스전극(X)은 기저전위를 갖는다. 이와 같이 서스테인 기간에 어드레스전극(X)이 기저전위를 가지면 제 1 및 제 2전극(Y,Z)과 어드레스전극(X) 간에 등가적으로 형성된 커패시터 성분에 의하여 제 1 및 제 2전극(Y,Z)으로 공급된 일부 전력이 어드레스전극(X)으로 공급되게 된다.On the other hand, in the sustain period of the conventional PDP, the address electrode X has a ground potential. As described above, when the address electrode X has a ground potential in the sustain period, the first and second electrodes Y, Y, and C may be formed by a capacitor component equivalently formed between the first and second electrodes Y and Z and the address electrode X. FIG. Part of the power supplied to Z) is supplied to the address electrode X.
다시 말하여, 서스테인 기간에 어드레스전극(X)이 기저전위를 유지함으로써 소비전력이 낭비되고, 이에 따라 PDP의 효율이 저하되게 된다. 또한, 서스테인 방전에 의하여 생성된 정극성의 전하들이 기저전위를 가지는 어드레스 전극(X) 쪽으로 가속되어 형광체가 쉽게 노화되게 된다. 다시 말하여, 형광체의 수명이 저하되고, 이에 따라 PDP의 수명이 저하되게 된다.In other words, the power consumption is wasted by maintaining the base potential of the address electrode X in the sustain period, thereby degrading the efficiency of the PDP. In addition, the positive charges generated by the sustain discharge are accelerated toward the address electrode X having the base potential, so that the phosphor is easily aged. In other words, the lifetime of the phosphor is reduced, and thus the lifetime of the PDP is reduced.
이와 같은 단점을 극복하기 위하여 서스테인 기간에 어드레스 전극(X)을 플로팅시키는 방법에 제안되었다.In order to overcome this disadvantage, a method of floating the address electrode X in the sustain period has been proposed.
도 3은 서스테인 기간에 어드레스 전극(X)을 플로팅하였을 때 나타나는 구동파형이다.3 is a driving waveform that appears when the address electrode X is floated in the sustain period.
도 3을 참조하면, 어드레스 전극(X)을 플로팅하였을 때 어드레스 전극(X)에는 플로팅 펄스(FP)가 유도된다. 다시 말하여, 서스테인 기간에 어드레스 전극(X)에는 서스테인 펄스(SUSPy,SUSPz)에 의해 플로팅 펄스(FP)가 유도된다. 이때, 플로팅 펄스(FP)는 서스테인 펄스(SUSPy,SUSPz)의 절반에 해당하는 전압값을 갖는다.Referring to FIG. 3, when the address electrode X is floated, a floating pulse FP is induced to the address electrode X. FIG. In other words, the floating pulse FP is induced to the address electrode X by the sustain pulses SUSPy and SUSPz in the sustain period. In this case, the floating pulse FP has a voltage value corresponding to half of the sustain pulses SUSPy and SUSPz.
이와 같이 어드레스 전극(X)이 플로팅 상태가 되면 서스테인 기간에 제 1 및 제 2전극(Y,Z)에 공급된 전압이 어드레스 전극(X)으로 공급되지 않는다. 따라서, PDP의 효율이 향상되게 된다. 또한, 어드레스 전극(X)이 소정의 전압값을 가지기 때문에 서스테인 방전에 의해 생성된 정극성의 전하들이 어드레스 전극(X) 쪽으로 가속되지 않는다. 따라서, PDP의 수명을 향상시킬 수 있다.As described above, when the address electrode X is in a floating state, voltages supplied to the first and second electrodes Y and Z are not supplied to the address electrode X in the sustain period. Therefore, the efficiency of the PDP is improved. In addition, since the address electrode X has a predetermined voltage value, the positive charges generated by the sustain discharge are not accelerated toward the address electrode X. Therefore, the lifetime of the PDP can be improved.
하지만, 이와 같이 PDP는 서스테인 기간에 오방전이 발생될 염려가 있다. 다시 말하여, 제 1전극(Y)에 제 1서스테인펄스(SUSPy)가 공급되지 않을 때(제 1전극이 기저전위를 유지할 때) 어드레스 전극(X)에는 Vs/2의 전압을 갖는 플로팅 펄스(FP)가 인가된다. 이때, 어드레스 전극(X)과 제 1전극(Y)은 어드레스 방전조건과 유사하게 된다.However, PDP has a risk of mis-discharge during the sustain period. In other words, when the first sustain pulse SUSPy is not supplied to the first electrode Y (when the first electrode maintains the ground potential), the floating pulse having a voltage of Vs / 2 is applied to the address electrode X. FP) is applied. At this time, the address electrode X and the first electrode Y become similar to the address discharge condition.
다시 말하여, 어드레스 기간에 제 1전극(Y)에 기저전위를 갖는 스캔펄스(SP)가 공급됨과 아울러 어드레스 전극(X)에 소정전압(Va)을 갖는 데이터 펄스(DP)가 공급될 때 방전셀들에서 어드레스 방전이 일어나게 된다.In other words, it discharges when the scan pulse SP having the ground potential is supplied to the first electrode Y and the data pulse DP having the predetermined voltage Va is supplied to the address electrode X in the address period. Address discharge occurs in the cells.
한편, 서스테인 기간에 제 1전극(Y)이 기저전위를 유지하는 동안 어드레스 전극(X)에는 Va 전압보다 높은 전압을 가지는 Vs/2의 전압이 유도된다. 이때, 방전셀들에서는 어드레스 방전조건과 유사한 조건이 형성되고, 이에 따라 원치않는 방전이 발생되게 된다.On the other hand, while the first electrode Y maintains the ground potential in the sustain period, a voltage of Vs / 2 having a voltage higher than the Va voltage is induced in the address electrode X. In this case, conditions similar to the address discharge condition are formed in the discharge cells, thereby causing unwanted discharge.
한편, 이와 같은 오방전을 방지하기 위하여 도 4와 같이 제 1전극(Y)이 기저전위를 가질 때 어드레스 전극(X)에 기저전위를 공급하므로써 서스테인 기간에 발생되는 오방전을 방지할 수 있다. 하지만, 이와 같은 방법은 어드레스 전극(X)을 완전히 플로팅 시킬 수 없다. 따라서, PDP의 효율이 저하됨과 아울러 PDP의 수명이 단축되게 된다.On the other hand, in order to prevent such an error discharge, when the first electrode (Y) has a base potential as shown in FIG. However, this method cannot completely float the address electrode X. FIG. Therefore, the efficiency of the PDP is lowered and the lifetime of the PDP is shortened.
따라서, 본 발명의 목적은 구동효율을 향상시킴과 아울러 패널이 고수명을 갖도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a driving method of a plasma display panel which improves driving efficiency and allows a panel to have a high life.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 종래의 플라즈마 디스플레이 패널에 인가되는 구동파형을 나타내는 파형도.2 is a waveform diagram showing a driving waveform applied to a conventional plasma display panel.
도 3은 서스테인 기간에 어드레스 전극을 플로팅 시켰을 때 종래의 플라즈마 디스플레이 패널에 나타나는 구동파형을 나타내는 파형도.Fig. 3 is a waveform diagram showing driving waveforms appearing in a conventional plasma display panel when the address electrode is floated in the sustain period.
도 4는 서스테인 기간에 어드레스 전극을 제 1전극에 인가되는 서스테인 펄스에 동기되도록 플로팅 시켰을 때 플라즈마 디스플레이 패널에 나타나는 구동파형을 나타내는 파형도.Fig. 4 is a waveform diagram showing driving waveforms appearing in the plasma display panel when the address electrode is floated in synchronization with the sustain pulse applied to the first electrode in the sustain period.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도.5 is a waveform diagram showing driving waveforms of the plasma display panel according to the embodiment of the present invention;
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판 12Y : 제 1전극10: upper substrate 12Y: first electrode
12Z : 제 2전극 14,22 : 유전체층12Z: second electrode 14,22: dielectric layer
16 : 보호막 18 : 하부기판16: protective film 18: lower substrate
20X : 어드레스 전극 24 : 격벽20X: address electrode 24: partition wall
26 : 형광체층26: phosphor layer
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 제 1전극들에 스캔펄스가 순차적으로 공급됨과 아울러 어드레스전극들에 데이터펄스가 공급되는 단계와; 서스테인 기간동안 제 1전극들 및 제 2전극들에 교번적으로 서스테인펄스가 공급됨과 아울러 어드레스전극들이 플로팅되는 단계를 포함하며; 스캔펄스 및 데이터펄스에 의하여 방전셀에 인가된 전압값은 서스테인펄스 전압값의 절반을 초과하도록 설정된다.상기 어드레스 기간동안 스캔펄스가 인가되지 않는 제 1전극들은 기저전위를 유지한다.In order to achieve the above object, a method of driving a plasma display panel according to the present invention includes the steps of sequentially supplying scan pulses to first electrodes and data pulses to address electrodes during an address period; A sustain pulse is supplied to the first electrodes and the second electrodes alternately during the sustain period, and the address electrodes are floated; The voltage value applied to the discharge cell by the scan pulse and the data pulse is set to exceed half of the sustain pulse voltage value. The first electrodes to which the scan pulse is not applied during the address period maintain the base potential.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIG. 5.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.5 is a view showing a method of driving a plasma display panel according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 실시예에 의한 PDP의 구동방법은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어 구동된다.Referring to FIG. 5, the driving method of the PDP according to the embodiment of the present invention is driven by being divided into a reset period, an address period, and a sustain period.
리셋기간에 제 1전극(Y)에는 완만한 기울기를 가지는 리셋펄스(RP)가 공급된다. 이때, 모든 방전셀들에서는 리셋방전이 발생되어 소정의 벽전하가 형성된다.In the reset period, the reset pulse RP having a gentle slope is supplied to the first electrode Y. At this time, reset discharge is generated in all the discharge cells to form a predetermined wall charge.
어드레스 기간에 제 1전극(Y)에는 순차적으로 부극성(-Vp)의 스캔펄스(SP)가 인가된다. 이때, 어드레스 전극(X)에는 스캔펄스(SP)에 동기되는 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 방전셀들에서는 VP+Va의 전압차가 발생되어 어드레스 방전이 발생된다. 한편, 스캔펄스(SP)가 공급되지 않은 제 1전극(Y)들은 기저전위를 유지한다.In the address period, a negative scan pulse SP is sequentially applied to the first electrode Y. At this time, the data pulse DP synchronized with the scan pulse SP is supplied to the address electrode X. In the discharge cells supplied with the scan pulse SP and the data pulse DP, a voltage difference of VP + Va is generated to generate an address discharge. Meanwhile, the first electrodes Y to which the scan pulse SP is not supplied maintain the base potential.
서스테인 기간에는 제 1전극(Y)에 제 1서스테인펄스(SUSPy)가 공급되고, 제 2전극(Z)에는 제 1서스테인펄스(SUSPy)에 교번되도록 제 2서스테인펄스(SUSPz)가 공급된다. 이때, 어드레스 방전이 발생된 방전셀들에서는 서스테인 방전이 일어난다.In the sustain period, the first sustain pulse SUSPy is supplied to the first electrode Y, and the second sustain pulse SUSPz is supplied to the second electrode Z so as to be alternated with the first sustain pulse SUSPy. At this time, sustain discharge occurs in the discharge cells in which the address discharge is generated.
한편, 서스테인 기간에 어드레스 전극(X)은 플로팅 상태를 유지한다. 이와 같이 어드레스 전극(X)이 플로팅 상태를 유지하면 어드레스 전극(X)에는 서스테인 펄스(SUSPy,SUSPz) 전압의 절반값에 해당하는 Vs/2의 전압이 유도된다. 다시 말하여, 제 1전극(Y)이 기저전위를 유지할 때 제 1전극(Y)과 어드레스 전극(X) 간에는 Vs/2의 전압차가 발생된다.On the other hand, in the sustain period, the address electrode X maintains the floating state. As such, when the address electrode X maintains the floating state, a voltage of Vs / 2 corresponding to half of the voltages of the sustain pulses SUSPy and SUSPz is induced in the address electrode X. In other words, when the first electrode Y maintains the ground potential, a voltage difference of Vs / 2 is generated between the first electrode Y and the address electrode X.
이때, 제 1전극(Y)과 어드레스 전극(X) 간에는 오방전이 발생되지 않는다. 상세히 설명하면, 본 발명의 PDP에서 어드레스 방전은 VP+Va의 전압이 인가되어야 발생된다. 이때, Vp+Va의 전압은 Vs/2의 전압보다 높게 설정되고, 이에 따라 서스테인 기간에 제 1전극(Y)과 어드레스 전극(X) 간의 Vs/2의 전압차는 방전조건을 만족하지 못한다.At this time, no erroneous discharge occurs between the first electrode Y and the address electrode X. In detail, in the PDP of the present invention, an address discharge is generated only when a voltage of VP + Va is applied. At this time, the voltage of Vp + Va is set higher than the voltage of Vs / 2. As a result, the voltage difference of Vs / 2 between the first electrode Y and the address electrode X during the sustain period does not satisfy the discharge condition.
다시 말하여, 본원 발명에서 어드레스 방전 조건은 Vs/2의 전압을 초과할 때어드레스 방전이 일어나도록 설정하므로써 서스테인 기간에 오방전이 발생하는 것을 방지할 수 있다.In other words, in the present invention, the address discharge condition can be set such that address discharge occurs when the voltage of Vs / 2 is exceeded, thereby preventing erroneous discharge from occurring in the sustain period.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 서스테인 펄스 전압의 절반을 초과하는 전압이 방전셀에 인가될 때 어드레스 방전이 일어나도록 설정한다. 따라서, 서스테인 기간에 어드레스 전극을 플로팅할 때 제 1전극 및 어드레스 전극간에 오방전이 일어나는 것을 방지할 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, the address discharge is set to occur when a voltage exceeding half of the sustain pulse voltage is applied to the discharge cells. Therefore, when the address electrode is floated in the sustain period, erroneous discharge can be prevented from occurring between the first electrode and the address electrode.
아울러, 서스테인 기간에 데이터전극을 플로팅 할 수 있으므로 플라즈마 디스플레이 패널의 효율 및 수명을 향상시킬 수 있다.In addition, since the data electrodes can be floated during the sustain period, the efficiency and lifetime of the plasma display panel can be improved.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0076004A KR100438912B1 (en) | 2001-12-03 | 2001-12-03 | Driving method of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0076004A KR100438912B1 (en) | 2001-12-03 | 2001-12-03 | Driving method of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030046023A KR20030046023A (en) | 2003-06-12 |
| KR100438912B1 true KR100438912B1 (en) | 2004-07-03 |
Family
ID=29572770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0076004A KR100438912B1 (en) | 2001-12-03 | 2001-12-03 | Driving method of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100438912B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100547977B1 (en) * | 2002-09-18 | 2006-02-02 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel |
| KR100820632B1 (en) | 2004-08-27 | 2008-04-10 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel |
| KR100667589B1 (en) * | 2004-11-12 | 2007-01-12 | 엘지전자 주식회사 | Driving Method for Plasma Display Panel |
| KR100811472B1 (en) * | 2006-10-16 | 2008-03-07 | 엘지전자 주식회사 | Plasma display apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0934397A (en) * | 1995-07-24 | 1997-02-07 | Fujitsu Ltd | Plasma display panel |
| JP2000206933A (en) * | 1999-01-14 | 2000-07-28 | Nec Corp | Driving method for ac discharge type plasma display panel |
| JP2000242222A (en) * | 1999-02-19 | 2000-09-08 | Nec Corp | Method for driving plasma display panel |
| JP2001296834A (en) * | 2000-04-12 | 2001-10-26 | Nec Corp | Driving method for ac type plasma display panel |
-
2001
- 2001-12-03 KR KR10-2001-0076004A patent/KR100438912B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0934397A (en) * | 1995-07-24 | 1997-02-07 | Fujitsu Ltd | Plasma display panel |
| JP2000206933A (en) * | 1999-01-14 | 2000-07-28 | Nec Corp | Driving method for ac discharge type plasma display panel |
| JP2000242222A (en) * | 1999-02-19 | 2000-09-08 | Nec Corp | Method for driving plasma display panel |
| JP2001296834A (en) * | 2000-04-12 | 2001-10-26 | Nec Corp | Driving method for ac type plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030046023A (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452688B1 (en) | Driving method for plasma display panel | |
| KR100751931B1 (en) | Plasma Display Panel and Driving Method thereof | |
| KR100438912B1 (en) | Driving method of plasma display panel | |
| KR100421487B1 (en) | Driving Method of Plasma Display Panel | |
| JP2004361963A (en) | Method for driving plasma display panel | |
| KR100404846B1 (en) | Driving Method of Plasma Display Panel | |
| KR100538323B1 (en) | Plasma Display Panel | |
| KR100315125B1 (en) | Plasma Display Panel | |
| KR100397431B1 (en) | Plasma Display Panel and Driving Method thereof | |
| KR100739549B1 (en) | Mehtod of Driving Plasma Display Panel with Trigger-sustain Electrodes Structure | |
| KR100456142B1 (en) | Plasma display panel and fabricating mehtod thereof | |
| KR100378619B1 (en) | Driving Method of Plasma Display Panel | |
| KR100757420B1 (en) | Plasma Display Panel and Method of Driving the same | |
| KR100365506B1 (en) | Plasma Display Panel and Driving Method Thereof | |
| KR100493919B1 (en) | Method of driving plasma display panel | |
| KR100348964B1 (en) | Plasma Display Panel inserted Floating Electrode | |
| KR100481215B1 (en) | Plasma display panel and driving method thereof | |
| KR100421483B1 (en) | Driving Method of Plasma Display Panel | |
| KR100397430B1 (en) | Plasma Display Panel And Driving Method Thereof | |
| KR100421488B1 (en) | Plasma Display Panel | |
| KR100364668B1 (en) | Driving Method of Plasma Display Panel | |
| KR100373532B1 (en) | Driving Method of Plasma Display Panel | |
| KR100667109B1 (en) | Plasma Display Panel and Driving Method thereof | |
| KR100764760B1 (en) | Plasma Display Panel and Driving Method Thereof | |
| KR100365504B1 (en) | Plasma Display Panel and Method of fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |