KR100667589B1 - Driving Method for Plasma Display Panel - Google Patents

Driving Method for Plasma Display Panel Download PDF

Info

Publication number
KR100667589B1
KR100667589B1 KR1020040092672A KR20040092672A KR100667589B1 KR 100667589 B1 KR100667589 B1 KR 100667589B1 KR 1020040092672 A KR1020040092672 A KR 1020040092672A KR 20040092672 A KR20040092672 A KR 20040092672A KR 100667589 B1 KR100667589 B1 KR 100667589B1
Authority
KR
South Korea
Prior art keywords
sustain
electrode
discharge
period
display panel
Prior art date
Application number
KR1020040092672A
Other languages
Korean (ko)
Other versions
KR20060045252A (en
Inventor
이병준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040092672A priority Critical patent/KR100667589B1/en
Publication of KR20060045252A publication Critical patent/KR20060045252A/en
Application granted granted Critical
Publication of KR100667589B1 publication Critical patent/KR100667589B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 서스테인 구간에 인가되는 서스테인 파형을 개선하여 서스테인 구간에서 스캔 전극과 서스테인 전극간의 서스테인 방전이 어드레스 전극 방향으로 끌리는 것을 억제하는 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 명잔상의 발생을 감소시키는 효과가 있다.The present invention relates to a method of driving a plasma display panel in which a sustain discharge applied between a scan electrode and a sustain electrode in the sustain period is suppressed from being attracted toward the address electrode in the sustain period by reducing the sustain waveform applied to the sustain period. There is.

리셋 구간, 어드레스 구간 및 서스테인 구간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 복수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 복수의 서브필드 중 적어도 어느 하나의 서브필드의 서스테인 구간에서 평균 화상 레벨(Average Picture Level)에 따라 상기 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 것을 특징으로 한다.A driving method of a plasma display panel which expresses an image composed of a plurality of frames by a combination of at least one subfield in which voltage is applied to an address electrode, a scan electrode, and a sustain electrode in a reset period, an address period, and a sustain period. The afterimage prevention voltage Va is applied to the address electrode according to an average picture level in the sustain period of at least one subfield among the subfields.

플라즈마 디스플레이 패널, 명잔상, 서스테인 방전, 하부 형광체, 열화, 흔들림Plasma Display Panel, Afterimage, Sustain Discharge, Lower Phosphor, Deterioration, Shake

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method for Plasma Display Panel}Driving method for plasma display panel {Driving Method for Plasma Display Panel}

도 1 은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.2 is a diagram illustrating a method of expressing image gradation of a conventional plasma display panel.

도 3은 종래 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 4는 종래의 플라즈마 디스플레이 패널에서 발생되는 명잔상의 발생을 설명하기 위한 도.4 is a view for explaining generation of a bright image generated in a conventional plasma display panel.

도 5는 방전셀 내의 크세논(Xe)의 함량과 방전의 형태와의 상관관계를 설명하기 위한 도.5 is a view for explaining the correlation between the content of xenon (Xe) in the discharge cell and the type of discharge.

도 6은 도 3의 종래 구동파형에서 서스테인 구간에서의 서스테인 펄스를 보다 상세히 설명하기 위한 도.6 is a view for explaining in more detail the sustain pulse in the sustain period in the conventional driving waveform of FIG.

도 7은 플라즈마 디스플레이 패널의 형광체를 안정시키기 위해 실시하는 에이징(Aging)을 설명하기 위한 도.FIG. 7 is a diagram for explaining aging performed to stabilize a phosphor of a plasma display panel. FIG.

도 8은 플라즈마 디스플레이 패널의 형광체의 방전 흔들림을 설명하기 위한 도.8 is a diagram for explaining discharge fluctuations of the phosphor of the plasma display panel.

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도.9 is a view showing a driving waveform according to the driving method of the plasma display panel of the present invention.

도 10은 서스테인 구간에서 평균 화상 레벨(Average Picture Level)에 따라 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 일예를 설명하기 위한 도.FIG. 10 is a diagram for explaining an example in which a bright afterimage prevention voltage Va is applied to an address electrode according to an average picture level in a sustain period.

도 11a 내지 도 11c는 플라즈마 디스플레이 패널의 평균 화상 레벨과 명잔상 방지 전압(Va)이 인가되는 기간과의 상관관계를 설명하기 위한 도.11A to 11C are diagrams for explaining a correlation between an average image level of a plasma display panel and a period during which an afterimage prevention voltage Va is applied.

도 12는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 다른 구동파형을 설명하기 위한 도.12 is a view for explaining another driving waveform according to the driving method of the plasma display panel of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 전면 기판 11 : 후면 기판10: front substrate 11: rear substrate

100 : 전면 글라스 101 : 스캔 전극100: front glass 101: scan electrode

102 : 서스테인 전극 103 : 유전체층102 sustain electrode 103 dielectric layer

104 : 보호층 110 : 후면 글라스104: protective layer 110: rear glass

111 : 격벽 112 : 어드레스 전극111: partition 112: address electrode

113 : 형광체층 114 : 백색 유전체113 phosphor layer 114 white dielectric

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 서스테인 구간에 인가되는 서스테인 파형을 개선하여 명잔상을 줄이는 플라즈마 디스플 레이 패널의 구동방법에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel which reduces a bright afterimage by improving a sustain waveform applied to a sustain period.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front substrate and a rear substrate to form a unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and The same main discharge gas and an inert gas containing a small amount of xenon (Xe) are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(100)에 스캔 전극(101)과 서스테인 전극(102)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(10) 및 배면을 이루는 후면 글라스(110) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(112)이 배열된 후면기판(11)이 일정거리를 사이에 두고 평행하게 결합된다.1 illustrates a structure of a general plasma display panel. As shown, the plasma display panel includes a front substrate 10 in which a plurality of sustain electrode pairs formed by pairing a scan electrode 101 and a sustain electrode 102 on a front glass 100 that is a display surface on which an image is displayed. And a rear substrate 11 having a plurality of address electrodes 112 arranged on the rear glass 110 forming the rear surface so as to intersect with the plurality of sustain electrode pairs described above.

전면기판(10)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(101) 및 서스테인 전극(102), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(101) 및 서스테인 전극(102)이 쌍을 이뤄 포함된다. 스캔 전극(101) 및 서스테인 전극(102)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(103)에 의해 덮혀지고, 유전체층(103) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네 슘(MgO)을 증착한 보호층(104)이 형성된다.The front substrate 10 is made of a scan electrode 101 and a sustain electrode 102, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 101 and the sustain electrode 102 provided as the bus electrode b are included in pairs. The scan electrode 101 and the sustain electrode 102 are covered by one or more dielectric layers 103 that limit the discharge current and insulate the electrode pairs, and the upper surface of the dielectric layer 103 is a magnesium oxide to facilitate the discharge conditions. A protective layer 104 on which calcium (MgO) is deposited is formed.

후면기판(11)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(111)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(112)이 격벽(111)에 대해 평행하게 배치된다. 후면기판(11)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체층(113)이 형성된다. 어드레스 전극(112)과 형광체층(113) 사이에는 어드레스 전극(112)을 보호하고 형광체층(113)에서 방출되는 가시광선을 전면기판(10)으로 반사시키는 백색 유전체(114)가 형성된다.The rear substrate 11 is arranged in such a manner that a plurality of discharge spaces, that is, barrier ribs 111 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 112 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 111. On the upper side of the rear substrate 11, R, G, and B phosphor layers 113 emitting visible light for image display during address discharge are formed. A white dielectric 114 is formed between the address electrode 112 and the phosphor layer 113 to protect the address electrode 112 and reflect visible light emitted from the phosphor layer 113 to the front substrate 10.

이와 같은 구조를 갖는 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 살펴보면 다음 도 2와 같다.A method of expressing an image gray level of a plasma display panel having such a structure will be described with reference to FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋기간(RPD), 방전될 셀을 선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레 스기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 2, in the conventional method of expressing a gray level in a plasma display panel, a frame is divided into several subfields having different number of emission times, and each subfield is again configured as a reset period (RPD) for initializing all cells. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and eight subfields. Each of them SF1 to SF8 is divided into a reset period, an address period and a sustain period.

각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveforms according to the driving method of the plasma display panel are shown in FIG. 3.

도 3는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 구간으로 나뉘어 구동된다.As shown in FIG. 3, the plasma display panel erases a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and a wall charge in the discharged cell. It is divided into an erase section for driving.

리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, a rising ramp waveform Ramp-up is simultaneously applied to all scan electrodes in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋 다운 구간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the set-down period, after the rising ramp waveform is supplied, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge in the cells, the wall charges excessively formed in the scan electrode are sufficiently erased. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 구간에는 부극성 스캔 신호(Scan)가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 어드레스 전극에 정극성의 데이터 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, the negative scan signal Scan is sequentially applied to the scan electrodes, and the positive data signal is applied to the address electrodes in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive voltage Vz so as to reduce the voltage difference between the scan electrodes during the set-down period and the address period so as to prevent mis-discharge with the scan electrodes.

서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.

서스테인 방전이 완료된 후, 소거 구간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔 류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, a voltage of an erase ramp waveform (Ramp-ers) having a small pulse width and a low voltage level is supplied to the sustain electrode to erase the wall charge remaining in the cells of the full screen.

이와 같이 구동되는 종래 플라즈마 디스플레이 패널은 패널 표시 면에 국부적으로 방전이 일어나게 되면 일반적으로 잔상, 즉 명잔상이 발생하는 문제점이 있다.The conventional plasma display panel driven as described above has a problem in that an afterimage, that is, an afterimage, is generally generated when a local discharge is generated on the panel display surface.

도 4는 종래의 플라즈마 디스플레이 패널에서 발생되는 명잔상의 발생을 설명하기 위한 도면이다. 도 4에 도시된 바와 같이, 소정의 윈도우 패턴을 화면 중앙 부분에 표시하는 경우, 윈도우 패턴은 패널 표시면(400)의 일부분(400a)에 집중적으로 방전을 일으킨다. 이어서, 패널 전체(400b)에 방전을 일으키면, 패널 표시면(400)의 일부분(400a)에 표시되었던 윈도우 패턴이 잔상(400c)으로 나타난다. 이러한 잔상(400c)은 여러 가지 원인에 의하여 나타나지만 궁극적으로는 패널 표시면의 셀 방전시 형광체의 발광효율이 불안정하여 나타나게 된다. 특히, 최근에는 방전 효율의 특성의 향상을 위해 방전셀 내의 크세논(Xe)의 함량을 증가시키고 있다. 이러한 방전셀 내의 크세논(Xe)의 함량의 증가는 전술한 바와 같은 명잔상 현상을 더욱 발생시킨다. 이러한 방전셀 내의 크세논(Xe)의 함량과 방전셀 내의 방전형태의 상관관계를 살펴보면 다음 도 5와 같다.4 is a view for explaining generation of a bright image generated in a conventional plasma display panel. As shown in FIG. 4, when a predetermined window pattern is displayed at the center portion of the screen, the window pattern intensively discharges a portion 400a of the panel display surface 400. Subsequently, when the entire panel 400b is discharged, the window pattern displayed on the portion 400a of the panel display surface 400 appears as an afterimage 400c. The afterimage 400c may appear due to various reasons, but ultimately, the luminous efficiency of the phosphor may be unstable during cell discharge on the panel display surface. In particular, in recent years, the content of xenon (Xe) in the discharge cells has been increased to improve the characteristics of the discharge efficiency. Increasing the content of xenon (Xe) in the discharge cell further causes the afterimage phenomenon as described above. The correlation between the content of xenon (Xe) in the discharge cell and the discharge type in the discharge cell is as follows.

도 5는 방전셀 내의 크세논(Xe)의 함량과 방전의 형태와의 상관관계를 설명하기 위한 도면이다. 도시된 바와 같이, 크세논(Xe)의 함량이 많은 방전셀 내에서의 방전이 더욱 어드레스 전극(112)쪽으로 끌린다. 이러한 방전을 도 3에 나타난 종래의 구동파형에서 서스테인 구간에서의 서스테인 펄스를 보다 상세히 나타낸 도 6을 결부시켜 살펴보면 다음과 같다.5 is a view for explaining the correlation between the content of xenon (Xe) in the discharge cell and the type of discharge. As shown, the discharge in the discharge cell with a high content of xenon (Xe) is further attracted toward the address electrode 112. This discharge is described with reference to FIG. 6, which shows the sustain pulse in the sustain section in detail in the conventional driving waveform shown in FIG. 3.

예컨대 어드레스 전극(112)과 서스테인 전극(102)에 그라운드 레벨의 전압이 인가되는 상태에서 스캔 전극(101)에 서스테인 전압(Vs)이 인가되면, 스캔 전극(101)에 의한 서스테인 방전이 발생된다. 이와는 반대로 어드레스 전극(112)과 스캔 전극(101)에 그라운드 레벨의 전압이 인가되는 상태에서 서스테인 전극(102)에 서스테인 전압(Vs)이 인가되면, 서스테인 전극(102)에 의한 서스테인 방전이 발생된다. 이러한 서스테인 방전은 스캔 전극(101)과 서스테인 전극(102) 사이에서 발생하는 면 방전에 의존하지만, 플라즈마 디스플레이 패널 내부의 크세논(Xe)의 양이 증가하면 할수록, 스캔 전극(101)과 서스테인 전극(102)간의 면방전 시 어드레스 전극(112)과의 강한 상호작용으로 스캔 전극(101)과 서스테인 전극(102)간의 전계를 분산시켜 방전셀 내에서의 방전이 더욱 어드레스 전극(112)쪽으로 끌린다. 즉, 방전셀 내에 크세논(Xe)의 함량이 증가할수록 방전셀 내에서의 방전은 어드레스 전극(112)쪽으로 끌린다. 이와 같이, 방전셀 내의 방전이 어드레스 전극(112)쪽으로 끌리면 끌릴수록 플라즈마 디스플레이 패널의 형광체 중 하부 형광체를 열화시켜 플라즈마 디스플레이 패널의 수명을 단축시킨다. 여기서 전술한 형광체는 플라즈마 디스플레이 패널의 제조 초기에 매우 불안정한 상태로서 이를 안정시키기 위해서 플라즈마 디스플레이 패널의 제조 시 에이징(Aging)을 실시하게 되는데, 이러한 형광체 에이징에 대해 살펴보면 다음 도 7과 같다.For example, when the sustain voltage Vs is applied to the scan electrode 101 while the ground level voltage is applied to the address electrode 112 and the sustain electrode 102, the sustain discharge is generated by the scan electrode 101. On the contrary, when the sustain voltage Vs is applied to the sustain electrode 102 while the ground level voltage is applied to the address electrode 112 and the scan electrode 101, the sustain discharge by the sustain electrode 102 is generated. . The sustain discharge depends on the surface discharge generated between the scan electrode 101 and the sustain electrode 102. However, as the amount of xenon Xe in the plasma display panel increases, the scan electrode 101 and the sustain electrode ( During the surface discharge between 102, the electric field between the scan electrode 101 and the sustain electrode 102 is dispersed by the strong interaction with the address electrode 112, and the discharge in the discharge cell is attracted to the address electrode 112. That is, as the content of xenon Xe in the discharge cell increases, the discharge in the discharge cell is attracted toward the address electrode 112. As such, as the discharge in the discharge cell is attracted toward the address electrode 112, the lower phosphor of the phosphor of the plasma display panel is deteriorated to shorten the life of the plasma display panel. Here, the above-described phosphor is very unstable at the beginning of the plasma display panel manufacturing process, and in order to stabilize it, aging is performed during the manufacture of the plasma display panel. The phosphor aging will be described with reference to FIG. 7.

도 7은 플라즈마 디스플레이 패널의 형광체를 안정시키기 위해 실시하는 에이징(Aging)을 설명하기 위한 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널의 형광체를 안정시키기 위해 실시하는 에이징 시 플라즈마 디스플레이 패널의 형광체(113) 중에서 하부 형광체(113b)보다 격벽(111)측에 형성되는 측벽 형광체(113a)가 상대적으로 더 열화된다. 따라서 측벽 형광체(113a)는 하부 형광체(113b)보다 더욱 안정된다. 결국, 플라즈마 디스플레이 패널의 에이징 시 측벽 형광체(113a)의 절대 휘도를 하부 형광체(113b)보다 현저히 떨어뜨려 측벽 형광체(113a)의 방전 흔들림 폭이 하부 형광체(113b)의 방전 흔들림 폭보다 더 작게 된다. 이러한 방전 흔들림을 살펴보면 다음 도 8과 같다.FIG. 7 is a view for explaining aging performed to stabilize a phosphor of a plasma display panel. As shown in the drawing, the sidewall phosphor 113a formed on the sidewalls 111 is relatively larger than the lower phosphor 113b among the phosphors 113 of the plasma display panel during aging performed to stabilize the phosphor of the plasma display panel. Deteriorates. Therefore, the sidewall phosphor 113a is more stable than the lower phosphor 113b. As a result, during aging of the plasma display panel, the absolute luminance of the sidewall phosphor 113a is significantly lower than that of the lower phosphor 113b so that the discharge shake width of the sidewall phosphor 113a is smaller than the discharge shake width of the lower phosphor 113b. Looking at the shaking of the discharge as shown in FIG.

도 8은 플라즈마 디스플레이 패널의 형광체의 방전 흔들림을 설명하기 위한 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널의 형광체 중에서 하부 형광체는 측벽 형광체에 비해 방전 흔들림 폭이 상대적으로 더 크다. 즉, 방전한 이후에 안정된 상태로 복귀하는데 걸리는 시간이 하부 형광체가 측벽 형광체에 비해 상대적으로 더 길다.8 is a view for explaining discharge fluctuations of the phosphor of the plasma display panel. As illustrated, the lower phosphor among the phosphors of the plasma display panel has a larger discharge shake width than the sidewall phosphor. That is, the time taken to return to a stable state after discharge is relatively longer for the lower phosphor than the sidewall phosphor.

이에 따라, 전술한 바와 같이 크세논(Xe)의 양이 증가하여 방전셀 내에서 스캔 전극과 서스테인 전극 간에 발생한 면방전이 어드레스 전극쪽으로 끌리면 플라즈마 디스플레이 패널의 에이징(Aging) 시 상대적으로 덜 열화되었던 하부 형광체가 열화되어 플라즈마 디스플레이 패널의 수명이 감소되며, 이와 함께 방전후 안정된 상태로 복귀하는 복귀 시간이 상대적으로 긴 하부 형광체가 발광함으로 인해 플라즈마 디스플레이 패널의 표시면 상에 명잔상을 생성하는 문제점이 있다.Accordingly, as described above, when the amount of xenon (Xe) is increased and the surface discharge generated between the scan electrode and the sustain electrode in the discharge cell is attracted toward the address electrode, the lower portion that is relatively degraded during aging of the plasma display panel is lowered. The lifetime of the plasma display panel is reduced due to deterioration of the phosphor, and there is a problem in that a bright afterimage is generated on the display surface of the plasma display panel due to the emission of the lower phosphor having a relatively long recovery time after the discharge. .

이러한 문제점을 해결하기 위해 본 발명은 서스테인 구간에 방전셀 내에서 스캔 전극과 서스테인 전극 간의 면방전 시 방전이 어드레스 전극 쪽으로 끌리는 것을 방지하도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 그 목적이 있다.In order to solve this problem, an object of the present invention is to provide a method of driving a plasma display panel to prevent the discharge is attracted to the address electrode during the surface discharge between the scan electrode and the sustain electrode in the discharge cell in the sustain period.

이러한 목적을 이루기 위한 본 발명은 리셋 구간, 어드레스 구간 및 서스테인 구간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 복수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 복수의 서브필드 중 적어도 어느 하나의 서브필드의 서스테인 구간에서 평균 화상 레벨(Average Picture Level)에 따라 상기 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plasma display for displaying an image composed of a plurality of frames by a combination of at least one subfield in which voltage is applied to an address electrode, a scan electrode, and a sustain electrode in a reset period, an address period, and a sustain period. In the method of driving a panel, a bright afterimage prevention voltage Va is applied to the address electrode according to an average picture level in a sustain period of at least one of the plurality of subfields. do.

상기 명잔상 방지 전압(Va)은 상기 서스테인 구간에서 상기 스캔 전극과 상기 서스테인 전극 간의 서스테인 방전을 유지시킬 수 있는 전압값을 갖는 것을 특징으로 한다.The bright afterimage prevention voltage Va has a voltage value capable of maintaining a sustain discharge between the scan electrode and the sustain electrode in the sustain period.

상기 명잔상 방지 전압(Va)이 인가되는 기간은 상기 평균 화상 레벨이 높아질수록 증가하는 것을 특징으로 한다.The period during which the bright afterimage prevention voltage Va is applied increases as the average image level increases.

상기 평균 화상 레벨이 가장 높은 레벨일 경우에는 상기 서스테인 구간에서 상기 어드레스 전극에 그라운드(GND) 레벨의 전압값을 갖는 상기 명잔상 방지 전압(Va)이 인가되는 것을 특징으로 한다.When the average image level is the highest level, the bright afterimage prevention voltage Va having the voltage value of the ground GND level is applied to the address electrode in the sustain period.

상기 평균 화상 레벨이 가장 낮은 레벨일 경우에는 상기 서스테인 구간 전체에서 상기 명잔상 방지 전압(Va)이 상기 어드레스 전극에 인가되는 것을 특징으로 한다.When the average image level is the lowest level, the bright afterimage prevention voltage Va is applied to the address electrode in the entire sustain period.

상기 서스테인 구간에서 상기 어드레스 전극에 인가되는 명잔상 방지 전압(Va)의 인가 시점은 상기 서스테인 구간 내에서 임의로 지정되는 것을 특징으로 한다.An application point of time of the afterimage prevention voltage Va applied to the address electrode in the sustain period may be arbitrarily designated within the sustain period.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널의 구동방법을 상세히 설명한다.Hereinafter, a driving method of the plasma display panel of the present invention will be described in detail with reference to the accompanying drawings.

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도면이다. 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형은 스캔 전극과 서스테인 전극 간에 서스테인 방전을 발생시키는 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)을 인가하는 것이다. 이때 어드레스 전극에 명잔상 방지 전압(Va)을 인가하는 기준은 평균 화상 레벨(Average Picture Level)의 레벨 크기 이다. 즉, 스캔 전극과 서스테인 전극간에 서스테인 방전을 발생시키는 서스테인 구간에 평균 화상 레벨에 따라 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 것이다.9 is a view showing a driving waveform according to the driving method of the plasma display panel of the present invention. As shown, the driving waveform according to the driving method of the plasma display panel according to the present invention is to apply the afterimage prevention voltage Va to the address electrode in the sustain period in which the sustain discharge is generated between the scan electrode and the sustain electrode. In this case, the reference for applying the bright afterimage prevention voltage Va to the address electrode is the level of the average picture level. That is, the bright afterimage prevention voltage Va is applied to the address electrode according to the average image level in the sustain period in which sustain discharge is generated between the scan electrode and the sustain electrode.

여기서 명잔상 방지 전압(Va)는 서스테인 구간에서 스캔 전극과 서스테인 전극 간의 서스테인 방전을 유지시킬 수 있는 전압값을 갖는다. 즉, 명잔상 방지 전압(Va)은 스캔 전극과 서스테인 전극간의 면방전을 방해하지 않도록 하는 전압 크기를 갖는다. 예를 들어 서스테인 구간에서 어드레스 전극에 인가되는 명잔상 방지 전압(Va)이 서스테인 구간에서 스캔 전극 또는 서스테인 전극에 인가되는 서스테인 전압(Vs)보다 커지게 되면, 서스테인 구간에서 발생하는 방전은 스캔 전극 또는 서 스테인 전극과 어드레스 전극 간에 발생하게 된다. 따라서 서스테인 방전이 효율적으로 발생하지 못하여 구동효율에 막대한 타격을 입히게 된다. 따라서 명잔상 방지 전압(Va)는 서스테인 구간에서 스캔 전극과 서스테인 전극간의 서스테인 방전을 방해하지 않는 소정의 전압값을 갖는 것이다.Here, the afterimage prevention voltage Va has a voltage value capable of maintaining the sustain discharge between the scan electrode and the sustain electrode in the sustain period. In other words, the afterimage prevention voltage Va has a voltage level that does not prevent the surface discharge between the scan electrode and the sustain electrode. For example, when the afterimage prevention voltage Va applied to the address electrode in the sustain period is greater than the scan electrode or the sustain voltage Vs applied to the sustain electrode in the sustain period, the discharge generated in the sustain period may be a scan electrode or It occurs between the sustain electrode and the address electrode. Therefore, sustain discharge cannot be generated efficiently, which causes a huge impact on driving efficiency. Therefore, the afterimage prevention voltage Va has a predetermined voltage value that does not prevent the sustain discharge between the scan electrode and the sustain electrode in the sustain period.

또한 이러한 명잔상 방지 전압(Va)은 서스테인 구간에서 스캔 전극과 서스테인 전극간에 발생하는 면방전, 즉 서스테인 방전이 어드레스 전극 방향으로 끌리지 않도록 스캔 전극 또는 서스테인 전극과 어드레스 전극간의 전압차를 줄인다.In addition, the bright afterimage prevention voltage Va reduces the voltage difference between the scan electrode or the sustain electrode and the address electrode so that the surface discharge generated between the scan electrode and the sustain electrode in the sustain period is not attracted toward the address electrode.

예컨대 서스테인 전극에 그라운드 레벨(GND)의 전압이 인가되는 상태에서 스캔 전극에 서스테인 전압(Vs)이 인가되면, 스캔 전극에 의한 서스테인 방전이 발생된다. 이러한 스캔 전극에 의한 서스테인 방전이 발생하는 경우에 어드레스 전극에는 명잔상 방지 전압(Va)이 인가된다. 이와는 반대로 스캔 전극에 그라운드 레벨(GND)의 전압이 인가되는 상태에서 서스테인 전극에 서스테인 전압(Vs)이 인가되면, 서스테인 전극에 의한 서스테인 방전이 발생된다. 이러한 서스테인 전극에 의한 서스테인 방전이 발생하는 경우에 어드레스 전극에는 명잔상 방지 전압(Va)이 인가된다. 이러한 서스테인 구간에 어드레스 전극에는 평균 화상 레벨에 따라 명잔상 방지 전압(Va)이 인가되는데, 이러한 어드레스 전극에 평균 화상 레벨에 따라 명잔상 방지 전압(Va)이 인가되는 것을 살펴보면 다음 도 10과 같다.For example, when the sustain voltage Vs is applied to the scan electrode while the ground level GND voltage is applied to the sustain electrode, sustain discharge is generated by the scan electrode. In the case where the sustain discharge is generated by the scan electrode, a bright afterimage prevention voltage Va is applied to the address electrode. On the contrary, when the sustain voltage Vs is applied to the sustain electrode while the ground level GND voltage is applied to the scan electrode, the sustain discharge is generated by the sustain electrode. In the case where sustain discharge is caused by such a sustain electrode, a bright afterimage prevention voltage Va is applied to the address electrode. In the sustain period, the afterimage prevention voltage Va is applied to the address electrode according to the average image level. The afterimage prevention voltage Va is applied to the address electrode according to the average image level as shown in FIG.

도 10은 서스테인 구간에서 평균 화상 레벨(Average Picture Level)에 따라 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 일예를 설명하기 위한 도면이다. 도시된 바와 같이, 명잔상 방지 전압(Va)이 인가되는 기간은 평균 화상 레벨이 감소할수록 증가한다. 즉, 전력이 최대(피크 휘도, 평균 화상 레벨은 최저, 표시면적 최소)로 갈수록 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 기간은 점점 증가한다. 이와는 반대로 평균 화상 레벨이 증가할수록, 즉 전력이 최저(최저 휘도, 평균 화상 레벨은 최대, 표시면적 최대)로 갈수록 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 기간은 점점 감소한다. 전술한 바와 같이 플라즈마 디스플레이 패널의 표시 면적, 즉 평균 화상 레벨에 따라 서스테인 구간에서 명잔상 방지 전압(Va)이 어드레스 전극에 인가되는 기간이 변화되는 것을 도 11a 내지 도 11c와 결부시켜 살펴보면 다음과 같다.FIG. 10 is a diagram illustrating an example in which a bright afterimage prevention voltage Va is applied to an address electrode according to an average picture level in a sustain period. As shown, the period during which the afterimage prevention voltage Va is applied increases as the average image level decreases. That is, as the power reaches the maximum (peak luminance, minimum average image level, minimum display area), the period during which the afterimage prevention voltage Va is applied to the address electrode in the sustain period increases gradually. In contrast, as the average image level increases, i.e., as the power reaches the lowest (lowest luminance, maximum average image level, maximum display area), the period during which the afterimage prevention voltage Va is applied to the address electrode in the sustain period gradually decreases. . As described above with reference to FIGS. 11A to 11C, the period in which the afterimage prevention voltage Va is applied to the address electrode in the sustain period is changed according to the display area of the plasma display panel, that is, the average image level. .

도 11a를 살펴보면 예를 들어, 평균 화상 레벨을 8단계로 구분하여 구동시키는 경우에, 서스테인 구간을 평균 화상 레벨과 같은 8단계로 구분하고, 평균 화상 레벨이 최대 레벨인 경우에, 즉 각각의 방전셀이 소모하는 전력이 최소가 되는 경우에 서스테인 구간에서 어드레스 전극에는 명잔상 방지 전압(Va)이 인가되는 기간을 0으로 설정한다. 즉, 그라운드(GND) 레벨의 전압값을 갖는 명잔상 방지 전압(Va)이 어드레스 전극에 인가된다.Referring to FIG. 11A, for example, in the case where the average image level is driven in eight stages, the sustain section is divided into eight stages such as the average image level, and the average image level is the maximum level, that is, each discharge. In the case where the power consumed by the cell is minimum, the period during which the bright afterimage prevention voltage Va is applied to the address electrode in the sustain period is set to zero. That is, the afterimage prevention voltage Va having the voltage value of the ground GND level is applied to the address electrode.

이렇게 평균 화상 레벨이 최대 레벨인 경우에 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 기간을 0으로 설정하는 이유를 살펴보면, 평균 화상 레벨이 최대 레벨이 된다는 것의 의미는 플라즈마 디스플레이 패널의 화면(1100)상에 화상이 표시되는 면적(1100a)이 최대가 된다는 의미이다. 이에 따라 각각의 방전셀을 상대적으로 높은 전력으로 방전시킨다면 전체 플라즈마 디스플레이 패널의 전력소모가 급격히 증가하기 때문에 이렇게 평균 화상 레벨이 최대가 되는 경우에는 각각 의 방전셀을 상대적으로 적은 전력으로 방전하도록 각각의 방전셀에 공급되는 전력을 제한한다. 결국 스캔 전극과 서스테인 전극에 인가되는 전압이 상대적으로 작아지고 이에 따라 방전셀 내의 방전이 어드레스 전극방향으로 끌리는 현상도 감소한다. 따라서 이렇게 평균 화상 레벨이 최대 레벨이 되는 경우에는 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 기간을 0으로 설정하여도 방전셀 내의 하부 형광체가 방전하는 비율이 상대적으로 작아지므로 방전후에 안정된 상태로 복귀하는데 걸리는 시간이 짧아져 명잔상의 생성을 방지한다.In this case, when the average image level is at the maximum level, the reason for setting the period during which the image persistence prevention voltage Va is applied to the address electrode is set to 0 means that the average image level is at the maximum level. This means that the area 1100a at which an image is displayed on 1100 is maximized. Accordingly, when each discharge cell is discharged at a relatively high power, the power consumption of the entire plasma display panel is rapidly increased. Therefore, when the average image level is maximized, each discharge cell is discharged at a relatively low power level. Limit the power supplied to the discharge cells. As a result, the voltage applied to the scan electrode and the sustain electrode is relatively small, thereby reducing the phenomenon that the discharge in the discharge cell is attracted toward the address electrode. Therefore, in the case where the average image level becomes the maximum level, even if the period during which the bright after-image prevention voltage Va is applied to the address electrode is set to 0, the rate at which the lower phosphor in the discharge cell is discharged is relatively small. The time it takes to return to is shortened, which prevents the creation of an afterimage.

도 11c를 살펴보면 전술한 바와는 다르게 평균 화상 레벨이 최저 레벨인 경우에, 즉 각각의 방전셀이 소모하는 전력은 최대가 되어 각각의 방전셀이 피크 휘도를 구현하는 경우에 서스테인 구간 전체에서 명잔상 방지 전압(Va)이 어드레스 전극으로 인가된다. 즉, Va의 전압값을 갖는 명잔상 방지 전압(Va)이 서스테인 구간 내내 어드레스 전극에 인가된다.Referring to FIG. 11C, unlike the foregoing description, when the average image level is the lowest level, that is, the power consumed by each discharge cell becomes the maximum, and each discharge cell implements the peak luminance, the image persists in the entire sustain period. The prevention voltage Va is applied to the address electrode. That is, a bright afterimage prevention voltage Va having a voltage value of Va is applied to the address electrode throughout the sustain period.

여기서, 어드레스 전극에 명잔상 방지 전압(Va)을 서스테인 구간 내내 인가하는 이유를 살펴보면, 평균 화상 레벨이 최저 레벨이 된다는 것의 의미는 플라즈마 디스플레이 패널의 화면(1100)상에 화상이 표시되는 면적(1100c)이 최소가 된다는 의미이다. 이에 따라 각각의 방전셀을 상대적으로 높은 전력으로 방전시키더라도 전체 플라즈마 디스플레이 패널의 전력소모는 상대적으로 적은 폭으로 증가하기 때문에 이렇게 평균 화상 레벨이 최저가 되는 경우에는 각각의 방전셀을 상대적으로 높은 전력으로 방전하도록 각각의 방전셀에 공급되는 전력을 설정한다. 이에 따라, 평균 화상 레벨이 최저 레벨인 경우에, 즉 플라즈마 디스플레이 패널의 표시 면적이 최소가 되는 경우에는 상대적으로 큰 전력으로 방전하는 각각의 방전셀을 방전시켜 소모하는 전력의 증가폭을 적게 하면서도, 플라즈마 디스플레이 패널 전체의 휘도를 높인다. 이렇게 평균 화상 레벨이 최저인 경우에는 결국 스캔 전극과 서스테인 전극에 인가되는 전압이 상대적으로 강해지고 이에 따라 방전셀 내의 방전이 어드레스 전극방향으로 끌리는 현상도 증가한다. 따라서 이렇게 평균 화상 레벨이 최저 레벨이 되는 경우에는 서스테인 구간 내내 어드레스 전극에 명잔상 방지 전압(Va)이 인가되도록 설정하여 스캔 전극 및 서스테인 전극과 어드레스 전극 간의 전위차를 감소시켜 스캔 전극과 서스테인 전극간에 발생한 방전에 어드레스 전극 방향으로 끌리는 현상을 감소시킨다. 이에 따라 방전셀 내의 하부 형광체가 방전하는 비율이 상대적으로 작아지므로 방전후에 안정된 상태로 복귀하는데 걸리는 시간이 짧아 명잔상의 생성을 방지한다.Here, referring to the reason why the afterimage prevention voltage Va is applied to the address electrode throughout the sustain period, the mean image level is the lowest level, which means that the area 1100c displays an image on the screen 1100 of the plasma display panel. ) Is the minimum. As a result, even when each discharge cell is discharged at a relatively high power, the power consumption of the entire plasma display panel increases relatively little. Therefore, when the average image level is the lowest, each discharge cell is discharged at a relatively high power. The power supplied to each discharge cell is set to discharge. Accordingly, when the average image level is at the lowest level, that is, when the display area of the plasma display panel is minimized, the amount of power consumed by discharging each discharge cell discharged with a relatively large power is reduced, but the plasma is reduced. Increase the brightness of the entire display panel. In this case, when the average image level is the lowest, the voltage applied to the scan electrode and the sustain electrode becomes relatively strong, thereby increasing the phenomenon that the discharge in the discharge cell is attracted toward the address electrode. Therefore, when the average image level becomes the lowest level, the image retention prevention voltage Va is applied to the address electrode throughout the sustain period, thereby reducing the potential difference between the scan electrode and the sustain electrode and the address electrode, thereby generating a difference between the scan electrode and the sustain electrode. The phenomenon of attracting the discharge toward the address electrode is reduced. As a result, the rate at which the lower phosphor in the discharge cell discharges is relatively small, so that the time required for returning to a stable state after discharge is short, thereby preventing the formation of a bright afterimage.

전술한 바와 같이 평균 화상 레벨이 최저 또는 최대인 경우이외에도 평균 화상 레벨의 크기에 따라 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 기간을 다르게 설정할 수 있다. 도 11b를 살펴보면 평균 화상 레벨이 최대와 최저 사이에 위치하는 값을 가지는 경우에, 즉 플라즈마 디스플레이 패널의 화면(1100)상에 화상이 표시되는 면적(1100b)이 도 11a의 최대 표시 면적(1100a)보다는 작고 도 11c의 최소 표시 면적(1100c)보다는 큰 소정의 면적을 가지는 경우에는 플라즈마 디스플레이 패널의 화면(1100)상의 화상이 표시되는 면적(1100b)의 도 11a의 최대 표시 면적(1100a)에 대한 비율, 또는 플라즈마 디스플레이 패널의 화면(1100)상의 화상이 표시되는 면적(1100b)의 도 11c의 최소 표시 면적(1100c)에 대 한 비율을 고려하여 서스테인 구간에 명잔상 방지 전압(Va)을 어드레스 전극에 인가할 기간을 결정한다.As described above, in addition to the case where the average image level is the lowest or the maximum, the period during which the bright after-image prevention voltage Va is applied to the address electrode in the sustain period can be set differently according to the magnitude of the average image level. Referring to FIG. 11B, when the average image level has a value located between the maximum and the minimum, that is, the area 1100b on which the image is displayed on the screen 1100 of the plasma display panel is the maximum display area 1100a of FIG. 11A. In the case of having a predetermined area smaller than and smaller than the minimum display area 1100c of FIG. 11C, the ratio of the area 1100b on which the image on the screen 1100 of the plasma display panel is displayed to the maximum display area 1100a of FIG. 11A is shown. Alternatively, in response to the ratio of the area 1100b on which the image on the screen 1100 of the plasma display panel is displayed to the minimum display area 1100c of FIG. Decide how long to apply.

이와 같이, 서스테인 구간에 명잔상 방지 전압(Va)을 어드레스 전극에 인가할 때 명잔상 방지 전압(Va)을 인가하는 인가 시점은 서스테인 구간 내에서 임의로 설정될 수 있다. 예를 들어, 서스테인 구간의 총 길이가 100㎲라고 가정하고, 이러한 서스테인 구간에서 총 10㎲의 시간동안 어드레스 전극에 명잔상 방지 전압(Va)이 인가된다고 가정하면, 서스테인 구간이 시작되는 시점, 즉 총 100㎲의 기간 중에서 0㎲의 시점부터 어드레스 전극에 명잔상 방지 전압(Va)이 인가되기 시작하여 서스테인 구간의 10㎲의 시점까지 인가될 수 있다. 또한 이와는 다르게 총 100㎲의 길이를 갖는 서스테인 구간에서 서스테인 구간의 50㎲의 시점에서 어드레스 전극에 명잔상 방지 전압(Va)을 인가하기 시작하여 서스테인 구간의 60㎲의 시점까지 인가할 수도 있다.As such, when the bright afterimage prevention voltage Va is applied to the address electrode in the sustain period, an application time point for applying the bright afterimage prevention voltage Va may be arbitrarily set within the sustain period. For example, assuming that the total length of the sustain period is 100 mV, and that the afterimage prevention voltage Va is applied to the address electrode for a total of 10 mV in the sustain period, the start point of the sustain period, that is, From the time point of 0 μs in the total period of 100 μs, the afterimage prevention voltage Va may be applied to the address electrode and may be applied to the time of 10 μs of the sustain period. Alternatively, in the sustain section having a total length of 100 mV, the afterimage prevention voltage Va may be applied to the address electrode at a point of 50 mV of the sustain period and may be applied up to 60 mV of the sustain period.

플라즈마 디스플레이 패널 내부에 크세논(Xe)의 함량이 증가하면, 방전셀 내의 스캔 전극과 서스테인 전극간의 면방전 시 어드레스 전극과의 강한 상호작용으로 스캔 전극과 서스테인 전극간의 전계를 분산시켜 방전셀 내에서의 방전이 더욱 어드레스 전극 방향으로 끌린다. 그러나 이렇게 방전셀 내의 크세논(Xe)의 함량이 증가하더라도 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)을 인가하면, 스캔 전극 또는 서스테인 전극과 어드레스 전극간의 전압차가 줄어들어 방전셀 내의 스캔 전극과 서스테인 전극간의 면방전, 즉 서스테인 방전이 어드레스 전극 방향으로 끌리는 현상을 감소시킨다. 이에 따라, 서스테인 구간에서 서스테인 방전 시 플라즈마 디스플레이 패널의 형광체 중에서 하부 형광체가 열화되는 것을 감소시킴으로써, 방전 후 안정된 상태로 복귀하는 시간을 감소시켜 명잔상의 발생을 감소시킨다. 또한, 하부 형광체가 열화되는 것을 감소시켜 플라즈마 디스플레이 패널의 수명을 향상시킨다.When the content of xenon (Xe) increases in the plasma display panel, the electric field between the scan electrode and the sustain electrode is dispersed by the strong interaction of the address electrode during the surface discharge between the scan electrode and the sustain electrode in the discharge cell. The discharge is further attracted toward the address electrode. However, even if the content of xenon (Xe) in the discharge cell is increased, if the bright-image persistence prevention voltage Va is applied to the address electrode in the sustain period, the voltage difference between the scan electrode or the sustain electrode and the address electrode is reduced, thereby reducing the scan electrode and the sustain in the discharge cell. The surface discharge between the electrodes, i.e., the sustain discharge is reduced in the direction of the address electrode. Accordingly, the degradation of the lower phosphor in the phosphor of the plasma display panel during the sustain discharge in the sustain period is reduced, thereby reducing the time to return to a stable state after the discharge to reduce the occurrence of bright afterimages. In addition, the degradation of the lower phosphor is reduced to improve the life of the plasma display panel.

이상에서는 하나의 서브필드에서 서스테인 구간에 평균 화상 레벨에 따라 명잔상 방지 전압(Va)을 인가하는 것을 도시하고 설명하였지만, 하나의 프레임(Frame)에서 서스테인 구간에 명잔상 방지 전압(Va)을 어드레스 전극에 인가할 서브필드를 선택하고, 이렇게 선택한 서브필드의 서스테인 구간에 명잔상 방지 전압(Va)을 어드레스 전극에 인가하여 명잔상의 생성을 억제할 수도 있다. 이러한 방법을 살펴보면 다음 도 12와 같다.In the above description, the application of the bright afterimage prevention voltage Va to the sustain period in one subfield according to the average image level is illustrated and described. However, the bright afterimage prevention voltage Va is addressed in the sustain period in one frame. It is also possible to select a subfield to be applied to the electrode and to prevent the generation of the bright afterimage by applying the bright afterimage prevention voltage Va to the address electrode in the sustain period of the selected subfield. Looking at such a method as shown in FIG.

도 12는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 다른 구동파형을 나타낸 도면이다. 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 다른 구동파형은 화상을 이루는 복수의 프레임 중 적어도 하나의 프레임에서는 평균 화상 레벨(Average Picture Level)에 따라 프레임에 포함된 서브필드 중에서 명잔상 방지 전압(Va)을 인가할 상기 서브필드를 선택하고, 이렇게 선택한 서브필드의 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)을 인가하는 것이다.12 is a view showing another driving waveform according to the driving method of the plasma display panel of the present invention. As shown, another driving waveform according to the driving method of the plasma display panel according to the present invention may include at least one frame among the plurality of frames constituting the image, among the subfields included in the frame according to an average picture level. The subfield to which the afterimage prevention voltage Va is applied is selected, and the afterimage prevention voltage Va is applied to the address electrode in the sustain period of the selected subfield.

여기서, 명잔상 방지 전압(Va)이 인가되는 서브필드의 개수는 상기 평균 화상 레벨이 높아질수록 감소하고, 이와는 반대로 평균 화상 레벨이 낮아질수록 명잔상 방지 전압(Va)이 서스테인 구간에서 어드레스 전극에 인가되는 서브필드의 개수 는 증가한다.Here, the number of subfields to which the afterimage prevention voltage Va is applied decreases as the average image level increases, and conversely, as the average image level decreases, the afterimage prevention voltage Va is applied to the address electrode in the sustain period. The number of subfields is increased.

예를 들어, 평균 화상 레벨을 8단계로 구분하여 구동시키는 경우에, 하나의 프레임에 포함된 서브필드들을 평균 화상 레벨과 같은 8단계로 구분하고, 평균 화상 레벨이 최대 레벨인 경우에, 즉 각각의 방전셀이 소모하는 전력은 최소가 되는 경우에 서스테인 구간에서 어드레스 전극에는 명잔상 방지 전압(Va)이 인가되는 서브필드의 개수를 0으로 설정한다. 도 12에서는 12개의 서브필드가 하나의 프레임을 이루는 것만을 도시하고 설명하였지만, 하나의 프레임에는 8개의 서브필드 혹은 16개의 서브필드가 포함될 수 있는 등 하나의 프레임에 포함되는 서브필드의 개수는 다양하게 변형가능하다.For example, when the average image level is driven in eight stages, subfields included in one frame are divided into eight stages, such as the average image level, and the average image level is the maximum level, that is, respectively. When the power consumed by the discharge cells is minimized, the number of subfields to which the afterimage prevention voltage Va is applied to the address electrode in the sustain period is set to zero. In FIG. 12, only 12 subfields form one frame. However, the number of subfields included in one frame may vary, for example, 8 subfields or 16 subfields may be included in one frame. Is deformable.

이렇게 평균 화상 레벨이 최대 레벨인 경우에 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 서브필드의 개수를 0으로 설정하는 이유를 살펴보면, 평균 화상 레벨이 최대 레벨이 된다는 것의 의미는 전술한 바와 같이 플라즈마 디스플레이 패널의 화면상에 화상이 표시되는 면적이 최대가 된다는 의미이다. 이에 따라 각각의 방전셀을 상대적으로 높은 전력으로 방전시킨다면 전체 플라즈마 디스플레이 패널의 전력소모가 급격히 증가하기 때문에 이렇게 평균 화상 레벨이 최대가 되는 경우에는 각각의 방전셀을 상대적으로 적은 전력으로 방전하도록 각각의 방전셀에 공급되는 전력을 제한한다. 결국 스캔 전극과 서스테인 전극에 인가되는 전압이 상대적으로 작아지고 이에 따라 방전셀 내의 방전이 어드레스 전극방향으로 끌리는 현상도 감소한다. 따라서 이렇게 평균 화상 레벨이 최대 레벨이 되는 경우에는 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 서브필드의 개수를 0으로 설정하여 도 방전셀 내의 하부 형광체가 방전하는 비율이 상대적으로 작아지므로 방전 후에 안정된 상태로 복귀하는데 걸리는 시간이 짧아져 명잔상의 생성을 방지한다.As described above, when the average image level is the maximum level, the reason why the number of subfields to which the image persistence prevention voltage Va is applied to the address electrode is set to 0 is the meaning that the average image level is the maximum level. Likewise, this means that the area on which the image is displayed on the screen of the plasma display panel is maximized. Accordingly, when each discharge cell is discharged at a relatively high power, the power consumption of the entire plasma display panel is rapidly increased. Therefore, when the average image level is maximized, each discharge cell is discharged at a relatively low power. Limit the power supplied to the discharge cells. As a result, the voltage applied to the scan electrode and the sustain electrode is relatively small, thereby reducing the phenomenon that the discharge in the discharge cell is attracted toward the address electrode. Therefore, when the average image level reaches the maximum level, since the number of subfields to which the bright image prevention voltage Va is applied to the address electrode is set to 0, the discharge rate of the lower phosphor in the discharge cell becomes relatively small. Later, the time taken to return to a stable state is shortened, thereby preventing the formation of a bright image.

이와는 다르게 평균 화상 레벨이 최저 레벨인 경우에, 즉 각각의 방전셀이 소모하는 전력은 최대가 되어 각각의 방전셀이 피크 휘도를 구현하는 경우에 프레임에 포함된 모든 서브필드의 서스테인 구간에서 명잔상 방지 전압(Va)이 어드레스 전극으로 인가된다. 즉, Va의 전압값을 갖는 명잔상 방지 전압(Va)이 모드 서브필드의 서스테인 구간에서 어드레스 전극에 인가된다. 이렇게 하나의 프레임에 포함된 모든 서브필드의 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)을 인가하는 이유를 살펴보면, 평균 화상 레벨이 최저 레벨이 된다는 것의 의미는 플라즈마 디스플레이 패널의 화면상에 화상이 표시되는 면적이 최소가 된다는 의미이다. 이에 따라 각각의 방전셀을 상대적으로 높은 전력으로 방전시키더라도 전체 플라즈마 디스플레이 패널의 전력소모는 상대적으로 적은 폭으로 증가하기 때문에 이렇게 평균 화상 레벨이 최저가 되는 경우에는 각각의 방전셀을 상대적으로 높은 전력으로 방전하도록 각각의 방전셀에 공급되는 전력을 설정한다. 이에 따라, 평균 화상 레벨이 최저 레벨인 경우에, 즉 플라즈마 디스플레이 패널의 표시 면적이 최소가 되는 경우에는 상대적으로 큰 전력으로 방전하는 각각의 방전셀을 방전시켜 플라즈마 디스플레이 패널이 소모하는 전체 전력의 증가폭은 적게 하면서도, 플라즈마 디스플레이 패널 전체의 휘도를 높인다. 이렇게 평균 화상 레벨이 최저인 경우에는 결국 스캔 전극과 서스테인 전극에 인가되는 전압이 상대적으로 강해지고 이에 따라 방전셀 내의 방전이 어드레스 전극방향으로 끌리는 현상도 증가한다. 따 라서 이렇게 평균 화상 레벨이 최저 레벨이 되는 경우에는 모든 서브필드의 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)이 인가되도록 설정하여 스캔 전극 및 서스테인 전극과 어드레스 전극 간의 전위차를 감소시켜 스캔 전극과 서스테인 전극간에 발생한 방전에 어드레스 전극 방향으로 끌리는 현상을 감소시킨다. 이에 따라 방전셀 내의 하부 형광체가 방전하는 비율이 상대적으로 작아지므로 방전후에 안정된 상태로 복귀하는데 걸리는 시간이 짧아 명잔상의 생성을 방지한다.In contrast, when the average image level is at the lowest level, that is, the power consumed by each discharge cell is maximized, and each discharge cell realizes peak luminance, the image persistence is sustained in the sustain period of all subfields included in the frame. The prevention voltage Va is applied to the address electrode. That is, a bright afterimage prevention voltage Va having a voltage value of Va is applied to the address electrode in the sustain period of the mode subfield. The reason why the bright image prevention voltage Va is applied to the address electrode in the sustain period of all the subfields included in one frame is that the average image level becomes the lowest level. This means that the displayed area becomes the minimum. As a result, even when each discharge cell is discharged at a relatively high power, the power consumption of the entire plasma display panel increases relatively little. Therefore, when the average image level is the lowest, each discharge cell is discharged at a relatively high power. The power supplied to each discharge cell is set to discharge. Accordingly, in the case where the average image level is at the lowest level, that is, when the display area of the plasma display panel is minimized, the increase in total power consumed by the plasma display panel by discharging each discharge cell that discharges with relatively large power. While lowering the brightness, the overall brightness of the plasma display panel is increased. In this case, when the average image level is the lowest, the voltage applied to the scan electrode and the sustain electrode becomes relatively strong, thereby increasing the phenomenon that the discharge in the discharge cell is attracted toward the address electrode. Therefore, when the average image level becomes the lowest level, the image retention prevention voltage Va is applied to the address electrode in the sustain period of all subfields, thereby reducing the potential difference between the scan electrode and the sustain electrode and the address electrode, thereby reducing the potential difference. The phenomenon caused by the discharge between the sustain electrode and the sustain electrode is reduced in the direction of the address electrode. As a result, the rate at which the lower phosphor in the discharge cell discharges is relatively small, so that the time required for returning to a stable state after discharge is short, thereby preventing the formation of a bright afterimage.

전술한 바와 같이 평균 화상 레벨이 최저 또는 최대인 경우이외에도 평균 화상 레벨의 크기에 따라 서스테인 구간에서 어드레스 전극에 명잔상 방지 전압(Va)이 인가되는 서브필드의 개수를 다르게 설정할 수 있음은 당연하다. 또한, 하부 형광체가 열화되는 것을 감소시켜 플라즈마 디스플레이 패널의 수명을 향상시킨다.As described above, in addition to the case where the average image level is the lowest or the maximum, it is natural that the number of subfields to which the bright image prevention voltage Va is applied to the address electrode in the sustain period may be set differently according to the size of the average image level. In addition, the degradation of the lower phosphor is reduced to improve the life of the plasma display panel.

이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명은, 서스테인 구간에서 스캔 전극 또는 서스테인 전극과 어드레스 전극간의 전압차를 줄여 스캔 전극과 서스테인 전극간의 서스테인 방전이 어드레스 전극방향으로 끌리는 것을 억제함으로써, 플라즈마 디스플레이 패널의 형광체 중 하부 형광체의 열화를 감소시켜 명잔상의 생성을 감소시키고, 플라즈마 디스플레이 패널의 수명을 향상시킨다.As described in detail above, the present invention reduces the voltage difference between the scan electrode or the sustain electrode and the address electrode in the sustain period, thereby suppressing the drag of the sustain discharge between the scan electrode and the sustain electrode in the direction of the address electrode. Degradation of the lower phosphor is reduced to reduce the generation of bright afterimages and to improve the lifetime of the plasma display panel.

Claims (6)

리셋 구간, 어드레스 구간 및 서스테인 구간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 복수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel which expresses an image composed of a plurality of frames by a combination of at least one subfield in which voltage is applied to an address electrode, a scan electrode, and a sustain electrode in a reset period, an address period, and a sustain period. 상기 복수의 서브필드 중 적어도 어느 하나의 서브필드의 서스테인 구간에서 평균 화상 레벨(Average Picture Level)이 감소할수록 명잔상 방지 전압(Va)이 상기 어드레스 전극에 인가되는 기간이 증가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The period during which the afterimage prevention voltage Va is applied to the address electrode increases as the average picture level decreases in the sustain period of at least one of the plurality of subfields. How to drive the display panel. 제 1 항에 있어서,The method of claim 1, 상기 명잔상 방지 전압(Va)은The bright afterimage prevention voltage Va 상기 서스테인 구간에서 상기 스캔 전극과 상기 서스테인 전극 간의 서스테인 방전을 유지시킬 수 있는 전압값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a voltage value capable of maintaining a sustain discharge between the scan electrode and the sustain electrode in the sustain period. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 평균 화상 레벨이 가장 높은 레벨일 경우에는If the average image level is the highest level 상기 서스테인 구간에서 상기 어드레스 전극에 그라운드(GND) 레벨의 전압값을 갖는 상기 명잔상 방지 전압(Va)이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the bright after-image prevention voltage Va having a voltage value of ground (GND) level is applied to the address electrode in the sustain period. 제 1 항에 있어서,The method of claim 1, 상기 평균 화상 레벨이 가장 낮은 레벨일 경우에는If the average image level is the lowest level 상기 서스테인 구간 전체에서 상기 명잔상 방지 전압(Va)이 상기 어드레스 전극에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the bright afterimage prevention voltage Va is applied to the address electrode in the entire sustain period. 제 1 항에 있어서,The method of claim 1, 상기 서스테인 구간에서 상기 어드레스 전극에 인가되는 명잔상 방지 전압(Va)의 인가 시점은 상기 서스테인 구간 내에서 임의로 지정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a time point at which the afterimage prevention voltage Va applied to the address electrode is applied in the sustain period is arbitrarily designated within the sustain period.
KR1020040092672A 2004-11-12 2004-11-12 Driving Method for Plasma Display Panel KR100667589B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040092672A KR100667589B1 (en) 2004-11-12 2004-11-12 Driving Method for Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092672A KR100667589B1 (en) 2004-11-12 2004-11-12 Driving Method for Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060045252A KR20060045252A (en) 2006-05-17
KR100667589B1 true KR100667589B1 (en) 2007-01-12

Family

ID=37149276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092672A KR100667589B1 (en) 2004-11-12 2004-11-12 Driving Method for Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100667589B1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282415A (en) 1998-03-30 1999-10-15 Mitsubishi Electric Corp Driving method and driving circuit for ac surface discharge type plasma display panel and ac surface discharge type plasma display panel device
JP2000242223A (en) 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd Method for driving plasma display panel, and display device using the method
JP2001005425A (en) 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd Gas discharge display device
JP2001005422A (en) 1999-06-25 2001-01-12 Mitsubishi Electric Corp Plasma display device and driving method therefor
KR20010064068A (en) * 1999-12-24 2001-07-09 박종섭 Driving method of plasma display panel
KR20030046023A (en) * 2001-12-03 2003-06-12 엘지전자 주식회사 Driving method of plasma display panel
JP2003295818A (en) 2002-04-08 2003-10-15 Matsushita Electric Ind Co Ltd Method of driving plasma display
KR20050012469A (en) * 2003-07-25 2005-02-02 엘지전자 주식회사 Method of Driving Plasma Display Panel
KR20050080611A (en) * 2004-02-10 2005-08-17 삼성에스디아이 주식회사 A plasma display device and a driving method of the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282415A (en) 1998-03-30 1999-10-15 Mitsubishi Electric Corp Driving method and driving circuit for ac surface discharge type plasma display panel and ac surface discharge type plasma display panel device
JP2000242223A (en) 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd Method for driving plasma display panel, and display device using the method
JP2001005425A (en) 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd Gas discharge display device
JP2001005422A (en) 1999-06-25 2001-01-12 Mitsubishi Electric Corp Plasma display device and driving method therefor
KR20010064068A (en) * 1999-12-24 2001-07-09 박종섭 Driving method of plasma display panel
KR20030046023A (en) * 2001-12-03 2003-06-12 엘지전자 주식회사 Driving method of plasma display panel
JP2003295818A (en) 2002-04-08 2003-10-15 Matsushita Electric Ind Co Ltd Method of driving plasma display
KR20050012469A (en) * 2003-07-25 2005-02-02 엘지전자 주식회사 Method of Driving Plasma Display Panel
KR20050080611A (en) * 2004-02-10 2005-08-17 삼성에스디아이 주식회사 A plasma display device and a driving method of the same

Also Published As

Publication number Publication date
KR20060045252A (en) 2006-05-17

Similar Documents

Publication Publication Date Title
KR100667550B1 (en) Driving Method for Plasma Display Panel
JP2005004213A (en) Reset method and device of plasma display panel
KR100761167B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100667589B1 (en) Driving Method for Plasma Display Panel
KR100667554B1 (en) Driving Method for Plasma Display Panel
KR100726988B1 (en) Plasma display apparatus and driving method thereof
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100625533B1 (en) Driving Method for Plasma Display Panel
KR20060086775A (en) Driving method for plasma display panel
KR100784522B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100686464B1 (en) Driving Method for Plasma Display Panel
KR100686465B1 (en) Driving Method for Plasma Display Panel
KR100681036B1 (en) Driving Method for Plasma Display Panel
KR100681024B1 (en) Driving Method for Plasma Display Panel
KR100802337B1 (en) Plasma display apparatus and the mathod of the apparatus
KR100625580B1 (en) Driving Method for Plasma Display Panel
KR100634695B1 (en) Driving Apparatus and Method for Plasma Display Panel
WO2011096220A1 (en) Plasma display device and method for driving a plasma display panel
KR100622697B1 (en) Driving Method for Plasma Display Panel
KR100634696B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100784568B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100817793B1 (en) A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs
KR20070013961A (en) Plasma display apparatus and driving method thereof
KR20060074602A (en) Driving method for plasma display panel
KR20080055235A (en) Plasma display apparatus and the mathod of the apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee