KR100429980B1 - Ａｑｍ 에러보상장치 및 방법 - Google Patents

Ａｑｍ 에러보상장치 및 방법 Download PDF

Info

Publication number
KR100429980B1
KR100429980B1 KR10-2001-0084329A KR20010084329A KR100429980B1 KR 100429980 B1 KR100429980 B1 KR 100429980B1 KR 20010084329 A KR20010084329 A KR 20010084329A KR 100429980 B1 KR100429980 B1 KR 100429980B1
Authority
KR
South Korea
Prior art keywords
digital
signal
sample data
error
delay time
Prior art date
Application number
KR10-2001-0084329A
Other languages
English (en)
Other versions
KR20030054202A (ko
Inventor
이재학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0084329A priority Critical patent/KR100429980B1/ko
Publication of KR20030054202A publication Critical patent/KR20030054202A/ko
Application granted granted Critical
Publication of KR100429980B1 publication Critical patent/KR100429980B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 AQM 에러 보상장치 및 방법에 관한 것으로, 기준 입력 I/Q디지탈데이터를 이용하지 않고, I/Q샘플데이터만으로 송신시의 지연시간을 정확하게 검출하여 AQM에러를 보상하도록 한 것이다. 이를 위하여 본 발명은,디지털 입력 신호의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(Predistorter)와; 상기 전치왜곡기에서 출력되는 I/Q디지탈신호를 에러보정신호에 의해 보상하는 에러보상부와; 상기 에러보상부의 I/Q디지탈신호를 각각 I/Q아나로그신호로 변환하는 제1,제2 디지탈/아날로그변환기와; 상기 제1,제2 디지탈/아날로그변환기의 I/Q아나로그신호를 반송파의 주파수로 변조하는 변조부와; 상기 변조부의 출력신호를 증폭하는 증폭기와; 상기 전치왜곡기와 에러보상부 사이에 위치하여, 전치 왜곡된 I/Q디지탈신호와 상기 증폭기로부터 피이드백된 I/Q디지탈신호 및 I/Q샘플데이터를 버퍼링하는 시그날캡쳐부와; 상기 시그날캡쳐부에서 버퍼링된 피이드백 I/Q디지탈신호를 I/Q샘플데이터와 비교하여 지연시간을 검출하는 지연시간검출부를 포함하여구성한다.

Description

ＡＱＭ 에러보상장치 및 방법{ERROR COMPENSATION APPARATUS AND METHOD AQM}
본 발명은 AQM 에러보상장치 및 방법에 관한 것으로, 특히 피이드백되는 I/Q디지탈데이터만으로 간편하게 에러를 측정하여 그 에러를 효율적으로 보상하도록 한 AQM 에러 보상장치 및 방법에 관한 것이다.
일반적으로, 대전력증폭기는 고주파신호를 증폭하여 기지국으로부터 공중으로 전달하는 중요한 부분으로, 전체 시스템의 비선형성에 가장 크게 영향을 미치는 부분이다.
이러한 전력증폭기의 비선형 특성을 개선시키는 방법에는 피드 포워드(Feed Forward)방식, 엔벌로프 피드백(Envelope Feedback)방식, 전치왜곡(Predistortion)방식등이 있는데, 이 중에서 성능에 비해 가격이 가장 저렴하고 보다 넓은 대역폭에서도 동작하는 선형화방식인 전치 왜곡 방식이 많이 사용된다.
상기 전치왜곡방식은, 전력증폭기의 비선형 왜곡특성과 반대로 입력신호를 미리 왜곡시켜 대전력증폭기의 입력으로 제공함으로서 선형성을 개선시킨다.
도1은 종래 AQM 에러보상장치의 구성을 보인 블록도로서,이에 도시된 바와같이, 디지털 입력 신호의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(Predistorter)(1)와; 상기 전치왜곡기(1)에서 출력되는 I/Q디지탈신호를 입력받아 이를 에러보정신호만큼 미리 보상하여 출력하는 에러보상부(100)와; 상기 에러보상부(100)의 I/Q디지탈신호를 각각 I/Q아나로그신호로 변환하는 제1,제2 디지탈/아날로그변환기(2),(3)와; 상기 제1,제2 디지탈/아날로그변환기 (2),(3)에서 출력되는 I/Q아나로그신호를 반송파의 주파수로 변조하는 변조부(10)와; 상기 변조부(10)의 출력신호를 증폭하는 대전력증폭기(HPA)와; 상기 대전력증폭기(HPA)의 출력신호를 주파수 하향 변환하는 다운컨버터(300)와; 상기 다운컨버터(300)의 출력신호를 디지탈신호로 변환하는 아나로그/디지탈변환기(203)와; 상기 아날로그/디지탈변환기(203)의 출력신호(Vfb)와 상기 전치왜곡기(1)에서 입력되는 I/Q기준신호 (Vref)를 이용하여 에러보정값을 추출한후, 그에 따른 에러보정신호를 상기 에러보상부(100)에 인가하는 제어부(204)로 구성한다.
상기 변조부(10)는 제1 디지털/아날로그 변환기(2)에서 출력되는 기저 대역의 I-신호를 국부발진기(LO)에서 출력되는 국부발진주파수신호와 곱셈하는 제1 곱셈기(11)와; 상기 국부발진기(LO)에서 출력되는 90도 위상변환된 국부발진주파수신호와 상기 제2 디지털/아날로그변환기(3)에서 출력되는 기저대역의 Q-신호를 곱셈하는 제2 곱셈기(12)와; 상기 제1,제2 곱셈기(1,2)의 출력신호를 합성하여 그에 따른 고주파신호를 출력하는 합성기(13)로 구성한다.
상기 에러보상부(100)는, 전치왜곡된 I-디지탈신호 (Id)를, 제1 이득보정신호(α)에 의해 이득 제어하는 제1 오피앰프 (101)와; 전치왜곡된 Q-디지탈신호(Qd)를, 제2 이득보정신호(β)에 의해 이득제어하는 제2 오피앰프(102)와; 상기 제2 오피앰프(102)의 출력신호를, 제1 위상보정신호(sinφ)에 의해 이득제어하는 제3 오피앰프(103)와; 상기 제2 오피앰프(102)의 출력신호를 제2 위상보정신호(cosφ)에 의해 이득제어하는 제4 오피앰프(105)와; 상기 제1 오피앰프(101)와 제3 오피앰프(103)의 출력신호를 덧셈하는 제1 덧셈기(104)와; 상기 제1 덧셈기(101)의 출력신호와 제1 오프셋신호(C1)를 덧셈하는 제2 덧셈기(106)와; 상기 제4 오피앰프(105)의 출력신호와 제2 오프셋신호(C2)를 덧셈하는 제3 덧셈기(107)로 구성하며, 이와같이 구성된 종래 장치의 동작을 설명한다.
먼저, 전치왜곡기(1)는, 디지털 입력 신호의 레벨을 조절하고, 그 레벨 조절된 디지털 입력 신호를 대전력 증폭기(HPA)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 I/Q디지탈신호(Id)(Qd)를 에러보상부(100)에서 에러를 보정하여 제1,제2 디지털/아날로그변환기(2),(3)에 인가하는데, 상기 에러보상부(100)의 동작은 후술한다.
그러면, 제1 디지탈/아날로그변환기(2)는, 상기 I-디지탈신호(Id)를 입력받아 I-아나로그신호로 변환하여 변조부(10)에 인가하고, 제2 디지탈/아날로그변환기 (3)도 상기 Q-디지탈신호(Qd)를 입력받아 Q-아나로그신호로 변환하여 상기 변조부 (10)에 인가한다.
이에 따라, 상기 변조부(10)는 상기 제1,제2 디지탈/아날로그변환기(2),(3)에서 출력되는 I/Q 아나로그신호를 입력받아 이를 AQM 변조하여 반송파의 고주파신호로 출력한다.
즉, 상기 변조부(10)의 제1 곱셈기(11)는 상기 제1 디지털/아날로그 변환기에서 출력되는 기저 대역(baseband)의 I-신호를 국부발진기(LO)에서 출력되는 국부발진주파수신호와 곱셈하여 주파수 상향 변환한후, 이를 합성기(13)에 인가하고, 상기 변조부(10)의 제2 곱셈기(12)도 제2 디지탈/아날로그변환기(3)에서 출력되는기저대역의 Q-신호와 상기 국부발진주파수에 대하여 90도 위상차를 가진 신호를 곱셈하여 주파수 상향변환한후, 이를 변조부(10)의 합성기(13)에 인가하며, 이에 의해 상기 변조부(10)의 합성기(13)는 상기 제1 곱셈기(11)와 제2 곱셈기(12)의 출력신호를 합성하여 그에 따른 고주파신호를 대전력증폭기(HPA)에 인가한다.
이때, 다운 컨버터(300)는 상기 대전력 증폭기(HPA)의 출력신호를 방향성 결합기를 통해 입력받아 이를 주파수 하향변환하여 아날로그/디지탈변환기(203)에 인가하고, 이에 따라 상기 아날로그/디지탈변환기(203)는 상기 다운컨버터(300)의 출력신호를 디지탈신호로 변환하여 그에 따른 I/Q디지탈신호를 제어부(204)에 인가한다.
이에 따라, 상기 제어부(204)는 상기 전치왜곡기(1)의 I/Q기준신호(Vref)와 상기 I/Q디지탈신호(Vfb)를 입력받아 이를 소정 연산하여 그에 따른 에러값을 측정한후,그 에러값을 보정하기 위한 에러보정신호를 에러보상부(100)에 인가하고, 이에 따라 상기 에러보상부(100)는 상기 에러보정신호에 의해, I/Q디지탈신호의 에러를 보상하여 출력한다.
여기서, 상기 에러보상부(100)는, 상기 에러보정신호를 입력받아 그에 따라 에러를 보상하여 출력하는데, 이를 상세히 설명한다.
우선, 제1 오피앰프(101)는, 전치왜곡된 I-디지탈신호를 보상하기 위하여, 제1 이득보정신호(α)에 의해 이득 제어하여 출력하고, 제2 오피앰프(102)는 전치왜곡된 Q-디지탈신호(Qd)를 보상하기 위하여, 제2 이득보정신호(β)에 의해 이득제어하여 출력한다.
그리고, I/Q채널의 위상을 보정하기 위하여, 제3 오피앰프(103)는, 상기 제2 오피앰프(102)의 출력신호를, 제1 위상보정신호(sinφ)에 의해 이득제어하여 출력하고, 제4 오피앰프(105)는 상기 제2 오피앰프(102)의 출력신호를 제2 위상보정신호 (cosφ)에 의해 이득제어하여 출력한다.
이후, 제1 덧셈기(104)는 상기 제1 오피앰프(101)와 제3 오피앰프(103)의 출력신호를 덧셈하여 출력하고, 제2 덧셈기(106)는 상기 제1 덧셈기(104)의 출력신호와 제1 오프셋신호(C1)를 덧셈하여 I채널에 대한 에러를 보상하여 출력하며, 제3 덧셈기(107)는 상기 제4 오피앰프(105)의 출력신호와 제2 오프셋신호(C2)를 덧셈하여 Q채널에 대한 에러를 보상하여 출력한다.
상기 에러보상부(100)를 수학식으로 유도하여 표현하면 아래와 같다.
[수학식]
상술한 바와같이 동작하는 장치는, AQM 에러 측정시, 외부에서 입력되는 I/Q기준신호(Vref)와 상기 I/Q디지탈신호(Vfb)가 필요하게 되므로, 저장 메모리가 많아지며, AQM에러값을 계산하기전에 시간지연을 정확히 동기시켜야 하는 문제점이 발생한다.
이 시간지연의 오차는 이득 및 위상에러값에 반영되므로 시간 지연의 오차를 정확히 구현하여야 하나 실제로 구현하기에는 어려운 문제점이 있다.
또한, 위상 에러를 계산할 때는 인터폴레이션(Interpolation)의 갯수를 많이 가져야만 보다 정확한 계수값을 구할 수 있는데, 제어기의 메모리 한계로 인해 인터폴레이션(Interpolation)의 갯수를 많이 취할 수 없고, 이로 인해 정확한 에러보정계수값을 산출하지 못하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 기준 입력 I/Q디지탈데이터를 이용하지 않고, I/Q샘플데이터만으로 송신시의 지연시간을 정확하게 검출하여 AQM에러를 보상하도록 한 AQM에러보상장치 및 방법을 제공함에 그 목적이 있다.
도 1은 종래 AQM 에러보상장치에 대한 구성을 보인 블록도.
도2는 본 발명 AQM 에러보상장치에 대한 구성을 보인 블록도.
도3은, 도2에 있어서, 시그날 캡쳐부의 구성을 보인 블록도.
도4는 본 발명 AQM 에러보상방법에 대한 동작흐름도.
*** 도면의 주요부분에 대한 부호의 설명 ***
1:전치왜곡기 2,3:디지탈/아날로그변환기
10:변조부 11,12:곱셈기
13:합성부 100:에러보상부
203:아날로그/디지탈변환기 204:복조기
205:디지탈신호처리부 300:다운컨버터
400:시그날 캡쳐부 401~403:램
404:먹스
상기와 같은 목적을 달성하기 위한 본 발명은, 디지털 입력 신호의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(Predistorter)와; 상기 전치왜곡기에서 출력되는 I/Q디지탈신호를 에러보정신호에 의해 보상하는 에러보상부와; 상기 에러보상부의 I/Q디지탈신호를 각각 I/Q아나로그신호로 변환하는 제1,제2 디지탈/아날로그변환기와; 상기 제1,제2 디지탈/아날로그변환기의 I/Q아나로그신호를 반송파의 주파수로 변조하는 변조부와; 상기 변조부의 출력신호를 증폭하는 증폭기와; 상기 전치왜곡기와 에러보상부 사이에 위치하여, 전치 왜곡된 I/Q디지탈신호와 상기 증폭기로부터 피이드백된 I/Q디지탈신호 및 I/Q샘플데이터를 버퍼링하는 시그날캡쳐부와; 상기 시그날캡쳐부에서 버퍼링된 피이드백 I/Q디지탈신호를 I/Q샘플데이터와 비교하여 지연시간을 검출하는 지연시간검출부를 포함하여 구성한 것을 특징으로 한다.
상기 지연시간검출부는, 상기 증폭기의 출력신호를 커플링하여 입력받아 주파수 하향 변환하는 다운컨버터와; 상기 다운컨버터의 출력신호를 디지탈신호로 변환하는 아나로그/디지탈변환기와; 상기 아나로그/디지탈변환기의 디지탈신호를 I/Q디지탈신호로 복조하여 이를 상기 시그날캡쳐부에 인가하는 복조기와; 상기 시그날 갭쳐부의 버퍼링을 제어하고, 상기 I/Q샘플데이터와 피이드백 I/Q디지탈신호를 비교하여 지연시간을 검출하는 디지탈신호처리부로 구성한다.
상기와 같은 목적을 달성하기 위한 본 발명은, I/Q샘플데이터를 발생하는 제1 과정과; 상기 I/Q샘플데이터가 신호처리되어 피이드백된 I/Q디지탈데이터를 검출하는 제2 과정과; 상기 I/Q샘플데이터와 피이드백된 I/Q디지탈 데이터를 비교하여 지연시간을 추출하는 제3 과정과; 상기 지연시간이 소정 시간이내이면, 상기 I/Q샘플데이터와 피이드백된 I/Q디지탈 데이터를 이용하여 AQM 에러 보정계수를 산출하는 제4 과정과; 상기 AQM에러 보정계수를 이용하여 AQM에러를 보상하는 제5 과정으로 수행함을 특징으로 한다.
이하, 본 발명에 의한 AQM 에러 보상장치 및 방법에 대한 작용과 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 AQM에러 보상장치에 대한 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와같이 디지털 입력 신호의 비선형 왜곡 특성과 반대의 특성을가지도록 왜곡하는 전치 왜곡기(Predistorter)(1)와; 상기 전치왜곡기(1)에서 출력되는 I/Q디지탈신호(Id)(Qd)를 입력받아 이를 에러보정신호만큼 미리 보상하여 출력하는 에러보상부(100)와; 상기 에러보상부(100)의 I/Q디지탈신호를 각각 I/Q아나로그신호로 변환하는 제1 ,제2 디지탈/아날로그변환기(2),(3)와; 상기 제1,제2 디지탈/아날로그변환기(2) ,(3)에서 출력되는 I/Q아나로그신호를 반송파의 주파수로 변조하는 변조부(10)와; 상기 변조부(10)의 출력신호를 증폭하는 대전력증폭기 (HPA)와; 상기 전치왜곡기(1)와 에러보상부(100) 사이에 위치하여, 전치 왜곡된 I/Q디지탈신호(Id)(Qd)와 상기 대전력증폭기(HPA)로부터 피이드백된 I/Q디지탈신호 (Vfb_I /Vfb_Q) 및 I/Q샘플데이터(S_I/Q)를 버퍼링하는 시그날캡쳐부(400)와; 상기 시그날캡쳐부(400)에서 버퍼링된 피이드백 I/Q디지탈신호(Vfb_I /Vfb_Q)를 I/Q샘플데이터(S_I/Q)와 비교하여 지연시간을 검출하는 지연시간검출부(DT)로 구성한다.
상기 지연시간검출부(DT)는, 상기 대전력증폭기(HPA)의 출력신호를 커플링하여 입력받아 주파수 하향 변환하는 다운컨버터(300)와; 상기 다운컨버터(300)의 출력신호를 디지탈신호로 변환하는 아나로그/디지탈변환기(203)와; 상기 아나로그/디지탈변환기(203)의 디지탈신호를 I/Q디지탈신호(Vfb_I /Vfb_Q)로 복조하여 이를 상기 시그날캡쳐부(400)에 인가하는 복조기(204)와; 상기 시그날 갭쳐부(400)의 버퍼링을 제어하고, 상기 I/Q샘플데이터(S_I/Q)와 피이드백 I/Q디지탈신호(Vfb_I /Vfb_Q)를 비교하여 지연시간을 검출하는 디지탈신호처리부(205)로 구성한다.
상기 시그날 캡쳐부(400)는, 도3에 도시한 바와같이, 상기 I/Q샘플 데이터 (S_I/Q)를 저장하는 제1 램(401)과; 피이드백된 I/Q디지탈 데이터(Vfb_I /Vfb_Q)를저장하다가, 상기 디지탈신호처리부(205)의 제어에 의해, 그 피이드백된 I/Q디지탈데이터 (Vfb_I /Vfb_Q)를 상기 디지탈신호처리부(205)에 인가하는 제2 램(402)과; 전치 왜곡된 I/Q디지탈 데이터(Id)(Qd)를 저장하는 제3 램(403)과; 상기 디지탈신호처리부 (205)의 제어에 의해, 상기 제1 램(401)의 I/Q샘플 데이터(S_I/Q)와 제3 램(403)의 전치왜곡된 I/Q디지탈 데이터(Id)(Qd)중 어느 하나를 선택하여 출력하는 먹스(404)로 구성한다.
도4는 본 발명 AQM에러보상방법에 대한 실시예의 동작흐름도로서,이에 도시한 바와같이, 디지탈신호처리부(205) 및 시그널 캡쳐부(400)를 초기화한후, 그 디지탈신호처리부(205)에서 I/Q 샘플데이터(S_I/Q)를 발생하는 제1 과정과; 상기 디지탈신호처리부(205)의 제어에 의해, 상기 I/Q 샘플데이터(S_I/Q)가 신호처리되어 피이드백된 I/Q디지탈데이터(Vfb_I /Vfb_Q)를 검출하는 제2 과정과; 상기 I/Q샘플데이터(S_I/Q)와 피이드백된 I/Q디지탈 데이터(Vfb_I /Vfb_Q)를 비교하여 지연시간을 추출하는 제3 과정과; 상기 지연시간이 소정 시간이내이면, 상기 I/Q 샘플데이터(S_I/Q)와 피이드백된 I/Q디지탈 데이터(Vfb_I /Vfb_Q)를 이용하여 AQM 에러 보정계수를 산출하는 제4 과정과; 상기 AQM에러 보정계수를 이용하여 AQM에러를 보상하는 제5 과정으로 이루어지며, 이와같은 본 발명의 동작을 설명한다.
먼저, 전치왜곡기(1)는, 디지털 입력 신호의 레벨을 조절하고, 그 레벨 조절된 디지털 입력 신호를 대전력 증폭기(HPA)의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 I/Q디지탈신호(Id)(Qd)를 시그날 캡쳐부(400)에 인가하고, 또한, 지연시간검출부(DT)의 디지탈신호처리부(205)도, 지연시간을 측정하기 위하여,I/Q샘플데이터(S_I/Q)를 발생하여 상기 시그날 캡쳐부(400)에 인가한다.
이에 따라, 상기 시그날캡쳐부(400)는 I/Q샘플데이터(S_I/Q)와 전치 왜곡된 I/Q디지탈신호(Id)(Qd)를 각각 제1,제2 램(401),(402)에 저장한다.
여기서, 상기 디지탈신호처리부(205)는, 지연시간을 측정하기 위한 제어신호를, 상기 시그날 캡쳐부(400)의 제1 램(401)의 인에이블단에 인가하고, 이에 의해 그 제1 램(401)은 인에이블되어 기저장된 I/Q샘플데이터(S_I/Q)를 먹스(404)에 인가한다.
이때, 상기 디지탈신호처리부(205)의 선택 제어신호에 의해, 상기 I/Q샘플데이터(S_I/Q)가 먹스(404)에서 선택되어 출력된다
이후, 상기 시그날 캡쳐부(400)의 먹스(404)에서 출력되는 I/Q샘플데이터 (S_I/Q)는 변조부(10)를 통해 AQM 변조처리된후, 다시 피이드백되어 지연시간검출부(DT)의 복조부(204)를 통해 복조처리되고, 그 복조부(204)에서 피이드백된 I/Q디지탈신호(Vfb_I /Vfb_Q)가 상기 시그날캡쳐부(400)의 제3 램(403)에 저장된다.
이때, 상기 지연시간검출부(DT)의 디지탈신호처리부(205)는 상기 제1 램 (401)과 제3 램(403)에 저장된 I/Q샘플데이터(S_I/Q)와 피이드백된 I/Q디지탈신호 (Vfb_I /Vfb_Q)를 비교하여 지연시간을 추출하는데, 그 지연시간이 소정 시간이내이면, 상기 피이드백된 I/Q디지탈신호(Vfb_I /Vfb_Q)와 I/Q샘플데이터(S_I/Q)를 AQM보상 알고리즘에 적용하여 직류오프셋,이득보정값, 위상보정값을 산출하여 이를 에러보상신호로 에러보상부(100)에 인가한다.
이때, 상기 추출된 지연시간이 소정시간 보다 크면, 상술한 지연시간 추출동작을 반복한다.
이후, 상기 디지탈신호처리부(205)는 시그날 캡쳐부(400)의 제2 램(402)을 인에이블시켜 그 제2 램(402)에 기저장된 전치왜곡된 I/Q디지탈신호(Id)(Qd)를 먹스(404)를 통해 에러보상부(100)에 인가되도록 제어한다.
이에 따라, 상기 에러보상부(100)는, 상기 디지탈신호처리부(205)의 에러보상신호에 의해, 상기 시그날 캡쳐부(400)의 전채 왜곡된 I/Q디지탈신호(Id)(Qd)를 에러보상하여 제1,제2 디지털/아날로그변환기(2),(3)에 인가한다.
그러면, 제1 디지탈/아날로그변환기(2)는, 상기 I-디지탈신호(Id)를 입력받아 I-아나로그신호로 변환하여 변조부(10)에 인가하고, 제2 디지탈/아날로그변환기 (3)도 상기 Q-디지탈신호(Qd)를 입력받아 Q-아나로그신호로 변환하여 상기 변조부 (10)에 인가한다.
이에 따라, 상기 변조부(10)는 상기 제1,제2 디지탈/아날로그변환기(2),(3)에서 출력되는 I/Q아나로그신호를 입력받아 이를 AQM변조하여 반송파의 고주파신호로 출력한다.
보다 상세하게, 4를 참조하여 본 발명을 설명한다.
우선, 전원이 온되면, 디지탈신호처리부(205)를 초기화시키고, 시그널 캡쳐부(400)의 제1,제2,제3 램(401~403)을 클리어 시킨다.
그 다음, 지연시간을 추출하기 위한 I/Q샘플데이터(S_I/Q)를 발생하여,그 I/Q샘플데이터(S_I/Q)를 AQM 신호처리한다.
상기 AQM 신호처리되어 출력되는 RF신호를 피이드백 받아 복조처리하여 그에따른 피이드백 I/Q디지탈데이터(Vfb_I /Vfb_Q)를 검출한후, 그 피이드백 I/Q디지탈데이터(Vfb_I /Vfb_Q)와 I/Q샘플데이터(S_I/Q)를 비교하여 지연시간을 추출한다.
이때, 상기 추출된 지연시간이 소정시간 이내이면, 상기 I/Q샘플 데이터 (S_I/Q)와 피이드백 I/Q 디지탈데이터(Vfb_I /Vfb_Q)를 소정 AQM 보상 알고리즘에 적용하여 직류오프셋,이득보정값,위상보정값을 추출한후, 그 직류오프셋, 이득보정값, 위상보정값을 전치 왜곡된 I/Q디지탈신호(Id)(Qd)에 적용하여 에러를 보상한다.
만약, 상기 추출된 지연시간이 소정시간 이내에 존재하지 않으면, 상기 지연시간 추출동작을 반복하여 수행한다.
상기 발명의 상세한 설명에서 행해진 구체적인 실시 양태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확하게 하기 위한 것으로 이러한 구체적 실시예에 한정해서 협의로 해석해서는 안되며, 본 발명의 정신과 다음에 기재된 특허 청구의 범위내에서 여러가지 변경 실시가 가능한 것이다.
이상에서 상세히 설명한 바와같이 본 발명은, 외부에서 입력되는 기준 I/Q디지탈데이터를 이용하지 않고, 디지탈신호처리기에서 발생되는 I/Q 샘플데이터를 이용하여 송신시의 지연시간을 정확하게 검출하여 AQM에러를 효율적으로 보상하는 효과가 있다.

Claims (5)

  1. 디지털 입력 신호의 비선형 왜곡 특성과 반대의 특성을 가지도록 왜곡하는 전치 왜곡기(Predistorter)와; 상기 전치왜곡기에서 출력되는 I/Q디지탈신호를 에러보정신호에 의해 보상하는 에러보상부와; 상기 에러보상부의 I/Q디지탈신호를 각각 I/Q아나로그신호로 변환하는 제1,제2 디지탈/아날로그변환기와; 상기 제1,제2 디지탈/아날로그변환기의 I/Q아나로그신호를 반송파의 주파수로 변조하는 변조부와; 상기 변조부의 출력신호를 증폭하는 증폭기와; 상기 전치왜곡기와 에러보상부 사이에 위치하여, 전치 왜곡된 I/Q디지탈신호와 상기 증폭기로부터 피이드백된 I/Q디지탈신호 및 I/Q샘플데이터를 버퍼링하는 시그날캡쳐부와; 상기 시그날캡쳐부에서 버퍼링된 피이드백 I/Q디지탈신호를 I/Q샘플데이터와 비교하여 지연시간을 검출하는 지연시간검출부를 포함하여 구성한 것을 특징으로 하는 AQM에러 보상장치.
  2. 제1 항에 있어서, 지연시간검출부는,
    상기 증폭기의 출력신호를 커플링하여 입력받아 주파수 하향 변환하는 다운컨버터와; 상기 다운컨버터의 출력신호를 디지탈신호로 변환하는 아나로그/디지탈변환기와; 상기 아나로그/디지탈변환기의 디지탈신호를 I/Q디지탈신호로 복조하여 이를 상기 시그날캡쳐부에 인가하는 복조기와; 상기 시그날 갭쳐부의 버퍼링을 제어하고, 상기 I/Q샘플데이터와 피이드백 I/Q디지탈신호를 비교하여 지연시간을 검출하는 디지탈신호처리부로 구성한 것을 특징으로 하는 AQM에러 보상장치.
  3. 제2 항에 있어서, 디지탈신호처리부는,
    검출한 지연시간이 기준시간 이내에 들어오면, 소정의 AQM 보정 알고리즘을 이용하여 직류오프셋과 이득보정값 및 위상보정값을 검출하는 것을 특징으로 하는 하는 AQM 에러보상장치.
  4. 제1 항에 있어서, 시그날 캡쳐부는,
    상기 I/Q샘플 데이터를 저장하는 제1 램과;
    피이드백된 I/Q디지탈 데이터를 저장하다가, 상기 디지탈신호처리부의 제어에 의해, 그 피이드백된 I/Q디지탈데이터를 상기 디지탈신호처리부에 인가하는 제2 램과;
    전치왜곡된 I/Q디지탈 데이터를 저장하는 제3 램과;
    상기 디지탈신호처리부의 제어에 의해, 상기 제1 램의 I/Q샘플 데이터와 제3 램의 전치왜곡된 I/Q디지탈 데이터중 어느 하나를 선택하여 출력하는 먹스로 구성한 것을 특징으로 하는 AQM에러보상장치.
  5. I/Q 샘플데이터를 발생하는 제1 과정과;
    상기 I/Q 샘플데이터를 AQM 신호처리하여 피이드백되는 I/Q디지탈데이터를 검출하는 제2 과정과;
    상기 I/Q샘플데이터와 피이드백된 I/Q디지탈 데이터를 비교하여 지연시간을추출하는 제3 과정과;
    상기 지연시간이 소정 시간이내이면, 상기 I/Q샘플데이터와 피이드백된 I/Q디지탈 데이터를 이용하여 AQM 에러 보정계수를 산출하는 제4 과정과;
    상기 AQM에러 보정계수를 이용하여 AQM에러를 보상하는 제5 과정으로 수행함을 특징으로 하는 AQM 에러보상방법.
KR10-2001-0084329A 2001-12-24 2001-12-24 Ａｑｍ 에러보상장치 및 방법 KR100429980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084329A KR100429980B1 (ko) 2001-12-24 2001-12-24 Ａｑｍ 에러보상장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084329A KR100429980B1 (ko) 2001-12-24 2001-12-24 Ａｑｍ 에러보상장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030054202A KR20030054202A (ko) 2003-07-02
KR100429980B1 true KR100429980B1 (ko) 2004-05-03

Family

ID=32212855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084329A KR100429980B1 (ko) 2001-12-24 2001-12-24 Ａｑｍ 에러보상장치 및 방법

Country Status (1)

Country Link
KR (1) KR100429980B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429981B1 (ko) * 2001-12-26 2004-05-03 엘지전자 주식회사 Ａｑｍ의 에러보상장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524286A (en) * 1993-12-14 1996-06-04 Alcatel Italia S.P.A. Baseband predistortion system for the adaptive linearization of power amplifiers
JP2000270037A (ja) * 1999-03-19 2000-09-29 Hitachi Denshi Ltd 直交変調器
US20010016014A1 (en) * 2000-02-23 2001-08-23 U.S. Philips Corporation Communications system
JP2001268149A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償装置及びアダプティブプリディストーション歪補償方法
KR20030035448A (ko) * 2001-10-31 2003-05-09 엘지전자 주식회사 디지탈 선형화기
KR20030054193A (ko) * 2001-12-24 2003-07-02 엘지전자 주식회사 Ａｑｍ의 에러보상장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524286A (en) * 1993-12-14 1996-06-04 Alcatel Italia S.P.A. Baseband predistortion system for the adaptive linearization of power amplifiers
JP2000270037A (ja) * 1999-03-19 2000-09-29 Hitachi Denshi Ltd 直交変調器
US20010016014A1 (en) * 2000-02-23 2001-08-23 U.S. Philips Corporation Communications system
JP2001268149A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償装置及びアダプティブプリディストーション歪補償方法
KR20030035448A (ko) * 2001-10-31 2003-05-09 엘지전자 주식회사 디지탈 선형화기
KR20030054193A (ko) * 2001-12-24 2003-07-02 엘지전자 주식회사 Ａｑｍ의 에러보상장치 및 방법

Also Published As

Publication number Publication date
KR20030054202A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
KR100429981B1 (ko) Ａｑｍ의 에러보상장치 및 방법
US7349490B2 (en) Additive digital predistortion system employing parallel path coordinate conversion
US20020181611A1 (en) Analog quadrature modulator (AQM) error compensating apparatus and method
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
US6587513B1 (en) Predistorter
US7869543B2 (en) System and method for synchronization, power control, calibration, and modulation in communication transmitters
US8081710B2 (en) System and method for corrected modulation with nonlinear power amplification
JP2002522989A (ja) 移動通信システムの電力増幅線形化装置及び方法
JP2001127819A (ja) 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム
JP4168259B2 (ja) 非線形歪補償回路および非線形歪補償方法ならびに送信回路
JPH0879143A (ja) 無線機
EP1665522B1 (en) Digital predistortion for power amplifier
KR100429980B1 (ko) Ａｑｍ 에러보상장치 및 방법
KR100414075B1 (ko) Ａｑｍ의 에러보상장치 및 방법
US6751268B1 (en) Bandpass predistorting expansion method and apparatus for digital radio transmission
JP4478563B2 (ja) 送信信号の形成方法
JPH10145146A (ja) 非線形歪補償装置
KR100417413B1 (ko) 디지탈 선형화기
JP4243526B2 (ja) 送信電力制御方法及び装置
US8538349B2 (en) Method and device for pre-distorting an exciter and predistortion exciter
JP2000101663A (ja) 高周波電力増幅装置及び増幅方法並びに高周波送信装置
KR20040042651A (ko) 전력 증폭기의 비선형성 보상 장치
US20060029154A1 (en) Distortion compensation device and distortion compensation method
KR20100045630A (ko) 전력 증폭 장치 및 방법
KR20050010596A (ko) 이동 통신 시스템의 전치 왜곡 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130319

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140317

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee