KR100421613B1 - 박막 트랜지스터 액정표시소자 및 그 제조방법 - Google Patents

박막 트랜지스터 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100421613B1
KR100421613B1 KR10-2001-0024665A KR20010024665A KR100421613B1 KR 100421613 B1 KR100421613 B1 KR 100421613B1 KR 20010024665 A KR20010024665 A KR 20010024665A KR 100421613 B1 KR100421613 B1 KR 100421613B1
Authority
KR
South Korea
Prior art keywords
metal layer
drain
layer
thin film
region
Prior art date
Application number
KR10-2001-0024665A
Other languages
English (en)
Other versions
KR20020085261A (ko
Inventor
황광조
서현식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0024665A priority Critical patent/KR100421613B1/ko
Publication of KR20020085261A publication Critical patent/KR20020085261A/ko
Application granted granted Critical
Publication of KR100421613B1 publication Critical patent/KR100421613B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시소자 제조방법에 관한 것으로, 박막 트랜지스터의 소스 및 드레인을 픽셀전극 재료에 비해 산화되는 정도가 유사하거나 낮은 제1금속층 및 그 제1금속층에 비해 패시베이션층과의 접착특성이 우수한 제2금속층의 2중층으로 형성하고, 픽셀전극을 패시베이션층 및 제2금속층에 구비된 콘택홀을 통해 제1금속층과 접촉시킴으로써, 박막 트랜지스터의 드레인과 패시베이션층의 접착특성을 우수하게 유지하면서 픽셀전극과의 접촉저항을 줄일 수 있게 된다.

Description

박막 트랜지스터 액정표시소자 및 그 제조방법{TFT LCD AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 액정표시소자 및 그 제조방법에 관한 것으로, 특히 액정표시소자의 드레인과 픽셀전극의 접촉저항특성 및 유기 패시베이션층과 드레인의 접착특성을 동시에 향상시킬 수 있는 박막 트랜지스터 액정표시소자 및 그 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터 액정표시소자에 사용되는 박막 트랜지스터의 소스 및 드레인은 금속층을 증착한 다음 사진식각공정으로 패터닝하여 형성되며, 상기 박막 트랜지스터가 제조된 다음에는 그 상부전면에 절연층인 패시베이션막을 증착하고, 콘택홀을 형성하여 상기 금속층인 드레인의 일부를 노출시킨 다음 그 드레인에 접속되도록 ITO박막을 패터닝하여 픽셀전극을 형성하게 된다.
이와 같은 과정에서 상기 소스 및 드레인으로 적용되는 금속층은 ITO박막과의 접촉저항이 낮아야 하며, 상기 패시베이션막과의 접착특성이 양호해야 하는 두가지 특성이 요구된다.
도1은 종래 박막 트랜지스터 액정표시소자의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부일부에 패터닝된 게이트전극(2)과; 그 게이트전극(2)이 형성된 유리기판(1)의 상부전면에 형성된 게이트절연막(3)과; 상기 게이트전극(2) 및 그 주변일부와 대응하는 영역의 상기 게이트절연막(3) 상부에 형성된 액티브영역(4)과; 상기 액티브영역(4)의 상부 좌우에 상호 이격되어 패터닝된 소스(5) 및 드레인(6)과; 상기 구조의 상부전면에 형성된 유기 패시베이션막(7)과; 상기 유기 패시베이션막(7)에 형성된 콘택홀을 통해 상기 드레인(6)의 일부와 접촉되는 ITO박막(8)을 포함하여 구성된다.
이하, 상기와 같은 종래 박막 트랜지스터 액정표시소자의 제조방법을 상세히 설명한다.
먼저, 유리기판(1)의 상부에 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 유리기판(1)의 상부일부에 게이트전극(2)을 형성한다.
그 다음, 상기 구조의 상부전면에 게이트절연막(3)을 형성한 다음 그 게이트절연막(3)의 상부에 비정질실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 액티브영역(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 금속막을 증착하고, 사진식각공정을 통해 패터닝하여 상기 액티브영역(4)의 상부에서 일정하게 이격되는 소스(5) 및 드레인(6)을 형성한 다음 상기 소스(5) 및 드레인(6)이 이격된 영역의 액티브영역(4)을 소정의 깊이로 식각하여 채널영역을 형성한다.
그 다음, 상기 구조의 상부전면에 절연막인 BCB 또는 Acryl 과 같은 유기 패시베이션막(7)을 증착하고, 사진식각공정을 통해 선택적으로 식각하여 상기 드레인(6)의 일부를 노출시키는 콘택홀을 형성한다.
그 다음, 상기 콘택홀이 형성된 유기 패시베이션막(7)의 상부전면에 ITO박막(8)을 증착하고, 사진식각공정을 통해 패터닝하여 상기 콘택홀을 통해 드레인(6)과 접촉되며, 상기 유기 패시베이션막(7)의 상부에서 픽셀영역으로 연장되는 픽셀전극을 형성한다.
도2a는 상기 도1에서 소스(5) 및 드레인(6)을 유기 패시베이션막(7)과 접착특성이 좋지 않은 금속(예:Mo)을 적용한 경우에 유기 패시베이션막(7)에 콘택홀이 형성되기 전의 A-A'방향의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부에 게이트절연막(3)이 형성되며, 그 게이트절연막(3)의 상부일부에 Mo 재질의 드레인(6)이 패터닝되며, 상기 드레인(6)의 중앙상부에서 함몰된 형태의 유기 패시베이션막(7)이 형성된다. 여기서, 유기 패시베이션막(7)의 함몰된 영역은 Mo 재질의 드레인(6)과 BCB 또는 Acryl 과 같은 유기 패시베이션막(7)의 좋지 않은 접착특성에 의해 나타나는 것으로, 유기 패시베이션막(7)을 1.3㎛ 정도의 두께로 전면에 도포하였을 경우 상기 유기 패시베이션막(7)의 함몰된 영역에서는 1.0㎛ 정도의 두께를 갖게 된다.
도2b는 상기 도2a에 있어서, 콘택홀을 형성한 다음 ITO 박막(8)을 증착하고, 패터닝하여 픽셀전극이 형성된 A-A' 방향의 단면도로서, 상기 유기 패시베이션막(7)의 함몰된 영역이 다른 영역에 비해 얇은 두께를 갖기 때문에 콘택홀을 형성하기 위한 유기 패시베이션막(7)의 식각과정에서 과도식각되고, 이에 따라 콘택홀을 형성하기 위한 유기 패시베이션막(7)의 식각과정에서 유기 패시베이션막(7)의 하부에 형성된 Mo 재질의 드레인(6)이 식각된다. 따라서, ITO박막(8)을 증착하고, 패터닝하여 픽셀전극을 형성하는 경우에 ITO박막(8)이 상기 Mo 재질의 드레인(6)의 측면과 접촉하게 되어 접촉저항이 커지고, 심각한 경우 단선등의 결함이 발생된다.
도3은 상기 도1에서 소스(5) 및 드레인(6)을 유기 패시베이션막(7)과 접착특성이 좋은 금속(예:Cr)을 적용한 경우에 A-A'방향의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부에 게이트절연막(3)이 형성되고, 그 게이트절연막(3)의 상부일부에 Cr 재질의 드레인(6)이 패터닝되며, 상기 구조의 상부전면에 형성된 다음 선택적 식각에 의해 상기 드레인(6)의 일부를 노출시키는 유기 패시베이션막(7)이 형성되고, 그 유기 패시베이션막(7)의 상부에 상기 드레인(6)의 노출된 영역과 접촉되도록 ITO박막(8)이 패터닝된다.
상기한 바와같이 Cr 재질의 드레인(6)이 적용되는 경우에는, Cr 재질의 드레인(6)과 유기 패시베이션막(7)의 접착특성은 우수하나, ITO박막(8)의 증착시 그 Cr 재질의 드레인(6) 상부가 쉽게 산화되므로, 접촉저항이 증가하게 되어 소자의 특성이 열화된다.
상술한 바와같이 ITO박막(8)의 증착시 ITO에 포함된 산소의 유입에 의해 산화가 발생되는 정도를 도4의 그래프도에 나타내었다. 이때, ITO박막(8, In2O3)보다 △H가 클수록 산화는 쉽게 발생되지 않으며, △H가 작을수록 산소의 유입이 용이하고, 이에 따라 산화가 쉽게 발생되어 접촉저항이 증가하게 된다.
도5는 상기 Cr 재질의 드레인(6)과 ITO박막(8)의 접촉저항 특성을 알 수 있는 전류전압 특성곡선의 그래프로서, 이에 도시한 바와 같이 이상적인 경우(IDEAL) 전압의 변화에 따른 전류의 변화, 즉 접촉저항은 일정하지만, 실제 소자(REAL)에서는 접촉저항이 전압값 또는 전류값에 따라 변화됨을 알 수 있다.
상기한 바와 같이 종래 박막 트랜지스터 액정표시소자 및 그 제조방법은 Cr 재질의 금속으로 소스 및 드레인을 형성할 경우에 BCB 또는 Acryl 과 같은 유기 패시베이션막과의 접착성은 우수하나, ITO박막을 증착한 다음 패터닝하여 픽셀전극을 형성할 때, Cr 재질의 드레인 표면이 산화되어 접촉저항이 증가함에 따라 소자의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 소스 및 드레인과 유기 패시베이션막의 접착특성 저하를 방지하면서 픽셀전극과 드레인의 접촉저항을 감소시킬 수 있는 박막 트랜지스터 액정표시소자 및 그 제조방법을 제공함에 그 목적이 있다.
도1은 종래 박막 트랜지스터 액정표시소자의 단면도.
도2a는 도1에 있어서, 소스 및 드레인을 유기 패시베이션막과 접착특성이 좋지 않은 금속을 적용한 경우에 유기 패시베이션막에 콘택홀이 형성되기 전의 A-A'방향의 단면도.
도2b는 도2a에 있어서, 콘택홀을 형성한 다음 ITO 박막을 증착하고, 패터닝하여 픽셀전극이 형성된 단면도.
도3은 도1에 있어서, 소스 및 드레인을 유기 패시베이션막과 접착특성이 좋은 금속을 적용한 경우에 A-A'방향의 단면도.
도4는 각 박막의 △H를 보인 모식도.
도5는 도1에 있어서, 드레인과 ITO박막의 접촉저항에 따른 전류전압특성을 보인 그래프.
도6은 본 발명에 따른 박막 트랜지스터 액정표시소자의 단면도.
도7은 도6에 있어서, A-A'방향의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:유리기판 2:게이트전극
3:게이트절연막 4:액티브영역
5:소스 6:드레인
7:패시베이션막 8:ITO박막Mo:제1금속층 Cr:제2금속층
상기 본 발명의 목적을 달성하기 위한 박막 트랜지스터 액정표시소자는 유리기판의 상부일부에 패터닝된 게이트전극과; 상기 게이트전극이 패터닝된 유리기판의 상부전면에 형성된 게이트절연막과; 상기 게이트전극 및 그 주변일부와 대응하는 영역의 상기 게이트절연막 상부에 형성된 액티브영역과; 상기 액티브영역의 상부에 픽셀전극 재료에 비해 산화되는 정도가 유사하거나 낮은 재질의 제1금속층 및 그 제1금속층에 비해 패시베이션층과의 접착특성이 우수한 제2금속층의 이중층이 일정하게 이격되도록 패터닝되어 형성된 소스 및 드레인과; 상기 소스 및 드레인이 이격된 영역의 액티브영역이 소정의 깊이로 식각된 채널영역과; 상기 구조의 상부전면에 형성된 패시베이션층과; 상기 패시베이션층 상부의 픽셀영역에 형성되며, 그 패시베이션층 및 제2금속층에 형성된 콘택홀을 통해 상기 드레인의 제1금속층과 접촉되는 픽셀전극을 구비하여 구성되는 것을 특징으로 한다.상기 본 발명의 목적을 달성하기 위한 박막 트랜지스터 액정표시소자의 제조방법은 유리기판의 상부일부에 게이트전극을 패터닝하고, 그 게이트전극이 패터닝된 유리기판의 상부전면에 게이트절연막을 형성하는 단계와; 상기 게이트절연막의 상부에 비정질실리콘을 증착한 다음 패터닝하여 액티브영역을 형성하는 단계와; 상기 구조의 상부전면에 픽셀전극 재료에 비해 산화되는 정도가 유사하거나 낮은 제1금속층 및 그 제1금속층에 비해 패시베이션층과의 접착특성이 우수한 제2금속층을 순차적으로 증착한 다음 패터닝하여 상기 액티브 영역의 상부에서 일정하게 이격되는 소스 및 드레인을 형성하고, 상기 소스 및 드레인이 이격된 영역에 노출된 액티브영역을 소정의 깊이로 식각하여 채널영역을 형성하는 단계와; 상기 구조의 상부전면에 패시베이션층을 형성한 다음 선택적으로 식각하여 상기 드레인의 제2금속층을 노출시키고, 그 제2금속층의 노출된 영역을 식각하여 제1금속층을 노출시키는 콘택홀을 형성하는 단계와; 상기 구조의 상부전면에 ITO박막을 증착한 다음 패터닝하여 상기 패시베이션ㅊ층 상부의 픽셀영역에 형성되며, 상기 콘택홀을 통해 상기 제1금속층과 접촉되는 픽셀전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.상기한 바와같은 본 발명에 의한 박막 트랜지스터 액정표시소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도6은 본 발명에 따른 박막 트랜지스터 액정표시소자의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부일부에 패터닝된 게이트전극(2)과; 그 게이트전극(2)이 형성된 유리기판(1)의 상부전면에 형성된 게이트절연막(3)과; 상기 게이트전극(2) 및 그 주변일부와 대응하는 영역의 상기 게이트절연막(3) 상부에 형성된 액티브영역(4)과; 상기 액티브영역(4)의 상부 좌우에 상호 이격되어 패터닝되며, ITO박막(8)에 비해 산화되는 정도가 유사하거나 낮은 제1금속층(Mo) 및 그 제1금속층(Mo)에 비해 패시베이션층(7)과의 접착성이 우수한 제2금속층(Cr)이 적층된 소스(5) 및 드레인(6)과; 상기 구조의 상부전면에 형성된 유기 패시베이션층(7)과; 상기 유기 패시베이션층(7) 및 제2금속층(Cr)에 형성된 콘택홀을 통해 상기 제1금속층(Mo)의 일부와 접촉되는 ITO박막(8)을 포함하여 구성된다.
이하, 상기와 같은 본 발명에 의한 박막 트랜지스터 액정표시소자의 제조방법을 상세히 설명한다.
먼저, 유리기판(1)의 상부에 금속을 증착하고, 사진식각공정을 통해 패터닝하여 유리기판(1)의 상부일부에 게이트전극(2)을 형성한다.
그 다음, 상기 구조의 상부전면에 게이트절연막(3)을 형성한 다음 그 게이트절연막(3)의 상부에 비정질실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 상기 게이트전극(2) 및 그 주변일부와 대응하는 영역의 상기 게이트절연막(3) 상부에 액티브영역(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 Mo 재질의 제1금속층(Mo)과 Cr 재질의 제2금속층(Cr)을 순차적으로 증착한 다음 사진식각공정을 통해 패터닝하여 상기 액티브영역(4)의 상부에서 일정하게 이격되는 소스(5) 및 드레인(6)을 형성하고, 상기 소스(5) 및 드레인(6)이 이격된 영역에 노출된 액티브영역(4)을 소정의 깊이로 식각하여 채널영역을 형성한다. 이때, 제1금속층(Mo)으로는 Mo 재질 대신에 Ti 재질이 적용될 수 있다.
그 다음, 상기 구조의 상부전면에 절연막인 BCB 또는 Acryl 과 같은 유기 패시베이션층(7)을 증착하고, 사진식각공정을 통해 선택적으로 식각하여 상기 드레인(6)의 제2금속층(Cr) 일부를 노출시키고, 계속해서 노출된 제2금속층(Cr)을 식각하여 제1금속층(Mo)의 일부를 노출시키는 콘택홀을 형성한다.
그 다음, 상기 콘택홀이 형성된 유기 패시베이션층(7)의 상부전면에 ITO박막(8)을 증착하고, 사진식각공정을 통해 패터닝하여 상기 콘택홀을 통해 드레인(6)의 제1금속층(Mo)과 접촉되며, 상기 유기 패시베이션층(7)의 상부에서 픽셀영역으로 연장되는 픽셀전극을 형성한다.
이때, ITO박막(8)과 접촉되는 제1금속층(Mo)의 Mo 재질은 그 산화물의 △H가 상기 ITO박막(8)의 △H에 비해 큰 값을 갖는 것을 도4에 도시한 표를 통해 알 수 있으며, 이에 따라 상기 Mo 재질의 제1금속층(Mo)과 ITO박막(8)이 접촉되는 영역에서 산화가 발생되지 않게 되어 접촉저항이 낮아지게 된다.또한, 상기 제1금속층(Mo)으로 Mo 재질 대신에 Ti 재질이 적용된 경우에 Ti 재질은 그 산화물의 △H가 상기 ITO박막(8)의 △H와 유사한 값을 갖는 것을 도4에 도시한 표를 통해 알 수 있으며, 이에 따라 제1금속층(Mo)으로 Ti 재질이 적용될 경우에도 종래의 Cr 재질이 ITO박막(8)과 접촉되는 경우에 비해 산화가 발생되는 것을 최소화할 수 있게 되어 접촉저항이 낮아지게 된다.
한편, 상기 Cr의 재질의 제2금속층(Cr)의 두께는 ITO박막(8)과의 접촉저항을 최소화하면서, 유기 패시베이션층(7)과의 접착특성을 유지하기 위해 50~200Å정도로 바람직하게는 100Å 정도의 두께로 형성할 수 있으며, 그 Cr 재질의 제2금속층(Cr)을 식각하는 공정은 CF4/O2/Cl2가스를 소스로 하는 플라즈마를 사용하여 식각하거나, Ar/O2가스를 소스로 하는 플라즈마를 이용하여 역스퍼터링법(REVERSE SPUTTERING)으로 식각할 수 있다.
이와 같은 식각가스의 제한은 Cr 재질의 제2금속층(Cr)을 선택적으로 식각하기 위한 것이며, 이 식각으로 인해 Mo(또는 Ti) 재질의 제1금속층(Mo)이 과도식각될 수 있으므로, 제1금속층(Mo)의 두께는 700~3000Å정도로 형성할 수 있다.
즉, 제1금속층(Mo)의 두께가 너무 얇게 되면 과도식각에 의해 드레인(6)이 천공될 수 있으며, 이와같은 과도식각을 우려하여 제1금속층(Mo)을 너무 두껍게 형성하면 ITO박막(8)이 단차에 의해 단선되는 등 문제가 발생할 수 있으므로, 상기 제1금속층(Mo)의 두께는 과도식각 및 단차를 고려하여 1000~2000Å 정도로 형성할 수 있다.
도7은 상기 도6에 있어서, A-A'방향의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부에 게이트절연막(3)이 형성되고, 그 게이트절연막(3)의 상부일부에 Mo(또는 Ti) 재질의 제1금속층(Mo) 및 그 제1금속층(Mo)의 일부를 노출시키는 Cr 재질의 제2금속층(Cr)이 적층된 드레인(6)이 패터닝되며, 상기 구조의 상부전면에 형성되고, 선택적 식각에 의해 상기 노출된 제1금속층(Mo)을 노출시키는 유기 패시베이션층(7)과, 그 노출된 제1금속층(Mo)과 접촉되며, 유기 패시베이션층(7)의 상부에 ITO박막(8)이 패터닝된다.
상기 구조에서 유기 패시베이션층(7)은 드레인(6)의 제2금속층(Cr)과 접착되기 때문에 유기 패시베이션층(7)과 드레인(6)의 접착성이 우수하게 유지되며, ITO박막(8)은 드레인(6)의 제1금속층(Mo)과 접촉되기 때문에 접촉저항을 줄일수 있게 된다.
상기한 바와 같이 본 발명에 의한 박막 트랜지스터 액정표시소자 및 그 제조방법은 소스 및 드레인을 픽셀전극과의 접촉저항 특성이 우수한 제1금속층과, 유기 패시베이션막과의 접착성이 우수한 제2금속층의 2중 층으로 형성하여, 패시베이션막의 접착성을 우수하게 유지하면서 픽셀전극과의 접촉저항을 줄임으로써 소자의 특성을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 유리기판의 상부일부에 게이트전극을 패터닝하고, 그 게이트전극이 패터닝된 유리기판의 상부전면에 게이트절연막을 형성하는 단계와; 상기 게이트절연막의 상부에 비정질실리콘을 증착한 다음 패터닝하여 액티브영역을 형성하는 단계와; 상기 구조의 상부전면에 픽셀전극 재료에 비해 산화되는 정도가 유사하거나 낮은 제1금속층 및 그 제1금속층에 비해 패시베이션층과의 접착특성이 우수한 제2금속층을 순차적으로 증착한 다음 패터닝하여 상기 액티브 영역의 상부에서 일정하게 이격되는 소스 및 드레인을 형성하고, 상기 소스 및 드레인이 이격된 영역에 노출된 액티브영역을 소정의 깊이로 식각하여 채널영역을 형성하는 단계와; 상기 구조의 상부전면에 패시베이션층을 형성한 다음 선택적으로 식각하여 상기 드레인의 제2금속층을 노출시키고, 그 제2금속층의 노출된 영역을 식각하여 제1금속층을 노출시키는 콘택홀을 형성하는 단계와; 상기 구조의 상부전면에 ITO박막을 증착한 다음 패터닝하여 상기 패시베이션층 상부의 픽셀영역에 형성되며, 상기 콘택홀을 통해 상기 제1금속층과 접촉되는 픽셀전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  2. 제 1항에 있어서, 상기 제1금속층은 Mo 또는 Ti 재질 중에 선택된 하나로 이루어진 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 제1금속층은 700~3000Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  4. 제 1항에 있어서, 상기 제2금속층은 Cr 재질로 이루어진 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  5. 제 1항 또는 제 4항에 있어서, 상기 제2금속층은 50~200Å 정도의 두께로 형성하는 박막 트랜지스터 액정표시소자 제조방법.
  6. 유리기판의 상부일부에 패터닝된 게이트전극과; 상기 게이트전극이 패터닝된 유리기판의 상부전면에 형성된 게이트 절연막과; 상기 게이트전극 및 그 주변일부와 대응하는 영역의 상기 게이트절연막 상부에 형성된 액티브영역과; 상기 액티브영역의 상부에 픽셀전극 재료에 비해 산화되는 정도가 유사하거나 낮은 재질의 제1금속층 및 그 제1금속층에 비해 패시베이션층과의 접착특성이 우수한 제2금속층의 이중층이 일정하게 이격되도록 패터닝되어 형성된 소스 및 드레인과; 상기 소스 및 드레인이 이격된 영역의 상기 액티브영역이 소정깊이로 식각된 채널영역과; 상기 구조의 상부전면에 형성된 패시베이션층과; 상기 패시베이션층 상부의 픽셀영역에 형성되며, 그 패시베이션층 및 제2금속층에 형성된 콘택홀을 통해 상기 드레인의 제1금속층과 접촉되는 픽셀전극을 구비하여 구성되는 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
  7. 삭제
  8. 제 6항에 있어서, 상기 제1금속층은 Mo 또는 Ti 재질이고, 상기 제2금속층은 Cr 재질인 것을 특징으로 하는 박막 트랜지스터 표시소자.
  9. 제 8항에 있어서, 상기 제1금속층의 두께는 700~3000Å 이고, 상기 제2금속층의 두께는 50~200Å 인 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
  10. 제 1항 또는 제 2항에 있어서, 상기 제1금속층은 1000~2000Å의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  11. 제 1항 또는 제 4항에 있어서, 상기 제2금속층은 100Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자 제조방법.
  12. 제 8항에 있어서, 상기 제1금속층의 두께는 1000~2000Å 이고, 상기 제2금속층의 두께는 100Å 정도인 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
KR10-2001-0024665A 2001-05-07 2001-05-07 박막 트랜지스터 액정표시소자 및 그 제조방법 KR100421613B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0024665A KR100421613B1 (ko) 2001-05-07 2001-05-07 박막 트랜지스터 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0024665A KR100421613B1 (ko) 2001-05-07 2001-05-07 박막 트랜지스터 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020085261A KR20020085261A (ko) 2002-11-16
KR100421613B1 true KR100421613B1 (ko) 2004-03-09

Family

ID=27703912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0024665A KR100421613B1 (ko) 2001-05-07 2001-05-07 박막 트랜지스터 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100421613B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323378A (ja) * 1992-05-27 1993-12-07 Toshiba Corp 液晶表示装置用アレイ基板
JPH07110496A (ja) * 1993-10-14 1995-04-25 Hitachi Ltd アクティブマトリクスパネルの製造方法
JPH09148586A (ja) * 1995-11-28 1997-06-06 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323378A (ja) * 1992-05-27 1993-12-07 Toshiba Corp 液晶表示装置用アレイ基板
JPH07110496A (ja) * 1993-10-14 1995-04-25 Hitachi Ltd アクティブマトリクスパネルの製造方法
JPH09148586A (ja) * 1995-11-28 1997-06-06 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR20020085261A (ko) 2002-11-16

Similar Documents

Publication Publication Date Title
KR100270467B1 (ko) 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR100524250B1 (ko) 액티브 매트릭스 액정 표시 패널
US6001539A (en) Method for manufacturing liquid crystal display
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
JP3447535B2 (ja) 薄膜トランジスタおよびその製造方法
JP2006235284A (ja) 表示装置およびその製造方法
KR100421613B1 (ko) 박막 트랜지스터 액정표시소자 및 그 제조방법
JPH1020342A (ja) アクティブマトリクス基板の製造方法
JPS61187272A (ja) 薄膜電界効果トランジスタとその製造方法
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
JPS60261174A (ja) マトリツクスアレ−
JPH10170951A (ja) 液晶表示装置の製造方法
KR100599954B1 (ko) 액정 표시 장치 및 그 제조방법
JPH06132536A (ja) 薄膜トランジスタ
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH08321621A (ja) 薄膜トランジスタ
CN106847928B (zh) 一种薄膜晶体管、阵列基板和显示装置
JP2003152188A (ja) 薄膜トランジスタパネル
KR20000050881A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100304918B1 (ko) 액정표시장치용 박막트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee