KR100421207B1 - 전계전자방출소자및그제조방법 - Google Patents

전계전자방출소자및그제조방법 Download PDF

Info

Publication number
KR100421207B1
KR100421207B1 KR1019960005929A KR19960005929A KR100421207B1 KR 100421207 B1 KR100421207 B1 KR 100421207B1 KR 1019960005929 A KR1019960005929 A KR 1019960005929A KR 19960005929 A KR19960005929 A KR 19960005929A KR 100421207 B1 KR100421207 B1 KR 100421207B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
cathodes
forming
emission device
Prior art date
Application number
KR1019960005929A
Other languages
English (en)
Other versions
KR970067471A (ko
Inventor
박남신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1019960005929A priority Critical patent/KR100421207B1/ko
Publication of KR970067471A publication Critical patent/KR970067471A/ko
Application granted granted Critical
Publication of KR100421207B1 publication Critical patent/KR100421207B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/88—Mounting, supporting, spacing, or insulating of electrodes or of electrode assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0442—Metals or metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604—Control electrodes
    • H01J2329/4608—Gate electrodes
    • H01J2329/463—Gate electrodes characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669—Insulation layers
    • H01J2329/4691—Insulation layers characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 저전압 동작이 가능하고 방출 전류의 균일성을 개선한 전계 전자 방출 소자 및 그 제조 방법에 관한 것으로, 게이트 개구부의 직경을 기존의 1㎛ 정도에서 0.5㎛ 이하 까지 줄이되 마이크로팁으로부터 게이트 개구부의 가장자리 까지의 거리가 균일하도록 제작하고, 또한, 제조 방법에 있어, 적어도 두 개 이상의 물질로 절연층을 다중으로 적층함으로써, 전자 방출 구동 전압을 약 50V 미만 까지 낮출 수 있고, 전자 방출 균일도를 향상시킬 수 있으며, 음극과 게이트 사이의 누설 전류 발생을 낮출 수 있게 되어, 동일 구동 전압에서의 전자 방출 밀도를 향상시킬 수 있다.

Description

전계 전자 방출 소자 및 그 제조 방법
본 발명은 전계 전자 방출 소자 및 그 제조 방법에 관한 것으로서, 상세하게는 저전압 동작이 가능하고 방출 전류의 균일성을 개선한 전계 전자 방출 소자 및 그 제조 방법에 관한 것이다.
종래 전계 전자 방출 소자는, 제1도 및 제2도에 도시된 바와 같이, 배면 기판(1) 상에 스트라이프 상의 음극(2; 2a,2b,2c)들이 구비되고, 이 음극(2)들과 노출된 배면 기판(1) 위에는 절연층(3)이 구비된다. 여기서 상기 음극(2)들 상에는 마이크로팁(2')들이 어레이 형태로 구비되어 있으며, 이 마이크로팁(2')들은 절연층(3)의 관통공(3P) 내에 배치된다. 상기 절연층(3)의 위에는 상기 관통공(3a)에 대응하는 개구부(4')를 가지는 스트라이프 상의 게이트(4; 4a,4b,4c)들이 형성되어 있다. 이 게이트(4)들은 상기 음극(2)들과 교차하도록 형성된다. 그리고, 게이트(4)들의 상부에는 상기 음극(2)들 및 마이크로팁(2')에 대응하는 스트라이프 상의 양극(7)들이 형성된 전면 기판(8)이 일정 간격의 진공공간(5)을 두고 이격되어 있다. 양극(7)들의 상부에는 형광체층(6)이 구비되어 있다.
이상과 같은 구조의 종래 전계 전자 방출 소자는 음극(2)과 게이트 전극(4) 사이의 전위차에 의해 유도된 전계에 의해 마이크로팁(2a)들로부터 양극(7)들로의 전자 방출이 이루어진다. 이 방출 전자들은 양극에 도달하기 전에 형광체층(6)에 부딪혀 빛을 내게된다. 이 빛들이 화상을 형성하게 된다.
상기와 같은 동작에 있어서, 어레이 형태의 수 많은 마이크로팁(2')들로부터 전자 방출을 유도하기 위해서는 마이크로팁 선단에 약 5x107V/cm 정도의 강전계가 요구된다. 이러한 강전계가 형성되기 위해서는 마이크로팁 선단의 반경이 약 50nm 정도가 필요하다. 또한, 마이크로팁(2') 선단과 게이트 개구 내측면 사이의 거리 즉 게이트 개구의 반경이 1㎛ 미만으로 유지되어야 한다.
그러나, 실제의 제조 공정에서는 수 많은 마이크로팁(2')들의 선단 반경에어느 정도의 오차가 발생할 수 있으며, 또한 마이크로팁(2') 선단과 게이트 개구부(4')가 일정한 간격(개구부 반경)으로 유지되지 않을 수도 있다. 따라서, 각 마이크로팁(2')들에서 방출되는 전자의 양은 불균일하게 된다. 이러한 전자 방출량의 불균일성은 양극(7) 상에 형성된 형광체층(6)에서 휘도 불균일의 형태로 나타나게 된다. 또한, 마이크로팁(2')으로부터의 전자 방출을 유도하기 위한 전압을 음극(2)들과 게이트(4)들 사이에 인가하면, 음극(2)들과 게이트(4)들사이의 절연층(3)의 두께가 1㎛ 정도로 유지되는 관계로, 절연층(3)에 누설 전류가 발생될 우려가 있다. 이 경우 구동 전압을 상승시켜야하는 문제점이 생기게 된다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로, 방출되는 전자량을 보다 균일하게 하고 구동 전압을 낮출 수 있으며, 절연층을 통한 음극과 게이트 간의 누설 전류를 대폭 줄일 수 있는 전계 전자 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 전계 전자 방출 소자는,
일정한 간격을 두고 이격되어 서로 대향되게 배치된 전면 기판 및 배면 기판;
상기 배면 기판 상에 스트라이프 상으로 형성된 음극들;
상기 음극들에 전기적으로 접속되도록 상기 음극들 상에 어레이 형태로 복수개 형성된 마이크로팁들;
상기 복수개의 마이크로팁들을 각각 수용하는 관통공들을 갖도록 상기 음극들 및 상기 기판 노출부 위에 형성된 절연층;
상기 절연층의 관통공에 대응하는 개구부를 갖도록 상기 절연층상에 상기 음극들과 교차하는 방향의 스트라이프 상으로 형성된 게이트들;
상기 전면 기판의 상기 배면 기판 대응면 상에 스트라이프 상으로 형성된 양극들; 및
상기 양극들 상에 형성된 형광체층;을 구비하여 된 전계 전자 방출 소자에 있어서,
상기 절연층은,
SiO2로 형성된 제1 및 제3절연층 사이에 Al2O3로 형성된 제2절연층이 개재되어 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 마이크로 팁은 Mo 혹은 W이 1～1.3㎛ 높이로 증착되어 형성되며,
상기 게이트의 개구부 직경이 0.5㎛ 이하이고, 상기 제1절연층은 SiO2가 0.4㎛～0.5㎛의 두께로 형성되며, 상기 제2절연층은 Al2O3가 1500～2000Å의 두께로 형성되며, 상기 제3절연층은 SiO2가 0.3㎛～0.4㎛의 두께로 형성된 것이 바람직하며, 상기 게이트는 Cr 혹은 Mo이 0.15～0.2㎛의 두께로 형성된 것이 바람직하다.
또한 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 전자 방출 소자의 제조 방법은,
배면 기판 위에 스트라이프 상의 음극들을 형성하는 단계;
상기 음극들 상에 복수개의 하부 홀들을 갖는 제1절연 물질의 제1절연층을 형성하는 단계;
상기 하부 홀들에 의해 노출된 상기 음극들 상에 분할층을 사용하여 마이크로팁들을 형성하는 단계;
상기 마이크로팁들, 상기 하부 홀들 속의 음극 노출부 및 상기 제1절연층 상에 제2절연 물질을 증착하여 제2절연층을 형성하는 단계;
상기 마이크로팁들 상부의 제2절연층 상부를 제외한 상기 제2절연층 상에 상기 제1절연 물질을 증착하여 제3절연층을 형성하는 단계;
상기 마이크로팁들에 대응하는 소정 직경의 개구부를 갖도록 상기 제3절연층 상에 상기 음극들과 교차하는 방향의 스트라이프 상의 게이트를 형성하는 단계; 및
상기 제3절연층 및 제2절연층을 순차에 의해 선택적으로 식각하여 상기 마이크로팁들을 상기 제3 및 제2절연층으로부터 격리되도록 하는 홀들을 형성하는 단계;를
포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1절연층을 형성하는 단계는,
상기 음극들과 상기 배면 기판의 노출부 상에 플라즈마 강화 화학기상 증착법으로 SiO2를 0.4～0.5㎛ 두께로 증착하여 SiO2층을 형성하는 서브 단계;
상기 SiO2층 상에 마스크를 형성하는 단계;
상기 마스크를 이용하여 상기 SiO2층을 리액티브 이온 에칭법으로 식각하여그 직경들이 1㎛가 되는 복수개의 하부 홀들을 형성하는 서브단계; 및
상기 마스크를 식각하여 제1절연층을 완성하는 서브 단계;를 포함하는 것이 바람직하며,
상기 마이크로팁들을 형성하는 단계는,
상기 하부 홀들에 대응하는 단면이 경사각을 갖도록 경사증착법을 사용하여 Al을 증착시켜 분할층을 형성하는 서브 단계;
상기 분할층의 경사각을 이용하여 상기 홀들 내부의 상기 음극들상에 전자 빔 증착법으로 Mo을 1～1.3㎛ 두께로 증착시켜 마이크로팁들을 형성하는 서브 단계; 및
상기 분할층을 식각하여 상기 마이크로팁 증착시 상기 분할층 상에 증착된 상기 마이크로팁 형성 물질을 제거하여 상기 제1절연층을 노출시키는 서브 단계;를 포함하는 것이 바람직하며,
상기 제2절연층은 Al2O3가 스퍼터링법에 의해 0.15～0.2㎛ 두께로 증착된 것이 바람직하며,
상기 제3절연층은 플라즈마 강화 화학 기상 증착법으로 SiO2가 0.3～0.4㎛ 두께로 형성된 것이 바람직하며,
상기 게이트는 Cr 혹은 Mo를 0.15㎛～0.2㎛ 두께로 증착하여 형성하되, 상기 개구부의 직경이 0.5㎛ 이하가 되도록 형성된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예들을 상세히 설명한다.
본 발명에 따른 전계 전자 방출 소자의 구조는, 제3도 및 제4도에 도시된 바와 같이, 절연층(13; 13a,13b,13c)이 적어도 두 개 이상의 다른 물질로 적층되어, 그 상부에 적층된 게이트(14; 14a,14b,14c)들에 형성된 개구부의 반경이 작을 뿐 만 아니라, 개구부(14')의 가장자리가 마이크로팁(12')의 선단부를 중심으로 정확하게 반경의 거리를 유지하고 있는 점에 특징이 있다.
이러한 특징부를 갖는 본 발명의 전계 전자 방출 소자의 구조를 제3도 및 제4도를 참조하면서 구체적으로 설명한다.
먼저, 배면 기판(11) 및 전면 기판(18)이 일정한 간격을 유지하면서 이격되어 서로 대향되게 배치된다. 이 배면 기판(11) 상에 음극(12; 12a,12b,12c)들이 스트라이프 상으로 나란하게 형성된다. 이 음극(12)들에는 복수개의 마이크로팁(12')들이 어레이 구조로 형성되어 음극(12)과 전기적으로 접속된다. 마이크로 팁(12')들은 Mo 혹은 W이 1～1.3㎛ 높이로 증착되어 형성된다. 그리고, 이 마이크로팁(12')들을 각각 수용하는 홀(13')들을 갖는 절연층(13)이 음극(12)들 및 기판(11)노출부 위에 형성된다. 이 절연층(13)은 앞서 설명한 바와 같이 두 개의 물질로 형성된 다층 구조를 갖는다. 즉, 상기 절연층(13)은 SiO2(제1절연물질)로 형성된 제1절연층(13a) 상에 Al2O3(제2절연 물질)로 형성된 제2절연층(13b)이 적층되고, 이 제2절연층(13b) 상에 다시 SiO2(제1절연물질)로 형성된 제3절연층(13c)이 적층된다. 여기서, 제1절연층(13a)은 0.4㎛～0.5㎛의 두깨로 형성되고, 제2절연층(13b)은 1500～2000Å의 두께로 형성되며, 제3절연층(13c)은 SiO2가 0.3㎛～0.4㎛의 두께로 형성된 것이 바람직하다.
그리고, 절연층(13) 상에는 홀(13')들에 대응하는 개구부(14')를 갖는 게이트(14; 14a,14b,14c)들이 음극들과 교차하는 방향의 스트라이프상으로 형성된다. 이 게이트(14)들은 Cr 혹은 Mo이 0.15～0.2㎛의 두께로 증착되어 형성되고, 개구부(14')는 직경이 0.5㎛ 이하로 형성된 것이 바람직하다. 이와 같이, 개구부(14')의 직경을 작게함으로써, 게이트 구종 전압을 낮출 수 있게 된다.
또한, 전면 기판(18)의 배면 기판(11) 대응면 상에는 양극(17)들이 스트라이프 상으로 형성되고, 이 양극(17)들 상에 형광체층(16)이 도포된다. 그리고 형광체층(16)과 게이트(14)들 사이에는 진공 공간이 구비되어 마이크로팁(12')들로부터의 양극(17)들로의 전자 방출이 용이하게 된다.
한편, 이상과 같은 구조의 전계 전자 방출 소자의 제조 방법을 제5도 내지 제13도를 참조하면서 설명한다.
본 발명에 따른 전계 전자 방출 소자의 제조 방법은, 적어도 두 개 이상의 물질로 절연층(13)을 적층하는 방법으로 게이트 개구부(14')의 직경이 작으면서도 마이크로팁(12')과 게이트 개구부(14') 가장자리 간의 이격 거리가 일정하게 유지되도록 하는 점에 특징이 있다. 이러한 점들을 상기 도면을 참조하여 구체적으로 설명한다.
먼저, 제5도 및 제6에 도시된 바와 같이, 배면 기판(11) 위에 스트라이프 상의 음극(12)들을 형성한 다음, 음극(12)들 상에 복수개의 하부 홀(13p)들을 갖는 제1절연 물질의 제1절연층(13a)을 형성한다. 이 제1절연층(13a)은 다음과 같이 형성된다.
제5도에 도시된 바와 같이, 스트라이프 상의 음극(12)들과 배면 기판(11)의 노출부 상에 플라즈마 강화 화학 기상 증착(PECVD: plasama emhanced chemical vapor deposition)법으로 SiO2(제1절연 물질)를 0.4～0.5㎛ 두께로 증착하여 SiO2층(13a'; 제1절연 물질층)을 형성한(서브 단계)다음, SiO2층(13a') 상에 하부 홀 형성용의 마스크(19)를 형성한다. 다음에, 제6도에 도시된 바와 같이, 상기 마스크(19)를 사용하여 SiO2층(13a')을 리액티브 이온 에칭(RIE; reactive ion etching)법으로 식각하여 그 직경들이 1㎛가 되는 복수개의 하부 홀(13p)들을 형성한(서브 단계) 다음, 마스크(19)를 식각하여 제1절연층(13a)을 완성한다(서브 단계).
다음에, 제7도 내지 제9도에 도시된 바와 같이, 하부 홀(13p)들에 의해 노출된 음극(12)들 상에 마이크로팁(12)들을 형성한다. 이 마이크로팁들은 다음과 같이 형성된다.
먼저, 제7도에 도시된 바와 같이, 하부 홀(13p)들에 대응하는 단면(20p)이 경사지도록 경사증착법을 사용하여 Al을 증착시켜 분할층(20)을 형성한다(서브 단계). 다음에, 제8도에 도시된 바와 같이, 이 분할층(20)의 경사각을 이용하여 하부 홀(13P)들 내부의 음극(12)들상에 전자 빔 증착법으로 Mo을 1～1.3㎛ 두께로 증착시켜 마이크로팁(12')들 및 부수층(12")들을 형성한다(서브 단계). 다음에, 제9도에 도시된 바와 같이, 분할층(20)을 식각하여 마이크로팁(12') 증착시 분할층(20)상에 증착된 마이크로팁 형성 물질의 부수층(12")을 제거함으로써, 제1절연층(13a)을 노출시켜 마이크로팁(12')들을 완성한다(서브 단계).
다음에, 제10도에 도시된 바와 같이, 마이크로팁(12')들, 하부 홀들 속의 음극 노출부 및 상기 제1절연층(13a) 상에 Al2O3(제2절연 물질)를 스퍼터링법으로 0.15～0.2㎛ 두께로 증착시켜 제2절연층(13b)을 형성한다. 여기서, 마이크로팁(12')들 상부에 제2절연 물질을 두께가 고르도록 증착하는 것이 마이크로팁(12')들로부터 게이트 개구부 가장자리가 균일한 간격으로 형성되게 하는데 중요한 역할을 한다. 제2절연 물질이 마이크로팁(12')들에 증착되는 두께는 게이트 개구부의 직경을 결정하는데 영향을 주게된다.
다음에, 제11도에 도시된 바와 같이, 마이크로팁(12')들 선단부의 제2절연층 상부(A부분)를 제외한 제2절연층(13b) 상에 플라즈마 강화 화학 기상 증착(PECVB)법으로 SiO2를 0.3～0.4㎛ 두께로 증착하여 제3절연층(13C)을 형성한다. 이 제3절연층(13c)이 형성되는 두께 즉, 제3절연층(13c)가 마이크로팁의 어느 높이 까지 적층되느냐에 따라 게이트 개구부의 직경이 결정된다.
다음에, 제12도에 도시된 바와 같이, 마이크로팁(12')들에 대응하는 일정한 직경의 개구부를 갖도록 제3절연층(13C) 상에 Cr 혹은 Mo를 0.15㎛～0.2㎛ 두께로 증착하여 음극(12)들과 교차하는 방향의 스트라이프상의 게이트(14)를 형성한다. 이 때, 개구부의 직경이 0.5㎛ 이하가 되도록 형성하는 것이 바람직하다.
다음에, 제13도에 도시된 바와 같이, 마이크로팁(12')들 주변의제3절연층(13c) 및 제2절연층(13b)을 선택적 식각법에 의해 순차적으로 식각하여, 마이크로팁(12')들이 제3 및 제2절연층으로부터 격리되도록, 홀(13')들을 형성하여 소자를 완성한다.
이상 설명한 바와 같이, 본 발명에 따른 전계 전자 방출 소자는 게이트 개구부의 직경이 기존의 1㎛ 정도에서 0.5㎛ 이하 까지 줄이되 마이크로팁으로부터 게이트 개구부의 가장자리 까지의 거리가 균일하도록 제작될 수 있으므로, 전자 방출 구동 전압을 종래의 80V 정도에서 약 50V 미만 까지 낮출 수 있게 되어, 전자 방출 균일도를 4인치 대각선 활성영역(4 inch diagonal area) 기준으로 ±5% 이하 까지 향상시킬 수 있다. 또한, 제조 방법에 있어 적어도 두 개 이상의 물질로 절연층을 다중으로 적층하게 되므로 음극과 게이트 사이의 누설 전류 발생을 전자 방출 전류의 1% 이내 까지 낮출 수 있게 되어, 동일 구동 전압에서의 전자 방출 밀도를 약30% 이상 향상시킬 수 있다.
제1도는 종래의 전계 전자 방출 소자의 개략적 분리 사시도,
제2도는 제1도의 전계 전자 방출 소자의 발췌 단면도,
제3도는 본 발명에 따른 전계 전자 방출 소자의 개략적 분리 사시도,
제4도는 제3도의 전계 전자 방출 소자의 발췌 단면도,
제5도는 내지 제13도는 제4도의 전계 전자 방출 소자의 제조 단계별 공정 순서도로서,
제5도는 마스크 형성 후의 단면도,
제6도는 리액티브 이온 식각법으로 이방성 식각을 행한 후의 단면도,
제7도는 경사 증착법으로 분할층을 형성한 후의 단면도,
제8도는 마이크로팁 증착 후의 단면도,
제9도는 분할층의 식각 후의 단면도,
제10도는 제2절연체층을 증착한 후의 단면도,
제11도는 절연층을 형성한 후 금속을 증착하여 마이크로 팁을 형성하는 공정을 나타내는 단면도,
제12도는 게이트 금속을 증착한 후의 단면도,
그리고 제13도는 제2절연체층을 포함한 절연층을 식각하여 소자를 완성한 후의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1. 배면 기판 2. 음극
2'. 마이크로 팁 3. 절연층
4. 게이트 5. 진공 공간
6. 형광체층 7. 양극
8. 전면 기판
11. 배면 기판 12. 음극
12'. 마이크로 팁 13. 절연층
14. 게이트 15. 진공 공간
16. 형광체층 17. 양극
18. 전면 기판 19. 마스크
20. 분할층

Claims (22)

  1. 일정한 간격을 두고 이격되어 서로 대향되게 배치된 전면 기판 및 배면 기판;
    상기 배면 기판 상에 스트라이프 상으로 형성된 음극들;
    상기 음극들에 전기적으로 접속되도록 상기 음극들 상에 어레이 형태로 복수개 형성된 마이크로팁들;
    상기 복수개의 마이크로팁들을 각각 수용하는 관통공들을 갖도록 상기 음극들 및 상기 기판 노출부 위에 형성된 절연층;
    상기 절연층의 관통공예 대응하는 개구부를 갖도록 상기 절연층상에 상기 음극들과 교차하는 방향의 스트라이프 상으로 형성된 게이트들;
    상기 전면 기판의 상기 배면 기판 대응면 상에 스트라이프 상으로 형성된 양극들; 및
    상기 양극들 상에 형성된 형광체층;을 구비하여 된 전계 전자 방출 소자에 있어서,
    상기 절연층은,
    SiO2로 형성된 제1 및 제3절연층 사이에 Al2O3로 형성된 제2절연층이 개재되어 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  2. 제1항에 있어서,
    상기 음극은 ITO가 2000Å 두께로 적층된 것을 특징으로 하는 전계 전자 방출 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 마이크로 팁은 Mo 혹은 W이 1～1.3㎛ 높이로 증착되어 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  4. 제3항에 있어서,
    상기 게이트의 개구부 직경이 0.5㎛ 이하인 것을 특징으로 하는 전계 전자 방출 소자.
  5. 제4항에 있어서,
    상기 제1절연층은 SiO2가 0.4㎛～0.5㎛의 두께로 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  6. 제5항에 있어서,
    상기 제2절연층은 Al2O3가 1500～2000Å의 두께로 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  7. 제6항에 있어서,
    상기 제3절연층은 SiO2가 0.3㎛～0.4㎛의 두께로 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  8. 제7항에 있어서,
    상기 게이트는 Cr 혹은 Mo이 0.15～0.2㎛의 두께로 형성된 것을 특징으로 하는 전계 전자 방출 소자.
  9. 배면 기판 위에 스트라이프 상의 음극들을 형성하는 단계;
    상기 음극들 상에 복수개의 하부 홀들을 갖는 제1절연 물질의 제1절연층을 형성하는 단계;
    하부 홀들에 의해 노출된 상기 음극들 상에 분할층을 형성하고 마이크로팁들을 형성한 다음, 상기 분할층을 식각하여 상기 제1절연층을 노출시키는 단계;
    상기 마이크로팁들, 상기 하부 홀들 속의 음극 노출부 및 상기 제1절연층 상에 제2절연 물질을 증착하여 제2절연층을 형성하는 단계;
    상기 마이크로팁들 상부의 제2절연층 상부를 제외한 상기 제2절연층 상에 상기 제1절연 물질을 증착하여 제3절연층을 형성하는 단계;
    상기 마이크로팁들에 대응하는 소정 직경의 개구부를 갖도록 상기 제3절연층상에 상기 음극들과 교차하는 방향의 스트라이프 상의 게이트를 형성하는 단계; 및
    상기 제3절연층 및 제2절연층을 순차에 의해 선택적으로 식각하여 상기 마이크로팁들을 상기 제3 및 제2절연층으로부터 격리되도록 하는 홀들을 형성하는 단계;를 포함하는 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 제1절연층을 형성하는 단계는,
    상기 음극들과 상기 배면 기판의 노출부 상에 제1절연 물질을 증착하여 제1절연 물질층을 형성하는 서브 단계;
    상기 제1절연 물질층 상에 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 제1절연 물질층을 식각하여 복수개의 하부 홀들을 형성하는 서브 단계; 및
    상기 마스크를 식각하여 제1절연층을 완성하는 서브 단계;를 포함하는 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 제1절연 물질층은 플라즈마 강화 화학 기상 증착법으로 상기 제1절연 물질을 0.4～0.5㎛ 두께로 증착하여 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  12. 제10항에 있어서,
    상기 하부 홀들은 리액티브 이온 에칭법에 의해 직경들이 1㎛가 되도록 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  13. 제9항에 있어서,
    상기 마이크로팁들을 형성하는 단계는,
    상기 하부 홀들에 대응하는 단면이 경사각을 갖도록 경사증착법을 사용하여 분할층을 형성하는 서브 단계;
    상기 분할층의 경사각을 이용하여 상기 홀들 내부의 상기 음극들 상에 전자 빔 증착법으로 마이크로팁들을 증착하는 서브 단계; 및
    상기 분할층을 식각하여 상기 마이크로팁 증착시 상기 분할층 상에 증착된 상기 마이크로팁 형성 물질을 제거하여 상기 제1절연층을 노출시키는 서브 단계;를
    포함하는 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 분할층은 Al로 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  15. 제13항에 있어서,
    상기 마이크로팁들은 Mo이 1～1.3㎛ 두께로 형성된 것을 특징으로 하는 전계전자 방출 소자의 제조 방법.
  16. 제9항에 있어서,
    상기 제2절연층은 상기 제2절연 물질이 스퍼터링법에 의해 0.15～0.2㎛ 두께로 증착된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  17. 제9항 또는 제16항에 있어서,
    상기 제2절연 물질은 Al2O3인 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  18. 제9항에 있어서,
    상기 제3절연층은 플라즈마 강화 화학 기상 증착법에 의해 상기 제1절연 물질이 0.3～0.4㎛ 두께로 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  19. 제9항, 제10항, 제11항 및 제18항 중 어느 한 항에 있어서,
    상기 제1절연 물질은 SiO2인 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  20. 제9항에 있어서,
    상기 개구부는 직경이 0.5㎛이하가 되도록 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  21. 제9항에 있어서,
    상기 게이트는 Cr 혹은 Mo를 0.15㎛～0.2㎛ 두께로 증착하여 형성된 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
  22. 제9항에 있어서,
    상기 홀들은 습식 식각법에 의해 형성되는 것을 특징으로 하는 전계 전자 방출 소자의 제조 방법.
KR1019960005929A 1996-03-07 1996-03-07 전계전자방출소자및그제조방법 KR100421207B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960005929A KR100421207B1 (ko) 1996-03-07 1996-03-07 전계전자방출소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005929A KR100421207B1 (ko) 1996-03-07 1996-03-07 전계전자방출소자및그제조방법

Publications (2)

Publication Number Publication Date
KR970067471A KR970067471A (ko) 1997-10-13
KR100421207B1 true KR100421207B1 (ko) 2004-05-12

Family

ID=37323468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005929A KR100421207B1 (ko) 1996-03-07 1996-03-07 전계전자방출소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100421207B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300312B1 (ko) * 1998-06-26 2001-10-27 김순택 전계방출용음극을갖는평판디스플레이와이의제조방법

Also Published As

Publication number Publication date
KR970067471A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
KR100343205B1 (ko) 카본나노튜브를 이용한 삼극 전계 방출 어레이 및 그 제작방법
EP0848406B1 (en) Field emission device having reduced row-to-column leakage and method for fabricating same
KR100366694B1 (ko) 다중팁전계방출소자의그제조방법
KR100618531B1 (ko) 전자방출소자, 전자원 및 다이폴층을 가진 화상표시장치
US5637023A (en) Field emission element and process for manufacturing same
US5710483A (en) Field emission device with micromesh collimator
KR101009983B1 (ko) 전자 방출 표시 소자
US5969467A (en) Field emission cathode and cleaning method therefor
KR100314830B1 (ko) 전계방출표시장치의제조방법
JP3246137B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
KR100421207B1 (ko) 전계전자방출소자및그제조방법
KR960030293A (ko) 전계 방출 표시 장치 및 그 제조 방법
JP2737618B2 (ja) 電界放出形電子源
JP2000243247A (ja) 電子放出素子の製造方法
US7112920B2 (en) Field emission source with plural emitters in an opening
US6664721B1 (en) Gated electron field emitter having an interlayer
KR100397616B1 (ko) 전계효과전자방출소자의제조방법
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
KR100370414B1 (ko) 전계 효과 전자 방출 소자의 홀 식각 방법
KR100278439B1 (ko) 전계 방출 표시소자
KR100286454B1 (ko) 전계방출 이미터 및 그 제조방법
JPH1031956A (ja) 集束電極を有する電界放出カソードの製造方法
KR20010058196A (ko) 전계방출표시소자 및 그 제조방법
JPH11162326A (ja) 電界電子放出素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee