KR100420477B1 - 프리셋모드레지스터를이용한데이터전송방법 - Google Patents

프리셋모드레지스터를이용한데이터전송방법 Download PDF

Info

Publication number
KR100420477B1
KR100420477B1 KR1019960078030A KR19960078030A KR100420477B1 KR 100420477 B1 KR100420477 B1 KR 100420477B1 KR 1019960078030 A KR1019960078030 A KR 1019960078030A KR 19960078030 A KR19960078030 A KR 19960078030A KR 100420477 B1 KR100420477 B1 KR 100420477B1
Authority
KR
South Korea
Prior art keywords
register
data
mpu
preset mode
mode register
Prior art date
Application number
KR1019960078030A
Other languages
English (en)
Other versions
KR19980058696A (ko
Inventor
정식원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960078030A priority Critical patent/KR100420477B1/ko
Publication of KR19980058696A publication Critical patent/KR19980058696A/ko
Application granted granted Critical
Publication of KR100420477B1 publication Critical patent/KR100420477B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

본 발명은 데이터 전송 방법에 관한 것으로, MPU에서 디바이스 IC 내에 있는 복수개의 레지스터로 데이터를 전송할 경우에 프리셋 모드라는 특정 레지스터를 두고, 이를 이용하여 데이터를 전송하는 프리셋 모드 레지스터를 이용한 데이터 전송 방법에 관한 것이다.
MPU에서 디바이스 IC 내에 있는 레지스터로 복사하고자 하는 레지스터의 번지를 전송하고, 전송된 번지값에 해당되는 레지스터를 메모리로부터 찾아서 해당 레지스터의 데이터를 프리셋 모드 레지스터로 복사한 후, 프리셋 모드 레지스터의 데이터를 다시 디바이스 IC 내에 있는 복수개의 레지스터로 복사하는 과정을 수행한다.
따라서 MPU가 디바이스 IC의 레지스터로 계속해서 데이터를 전송할 필요가 없어져 MPU를 효율적으로 사용할 수 있고, MPU로부터 디바이스 IC 내의 복수개의 레지스터로 데이터를 전송하는 데 걸리는 시간을 훨씬 감소시킬 수 있어 신속하게 처리할 수 있다.

Description

프리셋 모드 레지스터를 이용한 데이터 전송 방법
본 발명은 마이크로프로세서 유닛(MicroProcessor Unit ; 이하, 'MPU'라고 함)에서 디바이스 집적회로(Integrated Circuit ; 이하, 'IC'라고 함) 내에 있는 복수개의 레지스터로 데이터를 전송할 경우에 프리셋 모드(Preset Mode)라는 특정레지스터를 두고, 이를 이용하여 데이터를 전송하는 프리셋 모드 레지스터를 이용한 데이터 전송 방법에 관한 것이다.
MPU에서는 디바이스 IC 내에 있는 레지스터의 값을 초기화시키거나 또는 그 밖의 다른 이유로 인해 디바이스 IC 내에 있는 레지스터로 데이터를 전송해야할 경우가 있다.
도 1은 종래의 MPU에서 디바이스 IC로의 데이터 전송 방법을 설명하기 위한 것으로서, 산술연산, 논리연산을 수행하는 연산장치, 데이터를 일시 기억하는 레지스터, 프로그램 카운터, 명령 디코더, 제어회로 등을 내장하여 각종 연산기능 및 제어기능을 수행하는 MPU(10)와, 특정 목적을 수행하기 위하여 구성된 메모리 디바이스, 트랜지스터 등의 디바이스 IC(11)와, 상기 디바이스 IC(11)내에 위치하여 일시적으로 데이터를 보관하는 레지스터(12)로 구성되어 있다.
예를 들어 MPU(10)가 디바이스 IC(11) 내에 있는 복수개의 레지스터(12)를 초기화 시키려 한다면 초기화 데이터를 각각의 레지스터(12)에 전송하여 저장해야 하는 데, 종래의 방법에 있어서 MPU(10)에서 디바이스 IC(11) 내에 있는 레지스터 (12)로 데이터를 전송하기 위해서는 디바이스 IC(11) 내의 전송하고자 하는 각각의 레지스터(12)로 반복해서 슬레이브 번지와 서브 번지를 전송한 후 데이터를 전송하는 과정을 수행해야 한다.
여러개의 레지스터로 데이터를 전송하기 위해서는 슬레이브 번지와 서브 번지를 전송한 후 데이터를 전송하는 상기의 과정을 전송하고자 하는 레지스터의 개수만큼 반복해서 수행해야 하므로, 데이터를 모두 전송하고 저장하는 데 많은 시간이 소모되고, 데이터를 전송하는 동안에는 MPU를 다른 작업이 사용할 수 없으므로 비효율적이라는 문제점이 있었다.
따라서, 본 발명은 전술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, MPU에서 디바이스 IC의 프리셋 모드 레지스터로 데이터를 단 한 번만 전송하고, 프리셋 모드 레지스터로부터 전송하고자 하는 디바이스 IC 내의 복수개의 레지스터로 데이터를 복사하도록 하여 데이터를 전송하는 시간을 감소시키고 MPU를 효율적으로 활용하기 위한 프리셋 모드 레지스터를 이용한 데이터 전송 방법에 관한 것이다.
상기와 같은 본 발명의 목적은, 디바이스 IC에 프리셋 모드 레지스터를 두고, MPU에서 슬레이브 어드레스와 서브 어드레스를 전송하면 프리셋 모드 레지스터에서는 메모리의 해당 레지스터로부터 데이터를 복사한 후, 디바이스 IC 내의 다른 레지스터로 그 값을 복사하도록 함으로써 달성된다.
도 1 은 종래의 데이터 전송 방법을 설명하기 위한 구성도,
도 2 는 본 발명에 의한 프리셋 모드 레지스터를 이용한 데이터 전송 방법을 설명하기 위한 구성도,
도 3 은 본 발명에 의한 프리셋 모드 레지스터를 이용한 데이터 전송 방법을 설명하기 위한 플로우챠트이다.
* 도면의 주요부분에 사용된 부호의 설명
10 : MPU
11 : 디바이스 IC
12, 13 : 레지스터
14 : 프리셋 모드 레지스터
이하, 본 발명에 의한 프리셋 모드 레지스터를 이용한 데이터 전송 방법의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 의한 프리셋 모드 레지스터를 이용한 데이터 전송 방법을 설명하기 위한 것으로서, 산술연산, 논리연산을 수행하는 연산장치, 데이터를 일시 기억하는 레지스터, 프로그램 카운터, 명령 디코더, 제어회로 등을 내장하여 각종 연산기능 및 제어기능을 수행하는 MPU(10)와, 특정 목적을 수행하기 위하여 구성된메모리 디바이스, 트랜지스터 등의 디바이스 IC(11)와, 상기 디바이스 IC(11)내에 위치하여 일시적으로 데이터를 보관하는 레지스터(12)와, 상기 MPU(10)에서 일시적으로 데이터를 보관하는 레지스터(13)와, 상기 MPU(10)의 부담을 덜어주기 위한 특수한 목적으로 사용되기 위한 프리셋 모드 레지스터(14)로 구성되어 있다.
상기 MPU(10)에서 디바이스 IC(11) 내의 레지스터(12)로 데이터를 전송하는 과정을 수행하기 이전에 MPU(10)의 레지스터(13)에는 복사하고자 하는 내용의 데이터가 미리 저장되어 있고, 프리셋 모드 레지스터(14)는 초기화 되어 있다.
상기 MPU(10)에서 디바이스 IC(11) 내에 있는 복수개의 레지스터(12)로 데이터를 전송하는 과정을 도 3을 참조하여 살펴보면, 프리셋 모드 레지스터를 이용한 데이터 전송 방법은 MPU(10)에서 디바이스 IC(11)로 복사하고자 하는 레지스터(13)의 번지를 전송하는 제1 과정(S12)과, 상기 제1 과정(S12)에서 전송된 번지값에 해당되는 레지스터(13)를 메모리로부터 찾아서 해당 레지스터(13)의 데이터를 프리셋 모드 레지스터(14)로 복사하는 제2 과정(S100)과, 상기 제2 과정(S100)에서 복사한 프리셋 모드 레지스터(14)의 데이터를 디바이스 IC(11) 내에 있는 복수개의 레지스터(12)로 다시 복사하는 제3 과정(S14)으로 크게 나눌 수 있다.
상기와 같은 데이터 전송 과정을 상세하게 살펴보면, 먼저 MPU(10)에서 디바이스 IC(11)로의 데이터 전송 여부를 판단하고(S10), 상기 과정(S10)에서 데이터를 전송하지 않을 경우에는 일련의 과정을 종료하고, 데이터를 전송할 경우에는 복사하고자 하는 레지스터(13)의 슬레이브 번지와 서브 번지를 디바이스 IC(11)로 전송한다(S11).
이후 해당 번지의 레지스터(13)를 메모리에서 찾아(S12) 레지스터(13)의 내용을 프리셋 모드 레지스터(14)로 복사한다(S13). 그리고 프리셋 모드 레지스터(14)의 내용을 디바이스 IC(11) 내에 있는 각각의 레지스터(12)로 복사한 후(S14), 일련의 과정을 종료한다.
프리셋 모드 레지스터를 이용하여 MPU로부터 디바이스 IC로 데이터를 전송하는 상기와 같은 프리셋 모드 레지스터를 이용한 데이터 전송 방법은 텔레비전, 비디오 등 레지스터를 내장하는 디바이스 IC에 모두 적용 가능하다.
이상 설명한 바와 같이, 본 발명에 의한 프리셋 모드 레지스터를 이용한 데이터 전송 방법에 의하면, MPU가 디바이스 IC로 단 한 번만 데이터를 전송하도록 함으로써, MPU가 디바이스 IC의 레지스터로 계속해서 데이터를 전송할 필요가 없어져 MPU를 효율적으로 사용할 수 있고, MPU로부터 디바이스 IC 내의 복수개의 레지스터로 데이터를 전송하는 데 걸리던 시간을 훨씬 감소시켜 신속하게 처리할 수 있다.

Claims (2)

  1. MPU로부터 디바이스 IC 내의 복수개의 레지스터로 데이터를 전송하는 과정에 있어서,
    MPU에서 디바이스 IC로 복사하고자 하는 레지스터의 번지를 전송하는 제1 과정;
    상기 제1 과정에서 전송된 번지값에 해당되는 레지스터를 메모리로부터 찾아서 해당 레지스터의 데이터를 프리셋 모드 레지스터로 복사하는 제2 과정과; 및
    상기 제2 과정에서 복사한 프리셋 모드 레지스터의 데이터를 디바이스 IC 내에 있는 복수개의 레지스터로 다시 복사하는 제3 과정;으로 이루어져,
    상기 프리셋 모드 레지스터는, MPU로부터 데이터를 전송받아 MPU 대신 다른 레지스터로 복사하는 역할을 수행하도록 하여 MPU의 전송부담을 덜어주고자 디바이스 IC 내에 설치된 일종의 레지스터인 것을 특징으로 하는 프리셋 모드 레지스터를 이용한 데이터 전송 방법.
  2. 청구항 1에 있어서, 상기 제1 과정은,
    MPU에서 복사하고자 하는 레지스터의 슬레이브 번지와 서브 번지를 디바이스 IC로 전송하는 것을 특징으로 하는 프리셋 모드 레지스터를 이용한 데이터 전송 방법.
KR1019960078030A 1996-12-30 1996-12-30 프리셋모드레지스터를이용한데이터전송방법 KR100420477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078030A KR100420477B1 (ko) 1996-12-30 1996-12-30 프리셋모드레지스터를이용한데이터전송방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078030A KR100420477B1 (ko) 1996-12-30 1996-12-30 프리셋모드레지스터를이용한데이터전송방법

Publications (2)

Publication Number Publication Date
KR19980058696A KR19980058696A (ko) 1998-10-07
KR100420477B1 true KR100420477B1 (ko) 2004-05-20

Family

ID=37323421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078030A KR100420477B1 (ko) 1996-12-30 1996-12-30 프리셋모드레지스터를이용한데이터전송방법

Country Status (1)

Country Link
KR (1) KR100420477B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147751A (en) * 1981-03-09 1982-09-11 Fujitsu Ltd Bit exchange system
JPS60171520A (ja) * 1984-02-16 1985-09-05 Nec Corp 大規模集積回路
US5136702A (en) * 1989-05-23 1992-08-04 Hitachi, Ltd. Buffer storage control method and apparatus
US5355465A (en) * 1990-06-12 1994-10-11 Kabushiki Kaisha Toshiba Data storing device having a plurality of registers allotted for one address

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147751A (en) * 1981-03-09 1982-09-11 Fujitsu Ltd Bit exchange system
JPS60171520A (ja) * 1984-02-16 1985-09-05 Nec Corp 大規模集積回路
US5136702A (en) * 1989-05-23 1992-08-04 Hitachi, Ltd. Buffer storage control method and apparatus
US5355465A (en) * 1990-06-12 1994-10-11 Kabushiki Kaisha Toshiba Data storing device having a plurality of registers allotted for one address

Also Published As

Publication number Publication date
KR19980058696A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR920010916B1 (ko) 멀티프로세서의 레벨 변경 동기장치
KR950004453B1 (ko) 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로
US5687357A (en) Register array for utilizing burst mode transfer on local bus
US4458313A (en) Memory access control system
US7502876B1 (en) Background memory manager that determines if data structures fits in memory with memory state transactions map
KR100196333B1 (ko) 디엠에이 명령의 프리-로딩을 이용한 디엠에이 데이터 전송방법
JPH02267634A (ja) 割込み処理装置
US4523277A (en) Priority interrupt system for microcomputer
EP0212637A2 (en) Mircrocomputer
EP0026648B1 (en) Digital data transfer apparatus
EP0331487B1 (en) Data transfer control system
EP0614137A2 (en) Data processing system providing an extensible register and method thereof
KR100420477B1 (ko) 프리셋모드레지스터를이용한데이터전송방법
JPH07191935A (ja) データ処理システム及びデータ転送方法
EP0845743A2 (en) Method and apparatus for enabling a computer user to convert a computer system to an intelligent i/o system
EP0459412A2 (en) Numerical data processor
JP2008198218A (ja) コンピュータシステム及びデータ転送方法
US3245047A (en) Selective data transfer apparatus
US6092162A (en) Register access controller for preventing live-lock from a request for accessing a register
KR100199033B1 (ko) 절충식 pci버스용 다중 인터럽트 제어장치 및 방법
US5546592A (en) System and method for incrementing memory addresses in a computer system
JPS59214977A (ja) デ−タ処理装置
EP0171940A1 (en) A direct memory access device and a method of using the device in a data transfer system
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치
JPH0844656A (ja) コンピュータシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee