KR100418512B1 - Mold chase for semiconductor package and method for use the same - Google Patents
Mold chase for semiconductor package and method for use the same Download PDFInfo
- Publication number
- KR100418512B1 KR100418512B1 KR10-2002-0015146A KR20020015146A KR100418512B1 KR 100418512 B1 KR100418512 B1 KR 100418512B1 KR 20020015146 A KR20020015146 A KR 20020015146A KR 100418512 B1 KR100418512 B1 KR 100418512B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- lead frame
- molding
- semiconductor package
- lower mold
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000000465 moulding Methods 0.000 claims abstract description 40
- 238000003825 pressing Methods 0.000 claims abstract description 5
- 238000005304 joining Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명에 따르면, 반도체 칩의 전극과 리이드 프레임이 전기적으로 각각 연결이 되어 있는 적어도 하나의 리이드 프레임을 엔캡슐레이션시키도록 형합시에 내측에 캐비티를 형성하는 상부 금형 및 하부 금형과; 상기 상부 금형과 하부 금형의 형합시에 상기 리이드 프레임의 일 표면에 접촉하여 압력을 가함으로써 몰딩후에 외부로 그것의 일부 저면이 노출되는 상기 리이드 프레임의 저면을 하부 금형의 상부 표면에 밀착시키도록 상기 상부 금형의 내표면에 설치된 다수의 포스트;를 구비하는 반도체 팩키지 몰딩용 금형과 그 사용 방법이 제공된다.According to the present invention, an upper mold and a lower mold for forming a cavity therein at the time of molding to encapsulate at least one lead frame in which electrodes and lead frames of the semiconductor chip are electrically connected to each other; When the upper mold and the lower mold is molded, the bottom surface of the lead frame, which is partially exposed to the outside after molding, is pressed by contacting and applying pressure to one surface of the lead frame so as to closely contact the upper surface of the lower mold. Provided are a die for a semiconductor package molding including a plurality of posts provided on an inner surface of an upper die, and a method of using the same.
Description
본 발명은 반도체 팩키지 몰딩용 금형과 그 금형의 사용 방법에 관한 것으로서, 보다 상세하게는 개선된 금형을 이용하여 더욱 신뢰성 있는 반도체 팩키지를 제작하기 위한 금형의 사용 방법과 그 금형에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mold for semiconductor package molding and a method of using the mold, and more particularly, to a method of using a mold and a mold for producing a more reliable semiconductor package using an improved mold.
통상적으로 반도체 팩키지는 반도체 칩을 리이드 프레임의 패드상에 배치하고, 반도체 칩의 전극과 리이드 프레임의 이너 리이드를 와이어 본딩시킨 후에, 몰딩 수지로 상기 패드와 이너 리이드를 엔캡슐레이션시킴으로써 형성된다. 최근의 추세에 따르면 반도체 팩키지는 점점 용량은 대형화하고 크기는 소형화되어 가고 있으며, 그의 일례로 초소형, 박형의 칩 스케일 팩키지(CSP, Chip Scale Package) 등이 구현되고 있다. 종래의 반도체 팩키지에서는 리이드가 반도체 팩키지의 측면으로부터 돌출하는 반면에, 최근에 개발된 CSP의 형태는 리이드가 반도체 팩키지의 저면에 노출된다. 리이드가 반도체 팩키지의 저면에 노출되면 팩키지 자체의 크기가 대폭 줄어들 뿐만 아니라 팩키지의 점유 공간 또한 줄어들게 된다. 리이드를 팩키지의 저면으로 노출시키기 위하여 리이드를 다운셋(dowm-set)하거나 하프 에칭하며, 노출된 리이드는 인쇄 회로 기판상의 단자와 접촉하게 된다. 특정의 예에서는 반도체 칩이 그 위에 배치된 패드의 저면이 팩키지의 저면에 노출되기도 한다.Typically, a semiconductor package is formed by arranging a semiconductor chip on a pad of a lead frame, wire-bonding an electrode of the semiconductor chip with an inner lead of the lead frame, and then encapsulating the pad and the inner lead with a molding resin. According to the recent trend, semiconductor packages are becoming larger and smaller in size, and for example, ultra-small and thin chip scale packages (CSPs) are implemented. In conventional semiconductor packages, the leads protrude from the sides of the semiconductor package, whereas the recently developed form of CSP exposes the leads to the bottom of the semiconductor package. Exposing the lid to the bottom of the semiconductor package not only significantly reduces the size of the package itself, but also reduces the package's footprint. The leads are down-set or half etched to expose the leads to the bottom of the package, and the exposed leads come into contact with the terminals on the printed circuit board. In certain instances, the bottom of the pad on which the semiconductor chip is disposed may be exposed to the bottom of the package.
반도체 팩키지를 제조하기 위해서 종래의 조립 공정을 적용할 경우, 두가지 방식을 상정할 수 있다. 첫번째 방식은, 리이드 프레임과 그것을 외곽에서 둘러싸는 레일을 구비하는 개별 리이드 프레임을 이용하는 것으로서, 웨이퍼 소우잉(wafer sawing), 반도체 칩 부착(chip attach), 와이어 본딩(wire bonding), 몰딩/디프레싱(molding/deflashing), 마킹(marking) 및 트리밍/포밍(trimming/ forming)을 거치게 된다. 이처럼 개별적으로 트리밍을 적용하는 리이드 프레임을 사용하는 것에 있어서의 장점은 몰드 플레쉬(flash)가 발생되는 것이 상대적으로 억제되는 것이다. 그러나 플레쉬의 발생을 완전히 방지하는 것은 불가능하며, 실제에 있어서 플레쉬를 제거하는 추가 공정을 필요로 한다. 두번째 방식은 리이드 프레임을 개별적으로 트리밍 (trimming)하지 않고, 다수의 개별 리이드 프레임이 매트릭스(matrix)의 형태로 배열된 리이드 프레임을 한꺼번에 몰딩하는 방식이다. 매트릭스의 형태로 배열된 리이드 프레임은 도 1 의 도면 번호 17로 표시되어 있으며, 이러한 매트릭스 유형의 리이드 프레임을 이용한 조립 공정은 웨이퍼 소우잉(wafer sawing), 반도체 칩 부착(chip attach), 와이어 본딩(wire bonding), 몰딩/디프레싱(molding /deflashing), 마킹(marking) 및 소우잉(sawing)에 의한 개별화(singulation)로 이루어진다.When a conventional assembly process is applied to manufacture a semiconductor package, two methods can be assumed. The first uses a separate lead frame with a lead frame and rails surrounding it, which is wafer sawing, semiconductor chip attach, wire bonding, molding / depressing. (molding / deflashing), marking and trimming / forming. An advantage of using such lead frames that individually apply trimming is that the mold flash is relatively suppressed from occurring. However, it is impossible to completely prevent the occurrence of flash, and in practice requires an additional step of removing the flash. The second method is a method of molding lead frames in which a plurality of individual lead frames are arranged in a matrix form without trimming the lead frames individually. The lead frames arranged in the form of a matrix are indicated by reference numeral 17 of FIG. 1, and the assembly process using such a matrix type lead frame is performed by wafer sawing, semiconductor chip attach, and wire bonding ( wire bonding, molding / deflashing, marking and singulation by sawing.
위에서 설명된 두가지 방식의 반도체 팩키지 조립 공정에 있어서, 개별 트리밍되는 리이드 프레임은 리이드 프레임이 리이드 프레임 스트립상에서 차지하는 단위 면적이 매트릭스 형태의 경우보다 크기 때문에 단위 면적당 리이드 프레임의 밀도가 작게 된다. 따라서 단위 면적당 단가가 높아지게 된다. 이러한 단점을 개선하기 위해서 매트릭스 형태의 리이드 프레임을 많이 이용하게 되지만, 패드가 팩키지의 저면에 노출되는 유형의 반도체 팩키지는 매트릭스 형태로 몰딩할 경우, 몰딩 공정에서 몰드 플레쉬가 심하게 발생되어 매트릭스 형태의 리이드 프레임의 적용이 불가능하게 된다.In the two types of semiconductor package assembly process described above, the lead frames individually trimmed have a smaller density of lead frames per unit area because the unit area occupied by the lead frame on the lead frame strip is larger than that of the matrix form. Therefore, the unit cost per unit area increases. In order to alleviate this drawback, a matrix-type lead frame is often used, but a semiconductor package of a type in which a pad is exposed to the bottom of the package is molded in a matrix form. Application of the frame becomes impossible.
도 1 에 도시된 것은 종래 기술에 의한 반도체 팩키지의 몰딩 공정을 도시한 단면도로서, 매트릭스 형태의 리이드 프레임을 이용한 몰딩 공정에 해당한다.1 is a cross-sectional view illustrating a molding process of a semiconductor package according to the prior art, and corresponds to a molding process using a lead frame in a matrix form.
도면을 참조하면, 반도체 팩키지의 몰딩은 상부 금형(15) 및 하부 금형(16)으로 이루어지는 금형 안에서 이루어진다. 상기 상하부 금형(15,16)의 사이에는 와이어 본딩이 이루어진 리이드 프레임과 몰딩 수지(18)가 충전될 수 있는 공간이 형성된다. 몰딩 수지(18)는 게이트(11)를 통해서 유입될 수 있다. 개별 리이드 프레임은 패드(12)와 리이드(13)를 구비하며, 상기 패드(12)의 상부에는 반도체 칩(14)이 탑재되어 있다. 반도체 칩(14)의 전극과 리이드(13)의 사이에는 본딩 와이어로 연결되어 있으며, 상기 리이드 프레임은 매트릭스 유형의 것으로서, 아직 개별적으로 절단된 것이 아니다.Referring to the drawings, molding of a semiconductor package is made in a mold consisting of an upper mold 15 and a lower mold 16. Between the upper and lower molds 15 and 16, a space in which the lead frame in which wire bonding is made and the molding resin 18 is filled is formed. The molding resin 18 may be introduced through the gate 11. The individual lead frame includes a pad 12 and a lead 13, and a semiconductor chip 14 is mounted on the pad 12. A bonding wire is connected between the electrode of the semiconductor chip 14 and the lead 13, and the lead frame is of a matrix type and is not yet individually cut.
도 1에 도시된 금형을 이용하여 실제로 엔캡슐레이션 작업을 진행할 때에는 패드(12) 및 리이드(13)의 저면과 하부 금형(16)의 내측 표면 사이에 몰드 플레쉬가 발생한다. 이는 리드 프레임이 금형의 내측 공간에 수용된 상태에서 온도가 상승되면 리이드 프레임이 열변형에 의해 엿가락처럼 뒤틀리게 되기 때문이다. 또한 상부 금형(15)은 리이드 프레임의 가장자리만을 클램핑하기 때문에, 가장자리 부분 이외의 중앙 부위에는 클램핑되지 않은 영역이 존재하게 되어, 리이드 프레임의 유니트가 들뜨게 되며, 몰딩 수지가 리이드의 하부 또는 패드의 하부를 통해 침투하게 되어 플레쉬가 발생하게 되는 것이다.When the encapsulation operation is actually performed using the mold shown in FIG. 1, a mold flash occurs between the bottom surface of the pad 12 and the lead 13 and the inner surface of the lower mold 16. This is because if the temperature is raised while the lead frame is accommodated in the inner space of the mold, the lead frame is warped like a slack due to thermal deformation. In addition, since the upper mold 15 clamps only the edge of the lead frame, an unclamped region exists in the center portion other than the edge portion, so that the unit of the lead frame is lifted, and the molding resin is lower than the lead or the bottom of the pad. It penetrates through and causes a flash.
위에 설명된 몰딩시의 몰드 플레쉬 현상을 방지하기 위해서, 배면 테이프를 이용하는 방식이 소개되어 있다. 이것은 폴리아미드 혹은 테프론 같은 내열성 테이프를 리이드 프레임의 저면에 라미네이팅시키는 것이다. 폴리이미드 테이프는 접착층이 있어서, 하부 금형의 내측 표면과 부착하게 되고, 그에 의해서 플레쉬가 방지될 수 있다. 그러나 이러한 배면 테이프를 사용하는 방식은 특정 회사의 특수한 테이프를 사용해야만 하기 때문에 가격이 비싸고, 추가 공정을 필요로 하며, 추가 투자비가 소요된다는 단점이 있다. 또한 테이프를 제거한 후에도 리이드 프레임 표면에 접착제가 잔존하게 되어, 용접성이 저하되는 문제점이 있으며, 이를 제거하기 위해 화학적 처리가 추가되어야 한다.In order to prevent the mold flash phenomenon during molding described above, a method using a backing tape is introduced. This is to laminate a heat resistant tape such as polyamide or teflon on the bottom of the lead frame. The polyimide tape has an adhesive layer to adhere to the inner surface of the lower mold, whereby the flash can be prevented. However, this method of using the backing tape has a disadvantage in that it is expensive, requires additional processing, and requires additional investment because it has to use a special tape of a specific company. In addition, the adhesive remains on the surface of the lead frame even after removing the tape, there is a problem that the weldability is deteriorated, a chemical treatment must be added to remove it.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 몰딩시 발생되는 몰드 플래쉬 현상을 방지하여 반도체 패키지의 신뢰성을 향상시키기 위해 개선된 반도체 팩키지 몰딩용 금형을 제공하는 것이다.The present invention is to solve the above problems, the technical problem to be achieved by the present invention is to provide a mold for the semiconductor package molding to improve the reliability of the semiconductor package by preventing the mold flash phenomenon generated during molding. .
본 발명의 다른 목적은 그 금형을 사용하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of using the mold.
도 1은 종래 기술에 따른 반도체 팩키지 몰딩용 금형의 단면도.1 is a cross-sectional view of a mold for semiconductor package molding according to the prior art.
도 2는 본 발명의 일 실시예를 나타내는 단면도.2 is a cross-sectional view showing an embodiment of the present invention.
도 3은 본 발명의 다른 실시예를 나타내는 단면도.3 is a cross-sectional view showing another embodiment of the present invention.
도 4는 본 발명에 따른 금형의 포스트의 위치를 개략적으로 나타낸 평면도.Figure 4 is a plan view schematically showing the position of the post of the mold according to the present invention.
도 5는 본 발명의 또 다른 실시예를 개략적으로 나타내는 측면도.Figure 5 is a side view schematically showing another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
15,25,35,55...상부 금형 16,26,36,56...하부 금형15,25,35,55 ... top mold 16,26,36,56 ... bottom mold
29,39...포스트 33...스프링29,39 ... Post 33 ... Spring
17,27,37,57...리이드 프레임 스트립 53...필름 이송 장치17,27,37,57 ... lead frame strip 53 ... film feeder
상기와 같은 기술적 과제를 달성하기 위하여, 본 발명에 따르면, 반도체 칩의 전극과 리이드 프레임이 전기적으로 각각 연결이 되어 있는 적어도 하나의 리이드 프레임을 엔캡슐레이션시키도록 형합시에 내측에 캐비티를 형성하는 상부 금형 및 하부 금형과; 상기 상부 금형과 하부 금형의 형합시에 상기 리이드 프레임의 일 표면에 접촉하여 압력을 가함으로써 몰딩후에 외부로 그것의 일부 저면이 노출되는 상기 리이드 프레임의 저면을 하부 금형의 상부 표면에 밀착시키도록 상기 상부 금형의 내표면에 설치된 다수의 포스트;를 구비하는 반도체 팩키지 몰딩용 금형이 제공된다.In order to achieve the above technical problem, according to the present invention, to form a cavity on the inside during the encapsulation to encapsulate at least one lead frame electrically connected to the electrode and the lead frame of the semiconductor chip, respectively An upper mold and a lower mold; When the upper mold and the lower mold is molded, the bottom surface of the lead frame, which is partially exposed to the outside after molding, is pressed by contacting and applying pressure to one surface of the lead frame so as to closely contact the upper surface of the lower mold. Provided is a mold for molding a semiconductor package having a plurality of posts provided on an inner surface of an upper mold.
본 발명의 일 특징에 따르면, 상기 포스트는 몰딩에 의해 엔캡슐레이션이 이루어진 반도체 팩키지의 소잉 라인(sawing line)을 따라 위치한다.According to one feature of the invention, the post is located along a sawing line of the semiconductor package encapsulated by molding.
본 발명의 다른 특징에 따르면, 상기 포스트는 착탈과 위치 이동 가능하게 상부 금형에 설치된다.According to another feature of the invention, the post is installed in the upper mold to be removable and positionally movable.
또한, 본 발명에 따르면, 리이드 프레임의 저면에 필름을 부착하는 단계;와반도체 칩의 전극과 리이드 프레임이 전기적으로 각각 연결이 되어 있는 적어도 하나의 리이드 프레임을 엔캡슐레이션 시키도록 형합시에 내측에 캐비티를 형성하는 상부 금형 및 하부 금형과, 상기 상부 금형과 하부 금형의 형합시에 상기 리이드 프레임의 일 표면에 접촉하여 압력을 가함으로써 상기 리이드 프레임의 저면을 하부 금형의 상부 표면에 밀착시키도록 상기 상부 금형의 내표면에 설치된 다수의 포스트를 구비하는 반도체 팩키지용 금형에 의해 형합된 캐비티에 필름이 부착된 리이드 프레임을 장착하는 단계;를 구비하는 반도체 팩키지용 금형 사용 방법이 제공된다.In addition, according to the present invention, the step of attaching a film to the bottom of the lead frame; and at the time of molding to encapsulate at least one lead frame electrically connected to the electrode and the lead frame of the semiconductor chip, respectively The upper mold and the lower mold forming the cavity, and the bottom surface of the lead frame is brought into close contact with the upper surface of the lower mold by applying pressure to contact one surface of the lead frame during the joining of the upper mold and the lower mold. A method of using a mold for a semiconductor package is provided, comprising: mounting a lead frame having a film attached to a cavity formed by a mold for a semiconductor package having a plurality of posts provided on an inner surface of the upper mold.
본 발명의 다른 특징에 따르면, 상기 포스트는 몰딩에 의해 엔캡슐레이션이 이루어진 반도체 팩키지의 소잉 라인(sawing line)을 따라 위치한다.According to another feature of the invention, the post is located along a sawing line of the semiconductor package encapsulated by molding.
이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.Hereinafter, with reference to an embodiment shown in the accompanying drawings the present invention will be described in more detail.
도 2에 도시된 것은 본 발명에 따른 반도체 팩키지 몰딩용 금형의 일 실시예를 나타내는 개략적인 단면도이다.2 is a schematic cross-sectional view showing an embodiment of a mold for semiconductor package molding according to the present invention.
도면을 참조하면 반도체 팩키지 몰딩용 금형은 게이트(21)를 갖는 상부 금형(25)과 이와 형합하여 캐비티를 형성하는 하부 금형(26), 그리고 상부 금형의 저면에 형성된 복수의 포스트(29)를 구비한다. 상기 포스트는 비기능 부위인 리이드 프레임(27)의 레일(22)에 대응되게 설치되며, 그 단면 형상은 다양할 수 있으나, 가공의 편의와 다음에 상술할 완충 수단인 스프링과의 연결을 고려할 경우 원형으로 하는 것이 바람직하다. 또한 포스트(29)의 배열은 다음에 상세히 설명한다. 이러한 포스트(29)는 리이드 프레임(27)의 저면이 하부 금형(26)의 상부 표면에 밀착되도록 하는 작용을 하여 몰딩시 몰딩 수지가 흘러 들어가지 못하게 리이드 프레임(27)의 저면과 하부 금형(26)의 상부 표면과의 기밀을 유지하여 몰드 플레쉬가 생기는 것을 방지한다.Referring to the drawings, the mold for semiconductor package molding includes an upper mold 25 having a gate 21, a lower mold 26 that forms a cavity by forming a cavity, and a plurality of posts 29 formed on a bottom surface of the upper mold. do. The post is installed to correspond to the rail 22 of the lead frame 27, which is a non-functional part, the cross-sectional shape may vary, but considering the convenience of processing and the connection with the spring, which will be described in detail later It is preferable to make it circular. In addition, the arrangement of the posts 29 will be described in detail later. The post 29 acts to bring the bottom surface of the lead frame 27 into close contact with the upper surface of the lower mold 26 so that the molding resin does not flow during molding so that the bottom surface and the lower mold 26 of the lead frame 27 do not flow. Airtightness with the top surface of the crankshaft to prevent mold flash.
도 3에 도시된 것은 본 발명에 따른 반도체 팩키지 몰딩용 금형의 다른 실시예를 나타내는 개략적인 단면도이다.3 is a schematic cross-sectional view showing another embodiment of a mold for molding semiconductor package according to the present invention.
도면을 참조하면 반도체 팩키지 몰딩용 금형은 게이트(31)를 갖는 상부 금형(35)과 이와 형합하여 캐비티를 형성하는 하부 금형(36), 그리고 상부 금형의 저면에 형성된 복수의 포스트(39)를 구비하며, 상기 포스트는 비기능 부위인 리이드 프레임(37)의 레일(32)에 대응되게 설치되며, 그 단면 형상은 다양할 수 있으나, 가공의 편의와 다음에 상술할 완충 수단인 스프링과 연결을 고려할 경우 원형으로 하는 것이 바람직한 것은 전술한 실시예의 경우와 같다.Referring to the drawings, the mold for semiconductor package molding includes an upper mold 35 having a gate 31, a lower mold 36 that is combined with the cavity to form a cavity, and a plurality of posts 39 formed on a bottom surface of the upper mold. And, the post is installed to correspond to the rail 32 of the lead frame 37, which is a non-functional part, the cross-sectional shape may vary, but considering the convenience of processing and the connection with the spring, which will be described in detail later In this case, it is preferable that the circular shape is the same as in the above-described embodiment.
특징적인 것은, 상부 금형(35)의 저면에 형성된 복수의 포스트(39)에 대응하며 상기 포스트(39)를 리이드 프레임(37) 방향으로 탄성 바이어스 시키는 완충 수단으로서 스프링(33)을 구비하는 것이다. 상기 스프링(33)에 의해 리이드 프레임 스트립(37)에 과도한 압력이 가해져서 리이드 프레임 스트립(37)이 손상되는 것을 방지할 수 있으며, 본 실시예에서는 스프링(33)을 이용하여 포스트(39)에 의해 리이드 프레임(37)에 가해지는 압력을 완충하였으나 동일한 목적을 수행할 수 있다는 전제하에 탄성 특성을 갖는 다른 재료가 쓰일 수도 있다.The feature is that the spring 33 is provided as a cushioning means corresponding to the plurality of posts 39 formed on the bottom surface of the upper mold 35 and elastically biasing the posts 39 in the direction of the lead frame 37. Excessive pressure is applied to the lead frame strip 37 by the spring 33 to prevent the lead frame strip 37 from being damaged. In the present embodiment, the spring 39 is applied to the post 39. Other materials having elastic properties may be used provided that the pressure applied to the lead frame 37 is buffered, but provided that the same purpose can be achieved.
도 4 에 도시된 것은 본 발명에 따른 반도체 팩키지용 금형을 이용한 몰딩시에 상부 금형에 설치된 포스트(29,39)가 리이드 프레임(27,37)의 어느 부분에 대응되는가를 개략적으로 나타낸 평면도이다. 매트릭스 타입의 리이드 프레임에는 개별 리이드 프레임(41) 또는 개별 리이드 프레임(41)의 집합 사이에는 비기능 부위인 소잉 라인(42,sawing line)이 있으며, 이는 차후에 절단되어 나갈 부위이다. 따라서 이 부분에 포스트가 위치하도록 설치하는 것이 바람직하다. 도면에 그 위치(43)가 표시되어 있다. 설치되어야 할 포스트(29,39)의 수는 포스트(29,39)의 단면의 형상, 면적, 리이드 프레임(27,37)에 형성된 레일(22,32)의 폭 등을 고려하여 결정될 수 있다. 또한 상기 포스트(27,37)는 착탈하거나 그 위치의 이동이 가능하도록 할 수 있다. 그 방법은 통상적인 방법에 의할 수 있고 따라서 하나의 금형에 의해 다양한 상황에 맞게 몰딩 공정을 수행할 수 있는 것이다.4 is a plan view schematically showing which parts of the lead frames 27 and 37 correspond to posts 29 and 39 provided in the upper mold during molding using the mold for semiconductor package according to the present invention. In the lead frame of the matrix type, there is a sawing line 42 which is a non-functional part between the individual lead frames 41 or a set of the individual lead frames 41, which is a part to be cut later. Therefore, it is preferable to install so that a post may be located in this part. The position 43 is indicated in the figure. The number of posts 29 and 39 to be installed may be determined in consideration of the shape, area of the cross section of the posts 29 and 39, the width of the rails 22 and 32 formed in the lead frames 27 and 37, and the like. In addition, the posts 27 and 37 may be detachable or may be moved. The method may be according to a conventional method, and thus the molding process may be performed by one mold for various situations.
도 5는 본 발명인 금형의 사용 방법의 일 실시예를 나타내는 측면도이다. 상부 금형(55)과 하부 금형(56)사이에 형성된 캐비티에 리이드 프레임(57)이 장착되어 있고, 엔캡슐레이션(54)이 형성되어 있으며, 리이드 프레임(57)의 저면에는 필름(58)이 삽입되어 있고, 이는 진공 슬롯(52)을 통해 진공이 이루어지게 하여 안착되게 된다. 즉 몰딩 전에 필름(58)을 리이드 프레임(57)의 저면에 삽입하고 진공 장치로 안착시킨 다음 몰딩을 하여 준다. 이 경우 필름을 자동으로 이송시켜 주는 필름이송장치(53)에 의해 필름이 이송되므로 별도의 공정이 필요가 없고, 몰드 플레쉬 및 미세한 레진 성분까지 완벽하게 방지할 수 있다.5 is a side view showing an embodiment of a method of using the mold according to the present invention. A lead frame 57 is mounted in the cavity formed between the upper mold 55 and the lower mold 56, an encapsulation 54 is formed, and a film 58 is formed on the bottom of the lead frame 57. It is inserted, which causes the vacuum to take place through the vacuum slot 52 to be seated. That is, before molding, the film 58 is inserted into the bottom of the lead frame 57, seated with a vacuum apparatus, and then molded. In this case, since the film is transferred by the film transfer device 53 which automatically transfers the film, no separate process is required, and the mold flash and the fine resin component can be completely prevented.
이상에서 설명한 바와 같이 본 발명인 반도체 팩키지 몰딩용 금형 및 그 사용 방법에 의해 몰드 플래쉬를 방지할 수 있다. 따라서 매트릭스 형태를 갖는 리이드 프레임을 이용한 반도체 생산 방식을 몰드 플레쉬 현상에 의한 부정적인 영향이 없이 적용할 수 있다는 장점이 있다. 또한 반도체 팩키지의 높은 신뢰성을 기대할 수 있고, 저렴한 제작 비용으로 높은 생산성을 기대할 수 있다.As described above, the mold flash can be prevented by the mold for semiconductor package molding of the present invention and a method of using the same. Therefore, there is an advantage that the semiconductor production method using the lead frame having the matrix form can be applied without the negative effect of the mold flash phenomenon. In addition, high reliability of semiconductor packages can be expected, and high productivity can be expected at low manufacturing costs.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0015146A KR100418512B1 (en) | 2002-03-20 | 2002-03-20 | Mold chase for semiconductor package and method for use the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0015146A KR100418512B1 (en) | 2002-03-20 | 2002-03-20 | Mold chase for semiconductor package and method for use the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030075778A KR20030075778A (en) | 2003-09-26 |
| KR100418512B1 true KR100418512B1 (en) | 2004-02-14 |
Family
ID=32225560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0015146A KR100418512B1 (en) | 2002-03-20 | 2002-03-20 | Mold chase for semiconductor package and method for use the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100418512B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101220414B1 (en) * | 2008-03-07 | 2013-01-09 | 삼성테크윈 주식회사 | The fabrication method of package mounted antenna for ultra wide band communication |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750311A (en) * | 1993-08-09 | 1995-02-21 | Rohm Co Ltd | Apparatus for molding molded part in lead frame for electronic part |
| KR19990043139A (en) * | 1997-11-28 | 1999-06-15 | 김규현 | Mold mold of chip array ball grid array package and mold structure using same |
| KR20000040585A (en) * | 1998-12-18 | 2000-07-05 | 윤종용 | Warpage preventive mold die |
| KR20020035284A (en) * | 2000-11-06 | 2002-05-11 | 이중구 | Strip for chip scale package |
| JP2002246531A (en) * | 2001-02-16 | 2002-08-30 | Matsushita Electric Ind Co Ltd | Lead frame and method for manufacturing resin molding semiconductor device using the same |
-
2002
- 2002-03-20 KR KR10-2002-0015146A patent/KR100418512B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750311A (en) * | 1993-08-09 | 1995-02-21 | Rohm Co Ltd | Apparatus for molding molded part in lead frame for electronic part |
| KR19990043139A (en) * | 1997-11-28 | 1999-06-15 | 김규현 | Mold mold of chip array ball grid array package and mold structure using same |
| KR20000040585A (en) * | 1998-12-18 | 2000-07-05 | 윤종용 | Warpage preventive mold die |
| KR20020035284A (en) * | 2000-11-06 | 2002-05-11 | 이중구 | Strip for chip scale package |
| JP2002246531A (en) * | 2001-02-16 | 2002-08-30 | Matsushita Electric Ind Co Ltd | Lead frame and method for manufacturing resin molding semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030075778A (en) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576496B1 (en) | Method and apparatus for encapsulating a multi-chip substrate array | |
| US6670220B2 (en) | Semiconductor device and manufacture method of that | |
| US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| US20030030131A1 (en) | Semiconductor package apparatus and method | |
| JP2001267482A (en) | Lead frame pattern, semiconductor device using it, manufacturing method therefor | |
| US7049166B2 (en) | Methods and apparatus for making integrated circuit package including opening exposing portion of the IC | |
| JPH07321139A (en) | Semiconductor device and manufacture thereof | |
| JP3194917B2 (en) | Resin sealing method | |
| JP2002076040A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10284525A (en) | Method for producing semiconductor device | |
| US7208817B2 (en) | Semiconductor device | |
| JP3660854B2 (en) | Manufacturing method of semiconductor device | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP3879823B2 (en) | Thin semiconductor device molding method and mold | |
| JP4803855B2 (en) | Manufacturing method of semiconductor device | |
| KR100418512B1 (en) | Mold chase for semiconductor package and method for use the same | |
| JPH0724273B2 (en) | Method of manufacturing module for IC card | |
| JP3226628B2 (en) | Tape carrier, semiconductor device using the same, and method of manufacturing the same | |
| JP2002254481A (en) | Resin mold die and method for manufacturing resin mold package | |
| JPH0936155A (en) | Manufacture of semiconductor device | |
| KR100458640B1 (en) | Lead frame, semiconductor package and method for packaging semiconductor | |
| JP3710942B2 (en) | Manufacturing method of semiconductor device | |
| JPH1044180A (en) | Transfer resin sealing method and resin sealing with the method | |
| KR100648509B1 (en) | Tape type lead-frame strip and structure and manufacturing method of lead exposed semiconductor chip package using it | |
| KR100244721B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |