KR100416577B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100416577B1
KR100416577B1 KR10-2002-0074550A KR20020074550A KR100416577B1 KR 100416577 B1 KR100416577 B1 KR 100416577B1 KR 20020074550 A KR20020074550 A KR 20020074550A KR 100416577 B1 KR100416577 B1 KR 100416577B1
Authority
KR
South Korea
Prior art keywords
substrate
cover
semiconductor
welded
fixed
Prior art date
Application number
KR10-2002-0074550A
Other languages
English (en)
Other versions
KR20030003174A (ko
Inventor
조상천
Original Assignee
조상천
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조상천 filed Critical 조상천
Priority to KR10-2002-0074550A priority Critical patent/KR100416577B1/ko
Publication of KR20030003174A publication Critical patent/KR20030003174A/ko
Application granted granted Critical
Publication of KR100416577B1 publication Critical patent/KR100416577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 기판의 상면에 반도체칩이 전기적으로 소통되도록 안착되고, 상기 기판의 상측에는 커버가 용접 고정되되, 상기 기판의 칩안착부 주변에 마련된 단차부에는 커버의 절곡부로부터 수평방향으로 연장된 연장부가 용접 고정되도록 복수의 프로젝션이 돌출 형성된 반도체 패키지에 있어서, 상기 기판의 칩안착부와 단차부 사이에는 커버의 절곡부 모서리가 용접 고정되도록 또다른 단차부가 더 형성된 것을 특징으로 한다. 따라서, 본 발명에 의하면 반도체 기판 상의 제1단차부 및 제2단차부의 프로젝션에 각각 커버의 절곡부 및 연장부가 안정적으로 용착됨으로써 커버가 반도체 기판으로부터 분리되어 기판 상에 배치된 부품들이 파손되는 것을 방지할 수 있게 된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 특히 반도체 기판의 상면에 커버가 안정적으로 결합되도록 한 것이다.
종래의 반도체 패키지는, 도 1에 도시된 바와 같이, 반도체 기판(1) 상에 반도체칩(3)이 안착 고정되어 있으며, 상기 반도체칩(1)과 인쇄회로기판 간에는 상호 전기신호가 소통되도록 기판(1)에 형성된 비어홀(1a)에 삽입 고정된 리드(2) 상단과 반도체칩(3)의 칩패드(도시 생략) 간에 와이어(4)가 연결되어 있다. 또한, 상기 기판(1) 상측에는 기판(1) 상에 배치된 반도체칩(3), 와이어(4) 등을 외부의 충격 등으로부터 보호하기 위해 커버(5)가 결합되는데, 이 커버(5)는 기판(1)의 사방에 형성된 단차부(1b)에 상측으로 소정량 돌출 형성된 프로젝션(1c)에 그 단부가 용착되어 고정되는 것이다.
한편, 프로젝션(1c)의 상부는 가능한 최소 면적으로 이루어져야 저항 용접시 저온에서도 원하는 접합강도를 얻을 수 있게 된다. 따라서, 포로젝션은 원뿔형으로 형성되며, 이러한 형상은 반도체칩(3)에 영향을 줄 수 있는 발열에 대해서도 최대한 보호할 수 있는 형상이기도 하다.
그런데, 종래 기술에 의한 반도체 패키지에 형성된 프로젝션은 단조 금형에서 성형되고 있으나, 금형의 마모시 원뿔의 정점이 뭉그러져 저항용접시 저항값을 상승시킴은 물론 발열온도가 상승하여 반도체칩에 심각한 영향을 주게 되어 금형의 마모값은 한정되고, 잦은 교체가 불가피한 실정이다.
또한, 소재 두께의 편차 및 금형의 상하 평행이 불일치할 경우 프로젝션 형상은 균일한 평행을 얻을 수 없어 부분별로 다른 저항값이 필요하게 되어 원소재 크랙의 원인이 되기도 한다. 이러한 크랙은 작은 충격에도 리크가 발생되어 제품에 치명적인 불량 원인이 된다.
더불어, 커버(5)의 조립시 커버(5)의 내경과 반도체 기판(1)의 외경의 타이트한 조립 공차로 인해 커버(5)의 하부 바닥면과 프로젝션의 상부 단차는 불균일한 간격을 주게 되어 저항값이 증가하게 되는 원인이 되기도 한다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 커버를 반도체 기판 상에 안정적으로 용접 고정시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
도 1 및 도 2는 각각 종래 기술에 의한 반도체 패키지를 보인 종단면도로서, 도 1은 반도체 기판으로부터 커버가 분리된 상태를 보인 것이고, 도 2는 반도체 기판에 커버가 결합된 상태를 보인 것임.
도 3 및 도 4는 각각 본 발명에 의한 반도체 패키지를 보인 종단면도로서, 도 1은 반도체 기판으로부터 커버가 분리된 상태를 보인 것이고, 도 2는 반도체 기판에 커버가 결합된 상태를 보인 것임.
** 도면의 주요부분에 대한 부호의 설명 **
10 ; 기판 11 ; 칩안착부
11a ; 비어홀 12 ; 제1단차부
13 ; 제2단차부 13a ; 프로젝션
20 ; 리드 30 ; 반도체칩
40 ; 와이어 50 ; 커버
51 ; 평탄부 52 ; 절곡부
53 ; 연장부
상기 목적을 달성하기 위한 본 발명은, 기판의 상면에 반도체칩이 전기적으로 소통되도록 안착되고, 상기 기판의 상측에는 커버가 용접 고정되되, 상기 기판의 칩안착부 주변에 마련된 단차부에는 커버의 절곡부로부터 수평방향으로 연장된 연장부가 용접 고정되도록 복수의 프로젝션이 돌출 형성된 반도체 패키지에 있어서, 상기 기판의 칩안착부와 단차부 사이에는 커버의 절곡부 모서리가 용접 고정되도록 또다른 단차부가 더 형성된 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 패키지를 첨부 도면에 도시된 실시예에 따라 설명하면 다음과 같다.
도 3은 본 발명에 의한 반도체 패키지의 기판과 커버가 분리된 상태를 보인종단면도이고, 도 4는 본 발명에 의한 반도체 패키지의 기판에 커버가 결합된 상태를 보인 종단면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 기판(10)과, 이 기판(10) 상에 수직으로 입설되는 리드(20)와, 상기 기판(10)의 상면에 안착되는 반도체칩(30)과, 이 반도체칩(30)의 칩패드와 리드(20)를 전기적으로 연결시켜 주는 와이어(40)와, 상기 기판(10) 상측에 고정되는 커버(50)를 포함하여 구성된다.
상기 기판(10)은 소정의 두께를 가진 장방형으로 이루어진 판상으로서, 반도체칩(30)이 안착되도록 형성되는 칩안착부(11)와, 이 칩안착부(11)의 사방 외측에 하향 절곡 형성되는 제1단차부(12)와, 이 제1단차부(12)의 사방 외측에 하향 절곡 형성되는 제2단차부(13)로 이루어진다.
상기 칩안착부(11) 상에는 반도체칩(30)을 사이에 두고 그 주위에 복수의 비어홀(10a)이 천공되며, 상기 제2단차부(13)의 상면에는 복수의 프로젝션(13a)이 돌출 형성된다.
상기 리드(20)는 인쇄회로기판(도시 생략)에 전기적으로 연결되도록 상술한 비어홀(10a)에 삽입 고정된다.
상기 반도체칩(30)은 기판(10)의 비어홀(11a)에 마련된 리드(20)와 전기적으로 연결되도록 후술하는 와이어(40)에 의해 연결된다.
상기 와이어(40)는 반도체칩(30)을 리드(20)에 전기적으로 연결하기 위한 단자로서, 일단은 반도체칩(30) 상면에 형성된 칩패드(도시 생략)에 접착되고, 타단은 리드(20)의 상면에 접착된다.
상기 커버(50)는 기판(10) 상면에 위치되어 기판(10) 상의 반도체칩(30), 와이어(40) 등을 외부요인으로부터 보호하며, 아울러 그 내부를 진공상태로 밀폐시키게 된다.
상기 커버(50)는 기판(10)의 소정 높이 상측에 기판(10)과 평행하게 배치되는 평판부(51)와, 이 평판부(51)의 사방 외측에 하측으로 수직 절곡 형성되는 절곡부(52)와, 이 절곡부(52)의 하단부에 수평 방향으로 2차 절곡되어 소정 길이 연장 형성되는 연장부(53)로 구성된다.
이러한 커버(50)는 대략 0.15㎜의 두께를 가진 냉간압연강판으로 제조되며, 이러한 냉간압연강판으로 커버(50)를 성형할 경우 메탈의 이동으로 코너 안쪽은 밀려오고, 바깥쪽은 늘어나는 현상에 의해 조직 불균형이 발생하게 됨으로써 절곡부(52)의 모서리 외측 부위는 필연적으로 만곡지게 형성됨은 물론 미세한 크랙이 발생하게 된다. 이 미세한 크랙은 저항 용접시 용제의 표면장력을 증가시키는 요인이 되어 접합강도를 높여준다.
이와 같이 상기 커버(50)의 절곡부(52) 모서리에 대응 용접되도록 기판(10)에 제1단차부(11)를 형성하게 되면, 결정조직의 밀도가 줄어드는 효과로 인해 저항값이 감소(체적당 표면적이 증가되므로)됨은 물론 넓은 부위에 용착되는 효과를 얻을 수 있다.
상기와 같이 구성된 반도체 패키지의 제조과정을 순차적으로 설명하면 다음과 같다.
우선, 소정의 두께를 가진 장방형의 반도체 기판(10)을 준비하고, 이 기판(10) 상에 비어홀(10a)을 천공한다.
상기 비어홀(10a)에 리드(20)를 삽입하고, 비어홀(10a)을 충진재로 충진하여 리드(20)가 비어홀(10a)에 고정되도록 한다.
그후, 기판(10) 상면 중앙에 반도체칩(30)을 부착하는 다이본딩을 실시한다.
다음으로, 반도체칩(30)의 상면에 형성된 칩패드와 리드(20) 상단을 와이어(40)로 연결하는 와이어본딩을 실시한다.
마지막으로, 기판(10) 상측에 커버(50)가 용접 고정되어 기판(10) 상측에 소정 공간을 형성하고, 그 공간을 밀폐시킨다.
이때, 커버(50)의 절곡부(52) 모서리 및 연장부(53)가 각각 기판(10)에 형성된 제1단차부(12)의 모서리 및 제2단차부(13)의 프로젝션(13a)에 2중으로 용착됨으로써 반도체 기판(10) 상에 커버(50)의 견고한 고정이 가능하게 된다.
즉, 커버(50)의 연장부(53)가 기판(10)의 제2단차부(13)에 형성된 프로젝션(13a)과의 용접에 의해 1차적으로 커버(50)와 기판(10)과의 고정이 이루어지게 되며, 더불어 제1단차부(12)의 모서리 부분과 커버(50)의 절곡부(52) 모서리가 2차적으로 용접 고정됨으로써 비교적 용접 저항치를 증가시키지 않으면서도 기판과 커버의 확실한 용접 고정이 이루어지게 된다.
이상에서 설명한 바와 같이, 본 발명에 의하면 반도체 기판 상의 제1단차부 및 제2단차부의 프로젝션에 각각 커버의 절곡부 및 연장부가 안정적으로 용착됨으로써 커버가 반도체 기판으로부터 분리되어 기판 상에 배치된 부품들이 파손되는것을 방지할 수 있게 된다.

Claims (1)

  1. 기판의 상면에 반도체칩이 전기적으로 소통되도록 안착되고, 상기 기판의 상측에는 커버가 용접 고정되되, 상기 기판의 칩안착부 주변에 마련된 단차부에는 커버의 절곡부로부터 수평방향으로 연장된 연장부가 용접 고정되도록 복수의 프로젝션이 돌출 형성된 반도체 패키지에 있어서, 상기 기판의 칩안착부와 단차부 사이에는 커버의 절곡부 모서리가 용접 고정되도록 또다른 단차부가 더 형성된 것을 특징으로 하는 반도체 패키지.
KR10-2002-0074550A 2002-11-28 2002-11-28 반도체 패키지 KR100416577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074550A KR100416577B1 (ko) 2002-11-28 2002-11-28 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074550A KR100416577B1 (ko) 2002-11-28 2002-11-28 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20030003174A KR20030003174A (ko) 2003-01-09
KR100416577B1 true KR100416577B1 (ko) 2004-01-31

Family

ID=27729553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0074550A KR100416577B1 (ko) 2002-11-28 2002-11-28 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100416577B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975922B1 (ko) * 2008-06-24 2010-08-13 삼성전기주식회사 카메라 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270471A (ja) * 1996-03-29 1997-10-14 Kyocera Corp 電子部品の封止方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270471A (ja) * 1996-03-29 1997-10-14 Kyocera Corp 電子部品の封止方法

Also Published As

Publication number Publication date
KR20030003174A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
JP2939614B2 (ja) 積層型半導体パッケージ
US5895970A (en) Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package
US6504097B2 (en) Electronic device
KR100397539B1 (ko) 수지밀봉형 반도체 장치 및 그 제조방법
US5880553A (en) Electronic component and method of producing same
US20130130492A1 (en) System and method for improving solder joint reliability in an integrated circuit package
US20090212404A1 (en) Leadframe having mold lock vent
US20080308927A1 (en) Semiconductor device with heat sink plate
US7101732B2 (en) Semiconductor device and method of manufacturing the same
JP4431756B2 (ja) 樹脂封止型半導体装置
US20090102048A1 (en) Electronic device and manufacturing method thereof
KR100416577B1 (ko) 반도체 패키지
JPH08316354A (ja) 半導体式センサ
JPH06140555A (ja) 電子部品
EP0711104B1 (en) Semiconductor device and method for making same
JP3061715B2 (ja) 樹脂封止型半導体装置
JP3347059B2 (ja) 複合半導体装置
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR0157890B1 (ko) 반도체 패키지의 실장구조 및 실장방법
JPH0348453A (ja) 半導体装置の製造方法
KR100585585B1 (ko) 반도체 패키지
JPH01243439A (ja) 半導体装置
JPS62158348A (ja) リ−ドレスパツケ−ジ
JPH02164055A (ja) 半導体装置
JPH06338584A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee