KR100415755B1 - 레이저를 사용하는 반도체소자의 제조방법 - Google Patents
레이저를 사용하는 반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100415755B1 KR100415755B1 KR10-2001-0041575A KR20010041575A KR100415755B1 KR 100415755 B1 KR100415755 B1 KR 100415755B1 KR 20010041575 A KR20010041575 A KR 20010041575A KR 100415755 B1 KR100415755 B1 KR 100415755B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- delete delete
- film
- semiconductor substrate
- conductor film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000003746 surface roughness Effects 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000007517 polishing process Methods 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 11
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 19
- 229910052721 tungsten Inorganic materials 0.000 description 19
- 239000010937 tungsten Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
레이저를 사용하는 반도체소자의 제조방법을 제공한다. 이 방법은 도전체막을 준비하는 것을 포함한다. 도전체막의 전면에 레이저 빔을 조사하여 도전체막의 표면을 매끄럽게 만든다. 도전체막은 실리콘 웨이퍼, 금속막, 도우핑된 폴리실리콘막 또는 금속 실리사이드막에 해당한다. 특히, 레이저 빔을 조사하기 전에 도전체막을 화학기계적 연마 공정으로 평탄화시키면, 도전체막의 표면 거칠기가 더욱 개선된다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 레이저를 사용하는 반도체소자의 제조방법에 관한 것이다.
텅스텐막과 같은 도전막은 반도체소자의 제조에 널리 사용된다. 상기 도전막은 모스 트랜지스터의 게이트 전극 또는 배선에 주로 사용된다. 상기 게이트 전극 또는 배선을 형성하기 위해서는 사진 공정 및 식각 공정이 널리 사용된다. 상기 사진공정은 포토레지스트막을 형성하는 코팅공정, 상기 포토레지스트막의 소정영역에 선택적으로 자외선과 같은 빛을 조사하는 노광공정, 상기 노광된 포토레지스트막을 제거하는 현상공정을 포함한다. 상기 도전막의 표면이 거친 경우에는 노광공정을 실시하는 동안 난반사가 유발된다. 이러한 난반사는 포토레지스트 패턴의 측벽 프로파일을 불량하게 만든다. 따라서, 식각 공정을 실시한 후에 원하는 프로파일을 갖는 도전막 패턴을 형성하기가 어렵다.
한편, 반도체소자들 중에 자기 램(magnetic RAM)은 비휘발성(non-volatility)을 가지면서 DRAM과 같은 고집적도 및 SRAM과 같은 빠른 동작속도를 갖는다. 따라서, 자기 램은 차세대 메모리소자로서 유력한 후보로 각광을 받고 있다.
도 1은 전형적인(typical) 자기 램의 사시도이다.
도 1을 참조하면, 반도체기판 상에 서로 평행한 복수개의 워드라인들(W/L)이 배치된다. 상기 복수개의 워드라인들(W/L)의 상부를 가로질러 복수개의 비트라인들(B/L)이 배치된다. 상기 워드라인들(W/L) 및 비트라인들(B/L) 사이에는 물질막 패턴(1)이 개재된다. 상기 자기 램이 동작할 때 물질막 패턴(1)을 통하여 터널링 전류가 흐른다. 따라서, 상기 물질막 패턴(1)은 수십 Å의 얇은 두께로 형성하여야 한다.
도 2 및 도 3은 종래기술에 따른 자기 램의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 반도체기판(11) 상에 층간절연막(13)을 형성한다. 상기 층간절연막(13) 상에 텅스텐막(15)을 형성한다. 상기 텅스텐막(15)은 거친 표면(17)을 갖는다. 일반적으로, 스퍼터링 공정 등에 의해 증착된 텅스텐막(15)의 표면은 100 내지 150 Å의 거칠기(roughness)를 갖는다. 여기서, 상기 거칠기는 상기 텅스텐막(15)의 표면 상의 미세한 돌출부들의 높이들에 대한 RMS(root mean square) 값을 의미한다.
도 3을 참조하면, 상기 텅스텐막(15)을 화학기계적 연마 공정으로 평탄화시키어 매끄러운(smooth) 표면(17a)을 갖는 연마된 텅스텐막(15a)을 형성한다. 일반적으로, 화학기계적 연마 공정을 사용하여 텅스텐막을 평탄화시키면, 상기 연마된 텅스텐막은 15 내지 20Å의 표면 거칠기를 보인다.
이어서, 도시하지는 않았지만, 상기 연마된 텅스텐막(15a)을 패터닝하여 워드라인들(도 1의 W/L)을 형성한다. 상기 워드라인들을 갖는 반도체기판의 전면에 물질막 및 도전체막을 차례로 형성한다. 상기 물질막은 수 십Å의 얇은 두께로 형성하여야 한다. 이는, 상기 물질막을 통하여 터널링 전류가 흘러야 하기 때문이다. 이어서, 상기 도전체막을 패터닝하여 상기 워드라인들의 상부를 가로지르는 복수개의 평행한 비트라인들(도 1의 B/L)을 형성한다.
상술한 바와 같이 종래의 기술에 따르면, 워드라인들의 상부면이 15 내지 20Å의 표면 거칠기를 갖는다. 따라서, 상기 워드라인들 상에 상기 물질막을 균일하게 형성하기가 어렵다. 또한, 상기 워드라인들에 소정의 전압이 인가되면, 상기 거친 표면에 기인하여 국부적으로 전계가 집중된다. 이에 따라, 상기 물질막의 신뢰성이 저하된다. 결과적으로, 자기 램의 성능을 향상시키기 위해서는 평평한 표면을 갖는 워드라인이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 레이저를 사용하여 도전체막의 표면거칠기를 현저히 개선시킬 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 레이저를 사용하여 워드라인의 상부면의 거칠기를 현저히 개선시킬 수 있는 자기 램의 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 레이저를 사용하여 셀의 신뢰성을 향상시킬 수 있는 자기 램의 제조방법을 제공하는 데 있다.
도 1은 전형적인 자기 램(magnetic RAM)의 사시도이다.
도 2 및 도 3은 종래기술에 따른 자기 램의 제조방법을 설명하기 위한 단면도들이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 자기 램의 제조방법을 설명하기 위한 단면도들이다.
도 8은 본 발명에 사용되는 레이저 조사장비의 개략도이다.
도 9는 본 발명의 실시예에 따른 자기 램의 제조방법을 설명하기 위한 웨이퍼 및 레이저 빔의 평면도이다.
도 10은 도 9의 Ⅰ-Ⅰ'에 따라 취해진 레이저 빔의 단면 프로파일이다.
상기 기술적 과제들을 이루기 위하여 본 발명은 레이저를 사용하여 도전체막의 표면의 거칠기를 개선시킬 수 있는 반도체소자의 제조방법을 제공한다. 이 방법은 도전체막을 준비한 다음에, 상기 도전체막 상에 레이저 빔을 조사하여 상기 도전체막의 표면의 거칠기를 감소시키는 것을 포함한다.
상기 도전체막은 실리콘 웨이퍼, 도우핑된 폴리실리콘막, 금속막 또는 금속 실리사이드막에 해당할 수 있다. 상기 레이저 빔을 조사하기 전에 상기 도전체막을 화학기계적 연마 공정을 사용하여 상기 도전체막의 표면을 평탄화시킬 수도 있다.
상기 레이저 빔은 소정의 폭 및 길이를 갖는 라인 빔 형태인 것이 바람직하다. 그러나, 상기 레이저 빔이 조사되는 영역은 정사각형 형태일 수도 있다. 또한, 상기 레이저 빔은 상기 레이저 빔의 폭 및 길이 내에서만 균일한 세기(uniform intensity)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것이 바람직하다. 이에 더하여, 상기 레이저 빔은 일정 시간동안 반복적으로 턴온/턴오프되는 펄스형 레이저 빔(pulsed laser beam)인 것이 바람직하다.
상기 레이저 빔을 조사하는 공정은 상기 레이저 빔을 상기 도전체막의 일 측에 정렬시킨 후 상기 레이저 빔을 스캐닝시킴으로써 이루어진다. 상기 레이저 빔을 스캐닝시키는 공정은 상기 레이저 빔을 고정시킨 후에 상기 도전체막을 상기 레이저 빔을 가로지르는 방향을 따라 이동시킴으로써 실시될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4 내지 도 7은 본 발명의 실시예에 따른 자기 램의 제조방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 반도체기판(21) 상에 층간절연막(23)을 형성한다. 상기 층간절연막(23) 상에 도전체막(25)을 형성한다. 상기 도전체막(25)은 도우핑된 폴리실리콘막, 금속막 또는 금속 실리사이드막으로 형성한다. 상기 금속막은 내화성 금속막(refractory metal layer), 8족 금속막(group-Ⅷ metal layer) 또는 타이타늄막으로 형성할 수 있다. 또한, 상기 금속 실리사이드막은 내화성 금속 실리사이드막, 8족 금속 실리사이드막 또는 타이타늄 실리사이드막으로 형성할 수 있다. 상기 도전체막(25)은 화학기상증착(CVD; chemical vapor deposition) 공정 또는 물리기상증착(PVD; physical vapor deposition) 공정을 사용하여 형성할 수 있다. 이때, 상기 도전체막(25)은 거친 표면(27)을 보인다. 일반적으로, 텅스텐막과 같은 내화성 금속막을 스퍼터링 공정으로 형성하는 경우에, 상기 텅스텐막의 표면은 100 내지 150Å의 표면 거칠기를 보인다. 여기서, 상기 표면 거칠기는 RMS 값을 의미한다.
도 5를 참조하면, 상기 도전체막(25)의 표면을 화학기계적 연마 공정을 사용하여 평탄화시키어 평평한 도전체막(25a)을 형성한다. 이에 따라, 상기 평평한 도전체막(25a)의 표면(27a)은 상기 초기의 도전체막(25)의 표면(27)에 비하여 낮은 표면 거칠기를 갖는다. 그러나, 상기 도전체막(25)을 화학기계적 연마 공정으로 평탄화시킬지라도 상기 평평한 도전체막(25a)은 여전히 10Å보다 큰 표면거칠기를 갖는다. 이는, 상기 화학기계적 연마 공정에 사용되는 슬러리의 입자크기 및 연마 패드의 거칠기에 기인한다. 즉, 상기 화학기계적 연마 공정을 사용하여 10Å보다 작은 표면거칠기를 갖는 도전체막을 형성하는 데에는 한계가 있다. 따라서, 자기 램의 게이트 전극, 즉 워드라인을 형성하기 위해서는 상기 평평한 도전체막(25a)의 표면(27a)에 대하여 추가로 평탄화 공정을 실시하는 것이 요구된다.
도 6을 참조하면, 상기 평평한 도전체막(25a)의 전면에 레이저 빔(29)을 조사하여 매끄러운 도전체막(25b; smooth conductive layer)를 형성한다. 상기 매끄러운 도전체막(25b)의 표면(27b)은 10Å보다 작은 표면거칠기를 보인다.
상기 레이저 빔(29)은 도 8에 개략적으로 도시된 레이저 조사장비를 사용하여 조사하는 것이 바람직하다. 도 9는 상기 레이저 빔(29) 및 상기 평평한 도전체막(25a)을 포함하는 반도체기판을 보여주는 평면도이다. 또한, 도 10은 도 9의 Ⅰ-Ⅰ'에 따른 상기 레이저 빔(29)의 단면 프로파일이다.
도 8, 도 9 및 도 10을 참조하면, 레이저 발생기(51)로부터 제1 레이저 빔(53)이 생성되어 방사된다. 상기 제1 레이저 빔(53)은 157nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는다. 예를 들면, 상기 레이저 발생기(51) 내의 레이저 소스가 ArF인 경우에 상기 제1 레이저 빔(53)은 193nm의 파장을 갖고, 상기 레이저 소스가 KrF인 경우에 상기 제1 레이저 빔(53)은 248nm의 파장을 갖는다. 또한, 상기 레이저 소스가 XeCl인 경우에는 상기 제1 레이저 빔(53)은 308nm의 파장을 갖고, 상기 레이저 소스가 XeF인 경우에 상기 제1 레이저 빔(53)은 351nm의 파장을 갖는다. 일반적으로, 상기 제1 레이저 빔(53)의 단면 프로파일은 가우시안 분포(Gaussian distribution)를 갖는다. 상기 제1 레이저 빔(53)은 균일화 모듈(homogenization module; 55)에 의해 펄스 형태의 세기 프로파일(intensity profile)을 갖는 제2 레이저 빔(29)으로 변형되는 것이 바람직하다. 또한, 상기제2 레이저 빔(29)은 소정의 폭(W) 및 소정의 길이(L)를 갖는 라인 빔 형태인 것이 바람직하다. 이와는 달리, 상기 제2 레이저 빔(29)이 조사되는 영역의 평면은 정사각형일 수도 있다. 다시 말해서, 상기 제2 레이저 빔(29)은 그것의 폭 및 길이 내에서만 균일한 세기(uniform intensity; H)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것이 바람직하다.
상기 제2 레이저 빔(29)은 X-Y 스테이지(59)의 상부면에 조사된다. 상기 X-Y 스테이지(59)는 주 제어기(main controller; 63)에 의해 제어된다. 즉, 상기 스테이지(59)는 주 제어기(63)로부터 출력되는 신호에 의해 X 방향 및/또는 Y 방향으로 이동된다. 또한, 상기 X-Y 스테이지(59) 상에는 반도체기판(61), 예컨대 반도체 웨이퍼가 로딩된다. 결과적으로, 상기 제2 레이저 빔(29)을 고정시키고 상기 스테이지(59)를 X 축과 평행한 방향을 따라 이동시킴으로써 상기 반도체기판(61)의 전면에 상기 제2 레이저 빔(29)을 조사시킬 수 있다. 상기 제2 레이저 빔(29)의 길이(L)는 상기 반도체기판(61)의 직경보다 큰 것이 바람직하다. 상기 제1 레이저 빔(53)이 상기 스테이지(59) 상에 직접 조사될 수도 있다. 또한, 상기 제2 레이저 빔(29)의 입사각도(incident angle)는 45°내지 90°인 것이 바람직하다. 즉, 상기 제2 레이저 빔(29) 및 상기 반도체기판(61) 사이의 각도는 45°내지 90°인 것이 바람직하다.
한편, 상기 레이저 발생기(51)는 상기 주 제어기(63)에 의해 제어된다. 즉, 상기 주 제어기(63)는 상기 제1 레이저 빔(53)의 에너지 밀도 및 펄스 주기를 제어한다.
이에 더하여, 상기 제2 레이저 빔(29)이 조사되는 영역의 주변에 노즐(69) 및 배기관(exhaust line; 71)을 설치하는 바람직하다. 상기 배기관(71)은 진공펌프(73)와 접속된다. 상기 노즐(69)을 통하여 질소 가스와 같은 불활성 가스가 분출된다. 따라서, 상기 제2 레이저 빔(29)을 조사하는 동안 상기 반도체기판(61)의 표면으로부터 발생되는 파티클들은 상기 노즐(69)을 통하여 분출되는 질소가스에 의해 상기 반도체기판(61)의 표면으로부터 이탈되고 이러한 파티클들은 상기 배기관(71)을 통하여 외부로 배출된다.
한편, 상기 제2 레이저 빔(29)의 에너지 밀도는 10mJ/㎠ 내지 500mJ/㎠인 것이 바람직하다. 또한, 상기 제2 레이저 빔(29)의 폭(W)은 0.1㎜ 내지 5.0㎜인 것이 바람직하다. 여기서, 상기 반도체기판(61)이 상기 제2 레이저 빔(29)의 폭(W)만큼 이동하는 동안 상기 제2 레이저 빔(29)은 1 내지 250회 주기적으로 턴온/턴오프되는 것이 바람직하다. 상기 반도체기판(61)이 상기 제2 레이저 빔(29)의 폭(W)만큼 이동하는 동안 상기 제2 레이저 빔(29)이 3회 턴온/턴오프되는 경우에는 상기 반도체기판(61)의 모든 영역은 상기 제2 레이저 빔(29)에 3회 노출된다. 따라서, 상기 반도체기판(61)이 상기 제2 레이저 빔(29)에 노출되는 횟수는 펼스형 레이저에 해당하는 상기 제2 레이저 빔(29)의 주기, 상기 제2 레이저 빔(29)의 폭 및 상기 반도체기판(61)의 스캐닝 속도를 적절히 조절함으로써 결정될 수 있다. 또한, 상기 제2 레이저 빔(29)은 진공 내에서 조사될 수도 있다.
도 7을 참조하면, 상기 매끄러운 도전체막(25b)을 패터닝하여 복수개의 평행한 워드라인들(W/L)을 형성한다. 이어서, 도시하지는 않았지만, 상기 결과물 전면에 물질막(도 1의 1) 및 비트라인 도전체막을 차례로 형성한다. 상기 비트라인 도전체막을 패터닝하여 상기 복수개의 워드라인들(W/L)의 상부를 가로지르는 복수개의 평행한 비트라인들(도 1의 B/L)을 형성한다.
<실험예>
상술한 본 발명의 실시예에 따라 텅스텐막의 표면 거칠기를 개선하기 위한 실험을 진행하였다. 이에 대한 결과는 아래의 [표 1]에 기재되었다. 상기 텅스텐막은 스퍼터링 공정을 사용하여 형성하였고, 상기 텅스텐막은 화학기계적 연마 공정을 사용하여 평탄화시키었다. 또한, 상기 연마된 텅스텐막의 전면에 본 발명의 실시예에 따라 레이저 빔을 조사하였다. 여기서, 상기 레이저 빔의 소스로는 248nm의 파장을 갖는 KrF를 사용하였고, 상기 레이저 빔의 폭(W)은 1.2㎜이었다. 또한, 상기 레이저 빔의 에너지 밀도는 100mJ/㎠ 및 150mJ/㎠이었고, 상기 레이저 빔의 펄스주기는 10, 20, 30, 50 및 100이었다. 상기 펄스주기는 반도체기판이 상기 레이저 빔의 폭만큼 이동하는 동안 상기 레이저 빔이 주기적으로 턴온/턴오프되는 횟수를 나타낸다. 이에 더하여, 상기 레이저 빔은 균일화된 레이저 빔(homogenized laser beam)이었고, 상기 레이저 빔의 입사각은 85°이었다.
| 공정 단계(process step) | 표면거칠기(RMS;Å) | ||
| 증착 후(as deposition) | 129-137 | ||
| CMP 후(post CMP) | 15.9-19.8 | ||
| 레이저 빔 조사 후(after laser beamirradiation) | 100mJ/㎠ | 10 | 8.7-10.8 |
| 20 | 8.2-9.7 | ||
| 30 | 7.9-10.2 | ||
| 50 | 8.2-9.4 | ||
| 100 | 8.4-10.6 | ||
| 150mJ/㎠ | 10 | 7.6-9.1 | |
| 20 | 8.0-10.5 | ||
| 30 | 8.5-9.0 | ||
| 50 | 8.8-9.6 | ||
| 100 | 7.9-9.3 |
상기 [표 1]로부터 알 수 있듯이, 텅스텐막의 표면 거칠기는 화학기계적 연마공정을 실시 후에 15.9-19.8Å의 RMS값을 보였고, 레이저 빔을 조사한 후에 7.6-10.8Å의 낮은 RMS 값을 보였다. 결과적으로, 레이저 빔을 사용하여 텅스텐막의 표면거칠기를 현저히 개선시킬 수 있었다.
상술한 바와 같이 본 발명에 따르면, 레이저 빔을 사용하여 도전체막의 표면 거칠기를 현저히 개선시킬 수 있다. 특히, 자기 램의 워드라인으로 사용되는 도전체막의 표면에 레이저 빔을 조사함으로써 7.6Å 내지 10.8Å의 낮은 표면 거칠기를 갖는 워드라인을 형성할 수 있다. 이에 따라, 워드라인 상에 균일한 두께를 갖는 물질막을 형성할 수 있음은 물론 상기 물질막의 신뢰성을 향상시킬 수 있다.
Claims (30)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체기판 상에 층간절연막을 형성하는 단계;상기 층간절연막 상에 하부 도전체막을 형성하는 단계;상기 하부 도전체막을 화학기계적 연마 공정을 사용하여 평탄화시키는 단계;상기 평탄화된 하부 도전체막 상에 레이저 빔을 조사하여 상기 평탄화된 하부 도전체막의 표면 거칠기를 감소시키는 단계;상기 레이저 빔이 조사된 상기 하부 도전체막을 패터닝하여 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 결과물 전면에 물질막 및 상부 도전체막을 차례로 형성하는 단계; 및상기 상부 도전막을 패터닝하여 상기 게이트 전극의 상부를 가로지르는 비트라인을 형성하는 단계를 포함하는 자기 램 제조방법.
- 제 18 항에 있어서,상기 하부 도전체막은 도우핑된 폴리실리콘막, 금속막 또는 금속 실리사이드막으로 형성하는 것을 특징으로 하는 자기 램 제조방법.
- 제 18 항에 있어서,상기 레이저 빔은 소정의 폭 및 소정의 길이를 갖는 라인 빔 형태 또는 정사각형 형태인 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔을 조사하는 단계는상기 레이저 빔 및 상기 반도체기판을 정렬시키어 상기 레이저 빔의 양 단 내에 상기 반도체기판을 위치시키는 단계; 및상기 레이저 빔을 상기 반도체기판의 하단부에서부터 상단부까지 스캐닝시키는 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔은 157nm, 193nm, 248nm, 308nm, 351nm 또는 365nm의 파장을 갖는 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔은 10mJ/㎠ 내지 500mJ/㎠의 에너지 밀도를 갖는 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔은 0.1㎜ 내지 5.0㎜의 폭을 갖는 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔은 상기 반도체기판의 직경보다 큰 길이를 갖는 것을 특징으로 하는 자기 램 제조방법.
- 제 21 항에 있어서,상기 레이저 빔을 스캐닝시키는 단계는 상기 레이저 빔을 고정시킨 후에 상기 반도체기판을 상기 레이저 빔을 가로지르는 방향을 따라 이동시키어 실시하는 것을 특징으로 하는 자기 램 제조방법.
- 제 26 항에 있어서,상기 레이저 빔은 상기 반도체기판이 상기 레이저 빔의 폭만큼 이동하는 동안 1 내지 250회 주기적으로 턴온/턴오프되는 것을 특징으로 하는 자기 램 제조방법.
- 제 20 항에 있어서,상기 레이저 빔은 상기 레이저 빔의 폭 및 길이 내에서만 균일한 세기(uniform intensity)를 갖는 균일화된 레이저 빔(homogenized laser beam)인 것을 특징으로 하는 자기 램 제조방법.
- 제 18 항에 있어서,상기 레이지 빔을 조사하는 단계는 대기압 또는 진공 내에서 실시하는 것을 특징으로 하는 자기 램 제조방법.
- 제 18 항에 있어서,상기 레이저 빔의 입사각은 45°내지 90°인 것을 특징으로 하는 자기 램 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0041575A KR100415755B1 (ko) | 2001-07-11 | 2001-07-11 | 레이저를 사용하는 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0041575A KR100415755B1 (ko) | 2001-07-11 | 2001-07-11 | 레이저를 사용하는 반도체소자의 제조방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0057290A Division KR100437647B1 (ko) | 2003-08-19 | 2003-08-19 | 레이저를 사용하는 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030006035A KR20030006035A (ko) | 2003-01-23 |
| KR100415755B1 true KR100415755B1 (ko) | 2004-01-24 |
Family
ID=27714478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0041575A KR100415755B1 (ko) | 2001-07-11 | 2001-07-11 | 레이저를 사용하는 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415755B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030059407A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4741822B2 (ja) * | 2004-09-02 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482610A (en) * | 1987-09-25 | 1989-03-28 | Fujitsu Ltd | Method of treating chamfered part of wafer |
| KR19980082528A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 평탄화방법 |
| KR20010065308A (ko) * | 1999-12-29 | 2001-07-11 | 박종섭 | 반도체 소자의 평탄화 방법 |
| KR20020056382A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 평탄화방법 |
-
2001
- 2001-07-11 KR KR10-2001-0041575A patent/KR100415755B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482610A (en) * | 1987-09-25 | 1989-03-28 | Fujitsu Ltd | Method of treating chamfered part of wafer |
| KR19980082528A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 평탄화방법 |
| KR20010065308A (ko) * | 1999-12-29 | 2001-07-11 | 박종섭 | 반도체 소자의 평탄화 방법 |
| KR20020056382A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 평탄화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030006035A (ko) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522348B2 (en) | Methods for device fabrication using pitch reduction | |
| US9054176B2 (en) | Multi-step and asymmetrically shaped laser beam scribing | |
| US5946563A (en) | Semiconductor device and method of manufacturing the same | |
| US6136679A (en) | Gate micro-patterning process | |
| US7718345B2 (en) | Composite photoresist structure | |
| US7135389B2 (en) | Irradiation method of laser beam | |
| US20070049052A1 (en) | Method for processing a layered stack in the production of a semiconductor device | |
| KR100415755B1 (ko) | 레이저를 사용하는 반도체소자의 제조방법 | |
| JP2000221698A (ja) | 電子装置の製造方法 | |
| US6248508B1 (en) | Manufacturing a circuit element | |
| US20190348287A1 (en) | Techniques and structure for forming dynamic random-access device using angled ions | |
| US10879070B2 (en) | Multiple layer scheme patterning process | |
| KR100437647B1 (ko) | 레이저를 사용하는 반도체소자의 제조방법 | |
| US11815805B2 (en) | Mask for extreme ultraviolet photolithography | |
| TW200534435A (en) | A method for manufacturing high density flash memory and high performance logic on a single die | |
| JP3104080B2 (ja) | 半導体基体の処理方法 | |
| KR100415756B1 (ko) | 레이저를 사용하는 반도체소자의 제조방법 | |
| EP0955674B1 (en) | Fabrication of hybrid polycrystalline and amorphous silicon structures | |
| JP2004304147A (ja) | 加熱装置、加熱方法及び処理基板 | |
| JP3048919B2 (ja) | 配線パターンの形成方 | |
| KR20030081210A (ko) | 레이저를 사용하는 반도체소자의 제조방법 | |
| KR20030002255A (ko) | 반도체 소자의 얼라인 키 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100118 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |