KR100415441B1 - 반도체 소자의 절연막 증착 방법 - Google Patents

반도체 소자의 절연막 증착 방법 Download PDF

Info

Publication number
KR100415441B1
KR100415441B1 KR10-2002-0022514A KR20020022514A KR100415441B1 KR 100415441 B1 KR100415441 B1 KR 100415441B1 KR 20020022514 A KR20020022514 A KR 20020022514A KR 100415441 B1 KR100415441 B1 KR 100415441B1
Authority
KR
South Korea
Prior art keywords
nitride
insulating film
seasoning
deposition
atmosphere
Prior art date
Application number
KR10-2002-0022514A
Other languages
English (en)
Other versions
KR20030084039A (ko
Inventor
노재선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0022514A priority Critical patent/KR100415441B1/ko
Publication of KR20030084039A publication Critical patent/KR20030084039A/ko
Application granted granted Critical
Publication of KR100415441B1 publication Critical patent/KR100415441B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Abstract

본 발명은 반도체 소자의 절연막 증착 방법에 관한 것으로, 특히 게이트나 비트 라인에 사용되는 절연막인 니트라이드 증착 후, 인시튜(In-situ)로 진행되는 세정 공정에서 니트라이드 시즈닝으로 인해 챔버 내에서 발생되는 입자를 억제, 감소시킴으로써, 기판 처리 챔버에서 증착되는 절연막의 품질을 개선하고 오염제어를 개선하기 위한 방법에 관한 것이다.

Description

반도체 소자의 절연막 증착 방법{Deposition method of insulating material in the semiconductor device process}
본 발명은 반도체 소자의 절연막 증착 방법에 관한 것으로, 특히 게이트나 비트 라인에 사용되는 절연막인 니트라이드 증착 후, 인시튜(In-situ)로 진행되는 세정 공정에서 니트라이드 시즈닝으로 인해 챔버 내에서 발생되는 입자를 억제, 감소시킴으로써, 기판 처리 챔버에서 증착되는 절연막의 품질을 개선하고 오염제어를 개선하기 위한 방법에 관한 것이다.
반도체 소자 제조에 있어서, 종래의 게이트 및 비트 라인 형성 공정에 있어서, 고온 니트라이드 증착 공정은 이중 챔버(dual chamber)에서 먼저 니트라이드을 증착하고 나서, 그 다음 단계로 세정 공정과 시즈닝(seasoning) 공정이 실시됨으로써 이루어진다. 여기서 상기 시즈닝 공정이란 나이트라이드 절연막의 상부에 다시 얇은 나이트라이드 등의 박막을 증착하는 공정으로서, 주로 상기 절연막을 보호하고, 세정 공정을 위한 챔버의 분위기를 증착 분위기로 바꾸어 줌으로써, 후속 공정을 진행하기에 적합한 챔버의 분위기를 만들기 위하여 이루어지게 된다.
그런데, 이러한 시즈닝 공정을 진행함에 있어서, 종래 기술에서는 주로 얇은 나이트라이드 박막을 증착하였는 바, 이 과정에서 도 1에서 보이는 바와 같이 입자(powder) 형성되어, 후속 공정에서의 절연특성을 떨어뜨리거나, 챔버 내의 웨이퍼 증착시 결함을 유발시켜 후속 공정의 라인 간의 브릿지를 유발하는 등의 문제점을 발생시켰던 것이 사실이다.
(A) 증착공정 : SiH4+ NH3+ N2SixNyHx(s) + N2(g) + H2(g)
(B) 세정공정 : SixNyHx+ NF3SiFx(g) + HF(g) + (NH4)2SiF6(s)
(C) 가열기 : AlN + NF3AlFx(s) + N2
이러한 종래 기술의 문제점을 상술하면, 상기 반응식 (A)에서 볼 수 있는 바와 같이, 종래 기술에 있어서는 니트라이드를 사용하여 시즈닝 공정을 진행하였는 바, 이러한 방법으로 시즈닝을 진행할 경우, 반응식 (B)에서 볼 수 있는 바와 같이, 클리닝 공정에서 (NH4)2SiF6(s)등의 파우더가 발생할 수 있으며, 또한, 챔버의 주성분이 알루미나(Al2O3)이므로, 이로 인하여 발생한 알루미늄 니트라이드(AlN)의 반응으로 인하여, 반응식 (C)에서 볼 수 있는 바와 같이, 알루미늄플로라이드(AlFx)와 같은 파우더가 발생할 수 있게 되는 것이다.
상기와 같은 원리로 발생한 파우더로 인하여, 절연막으로써 증착된 니트라이드와 시즈닝 공정에서 증착된 박막 간의 접착력이 저하될 수 있게 되는 바, 후속 공정의 진행시 결함을 유발시킬 수 있어서, 반도체 공정 수율의 저하를 가져올 수 있게 되는 것이다.
이러한 종래 기술의 문제점으로 인하여, 이러한 파우더의 발생을 최소화할 수 있는 절연막 증착 방법이 절실히 요구되어 왔다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 절연막으로 사용되어지는 고온 니트라이드 증착공정에 있어서, 시즈닝 공정시 니트라이드만을 사용하는 대신, 옥사이드 및 니트라이드를 사용하거나, 옥사이드, 옥시니트라이드 및 니트라이드를 함께 사용하여 진행함으로써, 증착 공정 중 발생하는 파우더의 발생을 최소화시킬 수 있는 반도체 소자의 절연막 증착 방법을 제공하는데 있다.
도 1은 종래의 고온 니트라이드 증착 공정 중 발생하는 입자를 나타낸 도면이다.
이러한 목적을 달성하기 위하여, 본 발명은 하부 구조가 형성된 반도체 기판 상에 절연막을 증착하는 단계, 상기 절연막이 증착된 반도체 기판을 세정하는 단계 및 시즈닝 공정을 실시함으로써, 챔버의 분위기를 증착 분위기로 바꾸어 주는 단계로 구성된 반도체 소자의 절연막 증착 방법에 있어서, 상기 시즈닝 공정은 옥사이드 및 니트라이드 분위기 하에서 진행하거나, 옥사이드, 옥시니트라이드 및 니트라이드의 분위기 하에서 진행함을 특징으로 하는 절연막 증착 방법을 제공한다.
즉, 본 발명에 의하면, 니트라이드 분위기 만으로 시즈닝 진행시 발생하는 파우더의 양을 감소시킴으로써, 후속 공정의 절연 특성을 높일 수 있을 뿐 아니라, 기존의 시즌닝보다 PM 시간의 연장과 함께 공정상의 안정화를 꾀할 수 있다.
이하, 이러한 본 발명의 작용을 좀 더 상세히 설명하기로 한다.
(A) 증착공정 : SiH4+ NH3+ N2SixNyHx(s) + N2(g) + H2(g)
(B) 세정공정 : SixNyHx+ NF3SiFx(g) + HF(g) + (NH4)2SiF6(s)
(C) 가열기 : AlN + NF3AlFx(s) + N2
상기한 바와 같이, 종래의 절연막 증착 공정에 있어서, 시즈닝 공정 및 세정 공정을 진행하면, 반응식 (A), (B) 및 (C)와 같은 반응이 일어나게 되는 바, 상기 반응의 결과로, (B)의 세정 공정에서 발생되는 암모늄 플루오로실리케이트 (NH4)2SiF6(s) 및 (C)에서 볼 수 있는 바와 같이, 챔버의 구성 물질과의 반응으로 인해 발생하는 알루미늄 플로라이드(AlFx(s))와 같은 두 가지 형태의 파우더가 생성되게 된다. 더구나, 이러한 입자의 발생은 카본을 함유한 고체의 잔여물, 즉, AlFSiC로 종종 발견되고 이러한 입자는 습식 세정을 더 오래하도록 만든다.
이에 비하여, 본 발명에 의하면, 상기의 2가지 유형의 입자는 시즌닝 조건을 바꾸어 줌으로써, 즉, 니트라이드만의 분위기 하에서 진행하기 보다는 옥사이드 및니트라이드의 혼합 분위기 또는 니트라이드, 옥사이드 및 옥시니트라이드의 혼합 분위기 하에서 시즈닝 공정을 진행함으로써, 입자를 억제 및 감소시킬 수 있다.
이러한 입자의 감소는 입자의 축적과 니트라이드 세정공정에서 발생하는 부산물(암모늄 플루오로실리케이트 등)을 감소시키게 되는 바, 그 원리는 다음과 같다.
(D) 옥사이드 세정 : SiO2+ NF3SiF4+ N2+ O2
(E) 니트라이드 세정 : SixNyHz+ NF3SiF4(g) + N2(g) + H2(g) + (NH4)2SiF6(s)
즉, (E)의 니트라이드 분위기 하에서 시즈닝 공정, 세정 공정 등을 진행하면, 반응식 (E)에서 볼 수 있는 바와 같이, (NH4)2SiF6(s) 라는 입자를 형성하지만, 본 발명에 의한 옥사이드의 경우에는, (D)와 같이 모두 휘발성의 부산물을 형성시켜 입자를 형성하지 않는다.
예를들어, 1500Å 니트라이드와 1500Å 니트라이드 시즌닝 시 3000Å 이상의 SiN 의 부산물이 발생하지만, 1500Å 옥사이드와 1500Å 니트라이드 시즌닝 시 1500Å 이상의 SiN 부산물을 발생시켜 단지 니트라이드 만을 사용할 때 보다 50%의 입자발생의 감소를 기대할 수 있다. 더구나, 옥사이드를 사용하는 경우, 발생하는 산소로 인하여, 탄소 원자가 이산화탄소 등의 형태로 소모될 수 있어서, 카본을 함유한 고체의 잔여물, 즉, AlFSiC 등을 현저히 감소시킬 수 있게 되므로, 세정 공정의 시간을 단축시킬 수 있고, 이에 따라, 시즈닝 공정 자체의 시간 또한 감소시킬 수 있게 되는 것이다.
따라서, 본 발명에 의한 방법을 사용하여, 반도체 소자의 절연막을 형성할 경우, 파우더의 발생을 현저히 감소시킬 수 있으며, 세정 공정 및 시즈닝 공정에 소요되는 시간을 줄일 수 있어서, 결국, 결함의 발생을 발생을 최소화하고, 반도체 공정의 수율 및 경제성을 극대화할 수 있게 되는 것이다.
상기와 같은 본 발명의 절연막 형성 방법에 있어서, 상기 옥사이드 또는 옥시니트라이드로는 Si 를 함유하는 산화물을 사용함이 바람직하다. 이러한 물질은 웨이퍼 등을 구성하는 물질과 유사한 조성을 가지게 되는 바, 옥사이드의 접착력을 더욱 향상시켈 수 있다.
또한, 상기 본 발명에 의한 절연막 증착 방법에 있어서, 상기 절연막의 증착 공정은 PECVD 방식을 사용하여 니트라이드 증착시킴으로써 행하고, 시즈닝 단계에서의 압력은 2-3 Torr 정도, 가열 온도는 350-750℃ 정도로 하여 실시함이 바람직하며, 이러한 세정 및 시즈닝 공정시 사용되는 HF 파우더는 100-500 W, SiH4는 160-360 cc 정도로, 시즈닝 시간은 1-100 sec 로 함이 바람직하다.
상기의 원리에 의한 본 발명에 의하면, 공정시 발생하는 카본 잔여물의 축적을 감소시킬 수 있으며, PE 옥사이드 시즌닝 동안의 잉여의 산소는 카본 잔여물이 CO2로의 소모(또는 연소)에도 기여할 수 있다. 또한, 산소 필름은 니트라이드 필름보다 챔버 벽(Al2O3)에서의 흡착력이 더 우수하여, 이는 입자의 제어를 개선시키는데 이바지 할 수 있으며, 시즌닝 시간을 단축시킬 수 있는 장점이 있다.
본 발명에 의하면, 절연막으로 사용되어지는 고온 니트라이드 증착공정에 있어서, 발생하는 입자의 양을 감소시킴으로써, 후속 공정의 절연 특성을 높일 수 있을 뿐 아니라, 공정상의 안정화를 꾀할 수 있다. 더구나, 본 발명은 절연막의 증착이 필요한 모든 공정에 적용되어, 반도체 제조 공정시 발생하는 결함을 최소화하고, 전체 공정의 수율 및 경제성을 현저히 향상시킬 수 있다.

Claims (5)

  1. 하부 구조가 형성된 반도체 기판 상에 절연막을 증착하는 단계, 상기 절연막이 증착된 반도체 기판을 세정하는 단계 및 시즈닝 공정을 실시함으로써, 챔버의 분위기를 증착 분위기로 바꾸어 주는 단계로 구성된 반도체 소자의 절연막 증착 방법에 있어서, 상기 시즈닝 공정은 옥사이드 및 니트라이드 분위기 하에서 진행하거나, 옥사이드, 옥시니트라이드 및 니트라이드의 분위기 하에서 진행함을 특징으로 하는 절연막 증착 방법.
  2. 제 1항에 있어서, 상기 옥사이드 또는 옥시니트라이드로는 Si 를 함유하는 산화물을 사용함을 특징으로 하는 절연막 증착 방법.
  3. 제 1항에 있어서, 상기 절연막의 증착 공정은 PECVD 방식으로 니트라이드를 증착시킴으로써 실시함을 특징으로 하는 절연막 증착 방법.
  4. 제 1항에 있어서, 상기 시즈닝 공정은 2-3 Torr의 압력 및 350-750℃의 온도 하에서 진행함을 특징으로 하는 절연막 증착 방법.
  5. 제 1항에 있어서, 시즈닝 시간은 1-100 sec 인 것을 특징으로 하는 절연막 증착 방법.
KR10-2002-0022514A 2002-04-24 2002-04-24 반도체 소자의 절연막 증착 방법 KR100415441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0022514A KR100415441B1 (ko) 2002-04-24 2002-04-24 반도체 소자의 절연막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0022514A KR100415441B1 (ko) 2002-04-24 2002-04-24 반도체 소자의 절연막 증착 방법

Publications (2)

Publication Number Publication Date
KR20030084039A KR20030084039A (ko) 2003-11-01
KR100415441B1 true KR100415441B1 (ko) 2004-01-24

Family

ID=32380304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0022514A KR100415441B1 (ko) 2002-04-24 2002-04-24 반도체 소자의 절연막 증착 방법

Country Status (1)

Country Link
KR (1) KR100415441B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892143B2 (en) * 2016-10-21 2021-01-12 Applied Materials, Inc. Technique to prevent aluminum fluoride build up on the heater

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255786A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd プラズマエッチング方法
JPH0982690A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd プラズマエッチング方法
KR19990013438A (ko) * 1997-07-02 1999-02-25 조셉제이.스위니 Ｈｄｐ－ｃｖｄ 시스템에서의 입자 성능을 개선하기 위한시즈닝 프로세스에서의 산소 대 실란 비율 조절
KR100279907B1 (ko) * 1998-12-31 2001-03-02 김동성 반도체 장치의 제조공정시 챔버의 평균 클리닝 주기를증가시키기 위한 챔버 시즈닝 처리방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255786A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd プラズマエッチング方法
JPH0982690A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd プラズマエッチング方法
KR19990013438A (ko) * 1997-07-02 1999-02-25 조셉제이.스위니 Ｈｄｐ－ｃｖｄ 시스템에서의 입자 성능을 개선하기 위한시즈닝 프로세스에서의 산소 대 실란 비율 조절
KR100279907B1 (ko) * 1998-12-31 2001-03-02 김동성 반도체 장치의 제조공정시 챔버의 평균 클리닝 주기를증가시키기 위한 챔버 시즈닝 처리방법

Also Published As

Publication number Publication date
KR20030084039A (ko) 2003-11-01

Similar Documents

Publication Publication Date Title
US20220367175A1 (en) Apparatus and method for removal of oxide and carbon from semiconductor films in a single processing chamber
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US5089441A (en) Low-temperature in-situ dry cleaning process for semiconductor wafers
KR970009867B1 (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
US9587308B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR0131439B1 (ko) 반도체장치 및 그 제조방법
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
JP2776726B2 (ja) 半導体装置の製造方法
US20120220139A1 (en) Method of depositing dielectric film by modified peald method
JP2005251877A (ja) シリコン窒化膜の形成方法
US20140083453A1 (en) Method for in situ cleaning of mocvd reaction chamber
KR20050058146A (ko) 향상된 생산성을 갖는 박막 형성 방법
US20080274626A1 (en) Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US10892143B2 (en) Technique to prevent aluminum fluoride build up on the heater
KR101552626B1 (ko) Mocvd 반응 챔버의 현장 세정 방법
CN105097485A (zh) 腔室环境调控方法
JP4152130B2 (ja) エピタキシャル膜の製造方法およびエピタキシャル膜被覆基板の製造方法
US6365467B1 (en) Method of forming gate oxide layer in semiconductor device
KR100415441B1 (ko) 반도체 소자의 절연막 증착 방법
KR100938301B1 (ko) 기판 표면 및 챔버 표면을 위한 식각액 처리 공정
JP3189771B2 (ja) 半導体装置の製造方法
KR101967529B1 (ko) 실리콘 질화막의 제조 방법
US4353936A (en) Method of manufacturing semiconductor device
EP2944385A1 (en) A process for etching and chamber cleaning and a gas therefor
JPH1197434A (ja) 成膜装置、クリーニング方法、及び成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee