KR100410992B1 - 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법 - Google Patents

플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법 Download PDF

Info

Publication number
KR100410992B1
KR100410992B1 KR10-2001-0000974A KR20010000974A KR100410992B1 KR 100410992 B1 KR100410992 B1 KR 100410992B1 KR 20010000974 A KR20010000974 A KR 20010000974A KR 100410992 B1 KR100410992 B1 KR 100410992B1
Authority
KR
South Korea
Prior art keywords
plasma
etching
source gas
plasma region
transition
Prior art date
Application number
KR10-2001-0000974A
Other languages
English (en)
Other versions
KR20020059537A (ko
Inventor
이원석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0000974A priority Critical patent/KR100410992B1/ko
Publication of KR20020059537A publication Critical patent/KR20020059537A/ko
Application granted granted Critical
Publication of KR100410992B1 publication Critical patent/KR100410992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 종횡비(aspect ratio)가 큰 콘택홀 등을 식각하기 위하여 고밀도 플라즈마 모드로 식각을 수행할 때 발생하는 소스 가스의 고해리에 의하여 원하지 않는 박막 패턴까지 식각되는 것은 방지하면서, 박막 패턴의 식각율은 극대화시킨 플라즈마 식각 설비 및 이의 제어 방법에 관한 것으로, 저밀도 플라즈마 영역에서 고밀도 플라즈마 영역으로 모드가 변경되는 전이 플라즈마 영역을 사용하여 플라즈마 식각을 수행함으로써, 패턴이 식각될 때 원하는 패턴만을 식각하는 척도인 선택비를 크게 향상시킬 수 있음은 물론 높은 식각률을 얻을 수 있다.

Description

플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법{Plasma ethcing equipment and method for ethcing use in thereof}
본 발명은 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법에 관한 것으로, 더욱 상세하게는 종횡비(aspect ratio)가 큰 콘택홀 등을 식각하기 위하여고밀도 플라즈마 모드로 식각을 수행할 때 발생하는 소스 가스의 고해리에 의하여 원하지 않는 박막 패턴까지 식각되는 것은 방지하면서, 박막 패턴의 식각율은 극대화시킨 플라즈마 식각 설비 및 이의 제어 방법에 관한 것이다.
최근들어 급속한 발전을 거듭하고 있는 반도체 제품은 기술 개발에 따라 단위 면적당 보다 많은 데이터를 저장 및 방대한 데이터를 단시간내 처리하는 것이 가능하게 되었다.
최근에는 단위 면적당 보다 많은 데이터 및 방대한 데이터를 더욱 단축된 시간내에 처리하는 방향으로 기술 개발이 이루어지고 있는 바, 이와 같은 기술 개발에 의하여 최근 회로 선폭이 0.1㎛ 이하인 고성능/고집적 반도체 제품이 개발, 생산 되고 있다.
이와 같은 고성능/고집적 반도체 제품의 개발을 가능케 하기 위해서는 여러가지 새로운 반도체 제조 기술을 필요로 하지만, 특히 박막 패턴을 요구하는 대로 미세하게 패터닝하는 기술의 공정 개발 및 장비 개발은 필수적이다.
특히, 박막 패턴을 미세하게 패터닝하기 위해서는 박막 패턴을 원하는 대로 식각하는 식각 공정 및 식각 설비의 개발은 필수적인 바, 최근에는 직경은 작고 깊이가 깊은 콘택홀(contact hole) 등을 정밀하게 식각하기 위한 고밀도 플라즈마 (high density plasma) 공정 및 설비가 개발된 바 있다.
그러나 이와 같은 고밀도 플라즈마 설비에 의하여 고밀도 플라즈마 공정을 수행할 때 고밀도 플라즈마에 사용되는 소스 가스가 고밀도 플라즈마 되는 과정에서 고해리(또는 전자온도가 높다고도 한다)되어 원하는 박막 패턴 이외에 패터닝되어서는 안되는 박막 패턴까지도 패터닝되는 문제점을 갖는다.
예를 들면, CxFy를 고밀도 플라즈마화하여 실리콘 기판에 형성된 옥사이드 박막을 선택적으로 식각할 경우, 고밀도 플라즈마에 의하여 CxFy로부터 형성된 CF1 +, CF2 +는 옥사이드 박막만을 선택적으로 식각하지만, 이들이 고밀도 플라즈마화 되면서 발생한 플루오르(F)는 실리콘 기판을 식각하는 것이 가능함으로써 식각되어서는 안될 실리콘 기판까지 함께 식각되는 즉, 선택비가 저하되는 문제점을 갖는다.
다른 예로는 포토레지스트 박막의 하부에 산화막 등이 형성되었을 경우, 고밀도 플라즈마에 의하여 포토레지스트 및 포토레지스트에 의하여 보호받지 못하는 산화막 등이 동시에 식각된다고 하였을 때, 포토레지스트의 식각율과 산화막의 식각율이 비슷할 경우, 식각 깊이가 깊어질수록 선택비가 저하되는 문제점을 갖는다.
즉 고밀도 플라즈마의 경우, 웨이퍼로 입사하는 이온에너지의 독립적인 제어를 통한 식각 특성 제어, 전기적 데미지 방지 등 다양한 장점을 갖지만 선택비가 현저하게 저하되어 양질의 식각 패턴을 얻을 수 없는 문제점을 갖는다.
또한, 저밀도 플라즈마에 의한 식각을 수행할 때에는 식각 품질은 상당히 양호하지만 반대로 식각률(etch rate)이 낮아 플라즈마 식각에 소요되는 시간이 길어져 생산성이 저하되는 문제점을 갖는다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 플라즈마 식각 공정을 수행하는 플라즈마 식각 설비에 의하여 식각을 수행할 때 높은 선택비를 갖으면서도 높은 식각률을 갖도록 함에 있다.
본 발명의 다른 목적은 상세하게 후술될 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.
도 1은 본 발명에 의한 플라즈마 식각 설비의 플라즈마 식각 챔버, 전극 및 전원 공급 모듈을 도시한 개념도.
도 2는 본 발명에 의한 플라즈마 식각 설비의 블록도.
도 3은 소스가스의 해리도와 소스 파워 및 압력의 관계를 도시한 그래프.
도 4는 소스가스의 해리도 및 소스 파워의 관계에 따른 포토레지스트 박막과 산화막의 식각률, 선택비를 도시한 그래프.
도 5는 도4의 선택비 및 식각률에 따라서 실제 공정이 진행되는 것을 도시한 공정도.
도 6은 본 발명에 의하여 전이 플라즈마 영역에 해당하는 소스 파워 데이터가 저장된 공정 데이터 베이스의 룩업 테이블을 도시한 개념도.
이와 같은 본 발명의 목적을 구현하기 위한 본 발명에 의한 플라즈마 식각 설비는 플라즈마 챔버와, 플라즈마 챔버의 내부에 상호 마주보도록 설치되며 식각될 박막 패턴이 형성된 웨이퍼가 안착되는 평행 평판 전극과, 제 1, 제 2 전극 사이에 소스 가스를 공급하는 공정 가스 공급 모듈과, 공정 종류 데이터, 사용될 소스 가스의 종류 데이터 및 소스 가스의 저밀도 플라즈마 영역과 고밀도 플라즈마 영역의 사이에 존재하는 전이 플라즈마 영역에 해당하는 전이 플라즈마 영역 소스파워 데이터가 저장된 공정 데이터 베이스와, 공정 종류 및 소스 가스의 종류에 따라서 전이 플라즈마 영역 소스 파워를 선택하는 소스 파워 선택 모듈과, 선택된 전이 플라즈마 영역 소스 파워를 제 1, 제 2 전극 중 어느 하나에 인가하는 전원 공급 모듈을 포함한다.
또한. 본 발명의 목적을 구현하기 위한 본 발명에 의한 플라즈마 식각 설비에 의한 플라즈마 식각 방법은 소스 가스를 2 개의 전극 사이에 공급하여 웨이퍼에 형성된 박막 패턴을 식각하여 패터닝하는 방법에 있어서, 플라즈마 식각 챔버 내부에 웨이퍼를 로딩하는 단계와, 플라즈마 식각 챔버 내부에 공정 압력을 조절하는 단계와, 소스 가스의 전이 플라즈마 영역에 해당하는 소스 파워를 공정 종류, 소스가스 종류, 소스 가스의 전이 플라즈마 영역에 해당하는 소스 파워 데이터가 저장된 공정 데이터 베이스로부터 선택하는 단계와, 소스 가스를 2 개의전극 사이에 공급 및 전이 플라즈마 영역에 해당하는 소스 파워를 상기 2 개의 전극 중 어느 하나에 인가하는 단계를 포함한다.
이하, 본 발명에 의한 플라즈마 식각 설비 및 플라즈마 식각 설비의 제어 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
첨부된 도 1 또는 도 2를 참조하면 본 발명에 의한 플라즈마 식각 설비(100)는 전체적으로 보아 플라즈마 식각 챔버(110), 2 개의 전극(120,130), 전원 공급 모듈(140), 전원 선택 모듈(150), 공정 데이터 베이스(160), 공정 압력 조절 모듈(170), 공정 가스 공급 모듈(180), 웨이퍼의 로딩/언로딩을 수행하는 웨이퍼 처리 모듈(190) 및 이들을 제어하는 중앙처리장치(200)로 구성된다.
보다 구체적으로, 플라즈마 식각 챔버(110)는 플라즈마 식각 공정이 수행되는 공간을 제공하는 챔버로, 플라즈마 식각 챔버(110)의 내부에는 일실시예로 2 개의 전극(120,130)이 상호 마주보도록 설치된다.
이때, 2 개의 전극(120,130) 중 어느 하나는 웨이퍼(1)가 안착되는 제 1 전극(120)이고, 나머지 전극은 제 1 전극(120)과 대향하는 제 2 전극(130)이다.
이들 제 1, 제2 전극(120,130) 중 일실시예로 제 1 전극(120)으로는 중앙처리장치(200)에 의하여 제어되는 공정 가스 공급 모듈(180)로부터 소스 가스가 지정된 유량만큼 공급되고, 제 1 전극(120)으로 공급된 소스 가스는 균일하게 제 1, 제 2 전극(120,130) 사이로 공급된다.
이때, 제 1, 제 2 전극(120,130) 사이로 공급된 소스 가스는 제 1 전극(120) 및 제 2 전극(130)에 전기적으로 연결되어 RF 전원을 인가하는 전원 공급 모듈(140)에 의하여 이온화되고, 이로 인하여 소스 가스는 플라즈마화된다.
이때, 제 1 전극(120)에 인가되는 RF 전원을 “소스 파워(source power)”라 정의하고 제 2 전극(130)에 인가되는 RF 전원을 “바이어스 파워(bios power)”라 정의 하기로 한다. 소스 파워는 소스 가스의 해리도에 많은 영향을 미치고, 해리도는 식각 선택비 및 식각률에 많은 영향을 미친다.
첨부된 도 3에는 소스 파워가 증가됨에 따라 소스 가스의 해리도가 어떠한 영향을 받는지에 대한 실험 그래프가 도시되어 있다.
실험을 해리도의 척도로 사용할 수 있는 플루오르가 소스 파워의 변화량에 대한 파장 변화를 디텍팅(detecting)함으로써 소스 파워와 해리도의 관계를 이해할 수 있도록 하였다.
또한, 해리도는 소스 파워의 압력에 따라서 달라질 수 있으므로 압력을 변경하면서 해리도를 측정한다.
이와 같은 실험 결과를 도 3을 참조하면, 30mT(그래프 Ⅲ)에서는 소스 파워가 A지점과 B 지점 사이, 예를 들면, 300 ~ 600[W] 사이, 60mT(그래프 Ⅱ)에서는 소스 파워가 C 지점, 예를 들면, 약 600 ~ 900[W] 사이, 90mT(그래프 Ⅰ)에서는 소스 파워가 D 지점과 E 지점, 예를 들면, 약 900 ~ 1200[W] 사이에서 해리도가 급격히 변경되는 것을 알 수 있다.
이하, 이처럼 소스 가스의 해리도가 급격히 변경되는 부분을 “전이 플라즈마영역”이라 정의하기로 하며, 전이 플라즈마 영역의 앞쪽 즉, 해리도가 낮은 영역을 “저밀도 플라즈마 영역”이라 정의하기로 한다.
이때, 정의된 3 개의 영역 즉, 전이 플라즈마 영역, 저밀도 플라즈마 영역, 고밀도 플라즈마 영역의 특성을 첨부된 도 4를 참조하여 설명하면 다음과 같다.
도 4의 그래프 c는 포토레지스트의 특성을 나타내고 있고, 그래프 b는 에칭되는 산화막의 식각률 특성을 나타내고 있고, 그래프 a는 산화막에 대한 포토레지스트의 식각선택비의 특성을 나타낸 그래프이다.
실험 결과 도면부호 G를 기준으로 왼쪽에 해당하는 저밀도 플라즈마 영역에서는 산화막의 식각률 및 포토레지스트의 식각률이 낮으며, 이로 인해 상대적으로 포토레지스트의 선택비 또한 a1을 가짐을 알 수 있다.
한편, 전이 플라즈마 영역에서는 산화막의 식각률은 전이 플라즈마 영역의 시작 부분인 a2로부터 급속히 상승하여 최고치를 나타내지만, 포토레지스트의 식각률은 저밀도 플라즈마 영역과 유사한 바, 이로 인해 a3에서의 포토레지스트의 선택비는 저밀도 플라즈마 영역에 비하여 매우 크게 나타나고 있다.
이는 전이 플라즈마 영역에서 플라즈마 식각이 수행될 경우, 포토레지스트의 식각은 잘 안되지만 산화막은 매우 원활하게 식각이 수행됨을 의미한다.
한편, 고밀도 플라즈마 영역에서는 산화막의 식각률과 포토레지스트의 식각률이 모두 상승하지만 산화막의 식각률에 비하여 포토레지스트의 식각률이 크게 증증가하여 포토레지스트의 선택비 a4는 매우 낮아진다.
본 발명에서는 이와 같은 특성을 최대한 살려, 고밀도 플라즈마와 유사한 식각 특성을 갖으면서도 선택비 및 식각율이 저밀도 플라즈마 영역 및 고밀도 플라즈마 영역에 비하여 뛰어난 전이 플라즈마 영역에서 박막 패터닝을 수행하게 된다.
보다 구체적으로, 전이 플라즈마 영역에서 포토레지스트의 식각률은 L1이고, 산화막 식각률은 L1보다 큰 L2라고 하였을 때, 예를 들어 L1이 1이고, L2가 9라고 하였을 때 L1:L2는 1:9 가 되고, 도 5에 도시된 바와같이 포토레지스트 박막이 1 만큼 식각될 때 산화막은 9 만큼이 식각됨으로서 포토레지스트가 식각되기 이전에 원하는 깊이만큼 산화막을 충분히 식각할 수 있게 된다. 즉, 이는 선택비가 매우 높아짐을 의미한다.
그러나, 플라즈마 식각 공정에 의하여 박막을 패터닝할 때 사용되는 소스 가스는 박막의 특성에 따라서 모두 상이한 종류가 사용되며, 더욱이 소스 가스마다 존재하는 고유 전이 플라즈마 영역이 모두 상이함으로 본 발명에 의한 플라즈마 식각 설비에서는 도 6에 도시된 바와 같은 룩-업 테이블(look-up table)을 갖는 공정 데이터 베이스(160)가 구축되어 작업자가 공정 종류, 공정에 따른 소스 가스가 중앙처리장치(200)에 입력된 데이터 또는 작업자에 의하여 선택될 경우 선택된 소스 파워 정보가 중앙처리장치(200)를 매개로 전원 선택 모듈(150)로 입력되어 선택되어지고, 전원 선택 모듈(150)은 선택된 전원 즉, 전이 플라즈마 영역을 발생시키기에 충분한 소스 파워를 전원 공급 모듈(140), 제 1, 제 2전극(120,130,)중 어느 하나에 공급함으로써 높은 선택비 및 식각률로 식각 공정이 진행되도록 한다.
도 6을 참조하면, 예를 들면, 식각 공정은 B 공정이고, B 공정에 사용되는 소스 가스가 제 2 소스 가스일 경우, 중앙처리장치(200)는 공정 데이터 베이스(160)의 룩-업 테이블(165)에서 B 공정 중 제2 소스 가스에 해당하는 소스 파워 즉, b2에 해당하는 소스 파워는 저밀도 플라즈마 영역 및 고밀도 플라즈마 영역의 사이에 해당하는 전이 플라즈마 영역에 해당하는 플라즈마를 발생시킨다.
이하, 이와 같은 구성 및 작용을 갖는 본 발명에 의한 플라즈마 식각 설비에 의한 플라즈마 식각 방법을 설명하기로 한다.
먼저, B 공정 및 제 2 소스 가스를 이용하여 플라즈마 식각이 수행될 웨이퍼(1)는 웨이퍼 처리 모듈(190)에 의하여 플라즈마 식각 챔버(110) 내부로 이송된 후, 제 2 전극(130)의 상면에 안착된 후 견고하게 고정된다.
이후, 플라즈마 식각 챔버(110) 내부가 초고진공 상태가 되도록 한 상태에서 공정 압력 조절 모듈(170)에 의하여 제 2 소스 가스가 소정 압력을 갖도록 분사되고, 이와 같은 상태에서 중앙처리장치(200)는 전원 선택 모듈(150)을 통하여 공정 데이터 베이스(160)로부터 B 공정 및 제 2 소스 가스에 해당하는 소스 파워 b2를 선택한 후, 전원 공급 모듈(140)에게 b2의 소스 파워를 제 1 전극(120)에 공급하여 전이 플라즈마 영역에서 플라즈마 식각 공정이 진행되도록 하여 뛰어난 선택비 및 높은 식각률로 양질의 식각 패턴을 얻을 수 있게 된다.
이상에서 상세하게 설명한 바에 의하면 저밀도 플라즈마 영역에서 고밀도 플라즈마 영역으로 모드가 변경되는 전이 플라즈마 영역을 사용하여 플라즈마 식각을 수행함으로써, 패턴이 식각될 때 원하는 패턴만을 식각하는 척도인 선택비를 크게 향상시킬 수 있음을 물론 높은 식각률을 얻을 수 있다.

Claims (3)

  1. 플라즈마 챔버와; 상기 플라즈마 챔버의 내부에 상호 마주보도록 설치되며 식각될 박막 패턴이 형성된 웨이퍼가 안착되는 평행 평판 전극과; 상기 제 1, 제 2 전극 사이에 소스 가스를 공급하는 공정 가스 공급 모듈과; 소스파워를 상기 제1,2전극중 어느 하나에 인가하는 전원공급모듈과; 공정압력을 조절하는 공정압력조절모듈을 구비한 플라즈마 식각설비에 있어서,
    공정 종류 데이터, 사용될 상기 소스 가스의 종류 데이터 및 상기 소스 가스의 저밀도 플라즈마 영역과 고밀도 플라즈마 영역의 사이에 존재하는 전이 플라즈마 영역에 해당하는 전이 플라즈마 영역 소스 파워 데이터가 저장된 공정 데이터 베이스; 및
    공정 종류 및 상기 소스 가스의 종류에 따라서 상기 전이 플라즈마 영역 소스 파워를 선택하는 소스 파워 선택 모듈을 추가로 구비하는 것을 플라즈마 식각 설비.
  2. 삭제
  3. 소스 가스를 2 개의 전극 사이에 공급하여 웨이퍼에 형성된 박막 패턴을 식각하여 패터닝하는 방법에 있어서,
    플라즈마 식각 챔버 내부에 웨이퍼를 로딩하는 단계와;
    상기 플라즈마 식각 챔버 내부에 공정 압력을 조절하는 단계와;
    상기 소스 가스의 전이 플라즈마 영역에 해당하는 소스 파워를 공정 종류, 소스 가스 종류, 소스 가스의 전이 플라즈마 영역에 해당하는 상기 소스 파워 데이터가 저장된 공정 데이터 베이스로부터 선택하는 단계와;
    상기 소스 가스를 상기 2 개의 전극 사이에 공급 및 상기 전이 플라즈마 영역에 해당하는 소스 파워를 상기 2 개의 전극 중 어느 하나에 인가하는 단계를 포함하는 플라즈마 식각 방법.
KR10-2001-0000974A 2001-01-08 2001-01-08 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법 KR100410992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000974A KR100410992B1 (ko) 2001-01-08 2001-01-08 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000974A KR100410992B1 (ko) 2001-01-08 2001-01-08 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법

Publications (2)

Publication Number Publication Date
KR20020059537A KR20020059537A (ko) 2002-07-13
KR100410992B1 true KR100410992B1 (ko) 2003-12-18

Family

ID=27691057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000974A KR100410992B1 (ko) 2001-01-08 2001-01-08 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법

Country Status (1)

Country Link
KR (1) KR100410992B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096453B2 (en) 2016-01-20 2018-10-09 Samsung Electronics Co., Ltd. Method and apparatus for plasma etching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306887A (ja) * 1999-04-19 2000-11-02 Matsushita Electronics Industry Corp 基板処理方法および装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306887A (ja) * 1999-04-19 2000-11-02 Matsushita Electronics Industry Corp 基板処理方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096453B2 (en) 2016-01-20 2018-10-09 Samsung Electronics Co., Ltd. Method and apparatus for plasma etching
US10580617B2 (en) 2016-01-20 2020-03-03 Samsung Electronics Co., Ltd. Method and apparatus for plasma etching

Also Published As

Publication number Publication date
KR20020059537A (ko) 2002-07-13

Similar Documents

Publication Publication Date Title
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US6399507B1 (en) Stable plasma process for etching of films
US20020052113A1 (en) Two etchant etch method
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
US6919259B2 (en) Method for STI etching using endpoint detection
JP2988455B2 (ja) プラズマエッチング方法
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
US5824602A (en) Helicon wave excitation to produce energetic electrons for manufacturing semiconductors
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
EP1906439B1 (en) Etching method
US6329292B1 (en) Integrated self aligned contact etch
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US6787475B2 (en) Flash step preparatory to dielectric etch
US5968278A (en) High aspect ratio contact
JPH07335570A (ja) プラズマ処理における基板温度制御方法
KR100410992B1 (ko) 플라즈마 식각 설비 및 이를 이용한 플라즈마 식각 방법
US5908791A (en) Method of forming a polycide gate of a semiconductor device
US6875668B2 (en) Notched gate structure fabrication
CA1148895A (en) Reactive sputter etching of silicon
JP3271373B2 (ja) ドライエッチング方法
KR100519675B1 (ko) 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
GB2331624A (en) Plasma etching of a nitride layer over an oxide layer
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
KR20010112878A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee