KR100408405B1 - 반도체 소자의 제조 장치 - Google Patents

반도체 소자의 제조 장치 Download PDF

Info

Publication number
KR100408405B1
KR100408405B1 KR10-2001-0024045A KR20010024045A KR100408405B1 KR 100408405 B1 KR100408405 B1 KR 100408405B1 KR 20010024045 A KR20010024045 A KR 20010024045A KR 100408405 B1 KR100408405 B1 KR 100408405B1
Authority
KR
South Korea
Prior art keywords
length
plasma
manufacturing apparatus
insulating plate
semiconductor manufacturing
Prior art date
Application number
KR10-2001-0024045A
Other languages
English (en)
Other versions
KR20020084617A (ko
Inventor
전정식
홍진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0024045A priority Critical patent/KR100408405B1/ko
Priority to US10/003,412 priority patent/US6833050B2/en
Priority to JP2002022421A priority patent/JP4391055B2/ja
Priority to GB0210301A priority patent/GB2381374B/en
Publication of KR20020084617A publication Critical patent/KR20020084617A/ko
Application granted granted Critical
Publication of KR100408405B1 publication Critical patent/KR100408405B1/ko
Priority to US10/875,950 priority patent/US7442272B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • H04L2025/03414Multicarrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only

Abstract

플라즈마를 이용하는 반도체 소자의 제조 공정이 진행되는 챔버 내에 설치되어, 챔버 상단에 형성되는 플라즈마 영역 보다 공정 처리 대상의 인접 부분에 형성되는 플라즈마 영역을 감소시킴으로써 플라즈마를 집속시키는 장치를 포함하여, 처리 대상인 웨이퍼 전반에 걸친 플라즈마 밀도의 균일성을 확보할 수 있는 반도체 제조 장치가 개시된다. 플라즈마를 집속시키기 위해서, 공정 처리 대상이 위치하는 하부 전극과 대향하면서 챔버 상단부에 배치되는 절연 플레이트의 길이를 하부 전극의 길이보다 크게 하고, 절연플레이트로부터 신장하는 한정막을 절연플레이트와 예각을 이루면서 하부 전극쪽으로 신장하도록 구성한다. 한편, 절연플레이트가 돔 형상일 경우에는 한정막에 인접한 부분의 곡률 반경을 돔 중앙부의 곡률 반경 보다 작게 설계함으로써, 플라즈마를 집속시킨다.

Description

반도체 소자의 제조 장치{Manufacturing apparatus for semiconductor device}
본 발명은 반도체 제조 장치에 관한 것으로, 특히 플라즈마 밀도의 균일성을 개선할 수 있는 반도체 제조 장치에 관한 것이다.
반도체 소자를 형성하기 위한 제조 장치는 반도체 기판 상에 박막을 형성하는 박막 형성 장치, 미세 패턴을 형성하기 위하여 박막 상에 마스크 패턴을 형성하기 위한 사진 장치, 마스크 패턴을 식각 마스크로 이용하여 박막을 식각하여 미세 패턴을 형성하기 위한 식각 장치 및 반도체 기판에 불순물 이온을 주입하기 위한이온 주입 장치로 대별될 수 있다. 그런데, 반도체 소자의 집적화가 진행됨에 따라 패턴의 선폭이 점점 작아지고 있어 미세 패턴을 형성하는 데 이용되는 식각 장치와 증착 장치 등의 제반 장치가 더욱 중요하게 되었다. 식각 장치는 플라즈마 식각 장치와 같은 건식 식각 장치와 습식 식각 장치로 대별할 수 있는데, 반도체 소자의 집적도가 증가함에 따라 이방성 식각이 가능한 건식 식각 장치가 주로 사용되고 있다. 또한 반도체 소자의 고집적화에 따라 증착 장치에서도 플라즈마를 이용하는 화학 기상증착법을 채용한 장치 예를 들면 PE-CVD(Plasma-Enhanced Chemical Vapour Deposition) 장치를 이용하고 있다.
도 1a 와 도 1b는 종래 기술에 따른 반도체 제조 장치를 나타내는 것으로, 도 1a는 평행판 유도 결합 플라즈마(Induced Coupled Plasma) 식각 장치를 보여주고 있으며, 도 1b는 돔형 유도 결합 플라즈마 식각 장치를 보여주고 있다. 설명의 편의를 위해 도 1a 및 도 1b에서 개시된 챔버(12,42)의 형상이 원통형이고 하부 전극(26, 56)이 원형 평판이며, 도 1a의 절연플레이트(20)는 원형 평판이고 도 1b의 절연플레이트(50)는 돔 형상을 하고 있는 것으로 본다. 도 1a의 플라즈마 소스를 발생시키는 유도 코일(14)의 배치 길이는 절연플레이트(20)의 길이(L1)와 실질적으로 같게 설계되어 있으며, 도 1b의 유도 코일(44)의 배치 길이는 절연플레이트(50)의 곡면 길이와 실질적으로 같게 설계되어있다. 그리고, 도 1a의 절연플레이트(20)와 하부 전극(26)은 실질적으로 거의 같은 직경(L1, L2)을 가지고 있고, 도 1b의 절연플레이트(50) 곡면의 투사 길이(L4)는 하부 전극(56)의 직경(L5)과 실질적으로 동일하게 설계되어 있다. 하부 전극(26, 56) 상에 탑재된 정전척(28, 58)에 의해지지되는 웨이퍼(30, 60)의 직경은 하부 전극(26, 56)의 직경 보다 작게 설계되어 있다. 플라즈마영역(24, 54a+54b)을 한정하는 한정막(22, 52)은 절연플레이트(20, 50)의 테두리와 접하면서 하부 전극(26, 56)쪽으로 수직 신장하도록 설계되어 있다.
도 1a 및 도 1b를 참고로, 웨이퍼(30, 60) 상에 절연층 또는 도전층을 증착하고 원하는 패턴을 얻기 위하여, 식각하는 과정을 살펴본다.
제 1 전원 공급기(16, 46)로부터 공급된 저주파 전력은 유도 코일(14, 44)에 인가되어 유도 인덕 턴스를 발생시킨다. 유도 인덕턴스는 챔버(12, 42) 내에 구비된 절연플레이트(20, 50)를 통해 플라즈마영역(24)에 전기장과 자기장을 형성시킨다. 이때 제 2 전원 공급기(18, 48)를 통해 하부 전극(26, 56)에도 고주파의 외부 전원이 연결되어 있다. 플라즈마영역(24, 54a+54b) 내에서 전자는 자기장과 전기장에 의해 회전운동을 하여 가속되고 반응 가스와 충돌하여 플라즈마 상태의 반응 종(reactive species)을 발생시킨다. 반응 종이 웨이퍼(30, 60) 상부에 형성된 식각 대상으로 확산/흡수되면서 식각이 진행된다.
그런데, 도 1a의 한정막(22)에 의해 결정되는 플라즈마영역(24)과 도 1b의 한정막(52)에 의해 결정된 플라즈마영역(54a+54b)에서, 플라즈마(또는 반응 종)는 웨이퍼의 중앙부분으로 입사되고 측면으로 확산되므로, 웨이퍼의 중앙 부분과 가장자리 부분에서 플라즈마(또는 반응 종)의 밀도가 다르게 나타난다. 웨이퍼의 중앙 부분에 위치하는 플라즈마의 밀도가 가장자리 부분에 위치하는 플라즈마의 밀도보다 높게 나타난다. 따라서, 플라즈마가 웨이퍼(30, 60)의 중앙 부분에 다량 입사되어 웨이퍼(30, 60) 중앙 부분에 위치하는 패턴은 과도 식각된다. 반면 웨이퍼(30, 60)의 가장 자리 부분에서는 반응 종이 소량 확산/흡수되므로 가장자리 부분에 위치하는 패턴은 과소 식각된다. 그런데 과소 또는 과도 식각된 패턴들은 이후의 공정과 반도체 소자의 특성에 많은 영향을 주므로, 웨이퍼 전체에 대해서 식각의 균일성을 유지하면서 패턴을 형성하는 것이 중요하다.
전술한 플라즈마 밀도의 불균일성은 식각 장비뿐만 아니라 증착 장비에서도 발생한다. 즉 웨이퍼의 가장 자리 부분에 형성되는 패턴의 두께가 중앙 부분에 형성되는 패턴의 두께 보다 낮게 되어 패턴의 균일성이 확보되지 못하고 있다.
한편, 전자 산업기기 시장의 성장과 함께, 반도체 탑재율은 계속 증가하여 왔지만, 동시에 반도체의 사용자로부터는 저가격화와 고부가치라는 상호 양립하는 요구를 받아 왔다. 이와 같은 사용자의 요구에 부응하기 위해 즉 대량의 칩을 제작하여 반도체 소자의 가격을 낮추기 위한 하나의 방법이 웨이퍼의 대구경화이다. 이에 현재는 200mm 구경의 웨이퍼가 메모리, 로직 등의 최점단 고집적 반도체 장치의 생산에 사용되고 있으나, 장차 300mm 구경의 웨이퍼를 이용한 반도체 장치의 양산이 본격화될 전망이다.
그런데, 보다 큰 구경을 갖는 웨이퍼에서는 전술한 웨이퍼의 위치에 따른 플라즈마 밀도 차이 현상이 더욱 심화된다. 200mm 구경의 웨이퍼 상에 균일한 크기를 갖는 미세 패턴을 형성하기 위해, 플라즈마 밀도의 불균일성을 조절하는 각종 기술들이 제안되었으나, 이런 기술들을 이용해서 300mm 구경의 웨이퍼의 처리 공정 시 식각 균일도 및 증착 균일도를 확보하는 데 한계가 있다.
또한, 플라즈마 밀도가 웨이퍼 가장자리에서 낮게 나타나므로, 가장자리에 위치하는 패턴을 설계된 대로 형성하는데 요구되는 충분한 식각률 또는 증착률이 확보되지 못하는 문제가 있다.
따라서, 현재 반도체 업계에서는 200mm 또는 300mm 구경 이상의 직경을 갖는 대구경 웨이퍼 상에 균일한 고밀도의 플라즈마 영역을 형성시켜, 웨이퍼 전체에 대해 균일한 식각도 및/또는 증착도를 획득하는 기술이 절실히 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 처리 대상 전반에 걸친 플라즈마 밀도의 균일성을 개선시킬 수 있는 반도체 제조 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 공정 처리 대상에 작용하는 유효 플라즈마의 밀도를 증가시킬 수 있는 반도체 제조 장치를 제공하는 것이다.
도 1a 와 도 1b는 종래 기술에 따른 반도체 제조 장치의 개략적인 구성도들이다.
도 2는 본 발명에 따른 반도체 제조 장치의 일예의 구성도이다.
도 3은 본 발명에 따른 반도체 제조 장치의 다른예의 구성도이다.
도 4는 본 발명에 따른 반도체 제조 장치의 또 다른 예의 구성도이다.
도 5는 본 발명에 따른 반도체 제조 장치의 또 다른 예의 구성도이다.
본 발명이 이루고자 하는 기술적 과제들을 달성하기 위해, 플라즈마를 이용한 반도체 제조 장치는 반도체 소자의 제조 공정이 진행되는 챔버와, 챔버 내에 설치되어 챔버 상단에 형성되는 플라즈마 영역 보다 공정 처리 대상 인접 부분에 위치하는 플라즈마 영역을 감소시킴으로써 플라즈마를 집속시키는 장치를 포함하는 장치로서, 상기한 플라즈마 집속 장치는 제 1 길이를 갖으며 공정 처리 대상이 그 상부에 형성되어 있는 하부 전극, 하부 전극에 대향하며 제 1 길이보다 큰 제 2 길이를 갖는 절연 플레이트 및, 절연 플레이트의 테두리와 접하면서 절연 플레이트의 대향하는 양 끝단을 잇는 평면과 예각을 이루면서 하부 전극의 테두리를 향해 일직선으로 신장하는 한정막을 포함하며, 상기 한정막의 바닥면의 길이는 상기 공정 처리 대상의 길이보다 크다. 하부 전극이 원형 평판일 경우에는 평판의 직경이 제 1 길이가 된다. 여기서, 예각은 45 내지 89도이다.
보다 구체적으로 살펴보면, 절연 플레이트는 제 1 곡률 반경을 갖는 제 1 부분과 제 1 곡률 반경보다 작은 제 2 곡률 반경을 갖는 제 2 부분을 포함하며, 절연 플레이트의 제 2 부분의 테두리에 한정막이 접한다. 다른 예로, 절연 플레이트는 소정의 곡률 반경을 갖는 돔 형상일 수 있다. 다른 예로, 절연 플레이트는 소정의 직경을 갖는 원형 평판일 수 있으며, 이때 제 2 길이는 원평 평판의 직경을 의미한다.
다른 예의 플라즈마 집속 장치는, 제 1 길이를 갖으며 처리 대상이 위치하는 하부 전극, 하부 전극과 대향 배치되는 절연플레이트 및 플라즈마 영역을 한정하는 한정막을 포함한다. 여기서, 절연 플레이트는 제 1 곡률 반경을 갖는 제 1 부분과 제 1 곡률 반경보다 작은 제 2 곡률 반경을 갖는 제 2 부분을 포함하는 돔 형상이다. 한정막은 절연 플레이트의 제 2 부분의 노출된 테두리와 접하면서, 하부 전극으로 일직선으로 신장한다. 여기서, 절연 플레이트의 투사 길이인 제 2 길이는 상기 제 1 길이보다 크고, 한정막의 바닥면의 길이는 공정 처리 대상의 길이보다 크도록 설계한다. 그리고, 한정막은 절연 플레이트의 투사면과 실질적으로 수직이다.
전술한 반도체 제조 장치는 공정 처리 대상이 위치하는 하부 전극 상면에 배치되되 제 3 길이의 웨이퍼를 지지하기 위한 척을 더 구비한다. 웨이퍼가 통상 원형 평판이므로, 제 3 길이는 웨이퍼의 직경을 의미한다. 그리고, 절연 플레이트의 직경 또는 투사 길이는 웨이퍼의 직경인 제 3 길이의 약 140%이상이 되게 함이 바람직하고, 한정막의 바닥면의 길이는 제 3 길이의 약 120% 이상이 됨이 바람직하다. 그리고, 한정막의 바닥 테두리로부터 웨이퍼에 이르는 거리는 제 3 길이의 약 10 내지 15%가 되도록 설계한다.
300mm의 구경을 갖는 웨이퍼를 사용할 경우, 절연플레이트의 길이인 제 2 길이는 약 420mm 이상이며 한정막의 바닥 테두리의 직경은 약 360mm 이상일 수 있다.
이상의 설명에서는 한정막과 챔버의 벽을 구분하였으나, 한정막이 챔버의 벽을 구성할 수 도 있으며, 이때는 챔버의 측벽을 경사지게 구성할 수 도 있다.
그리고, 반도체 제조 장치는 챔버의 플라즈마 영역을 형성하기 위한 플라즈마를 생성하는 장치를 더 포함한다. 플라즈마 발생 장치의 일예는 공정 처리 대상이 위치하는 하부 전극과 연결되는 제 1 전원 공급기를 포함할 수 있다. 다른 예의 플라즈마 발생 장치는 진공 챔버의 외면에 장착되는 다수의 유도 코일과 다수의 유도 코일에 연결된 제 2 전원 공급기를 포함할 수 도 있다.
이하 첨부된 도면을 참조로 본 발명을 상세히 설명한다.
본 출원의 발명자는, 웨이퍼와 반응하는 유효 플라즈마의 밀도를 증가시키고 웨이퍼 중앙 부분에 비해 상대적으로 낮았던 웨이퍼의 가장자리 부분의 플라즈마 밀도를 높이기 위해, 플라즈마 발생 영역의 가장자리에 분포된 플라즈마를 집속시킨다. 이를 위해, 공정이 진행되는 진공 챔버의 상단부에 위치하는 플라즈마의 영역의 부피를 처리 대상이 위치하는 하부 전극쪽에 위치하는 플라즈마의 영역의 부피보다 크게 한다. 유효 플라즈마란 플라즈마 중 공정 부산물이 배출되는 통로를 통해 배출될 수 있는 플라즈마를 제외한 것을 의미한다.
도 1a의 반도체 제조 장치에 본 발명의 사상을 적용한 예가 도 2에 나타나있다.
도 2에서, 반도체 제조 장치(100)는 진공 챔버(112), 진공 챔버(112) 표면에 장착된 다수의 유도 코일(114), 유도 코일(114)에 저주파 전원을 공급하는 제 1 전원 공급기(116) 및 진공 챔버(112) 내에 구비된 하부 전극(126)에 고주파 전원을 공급하는 제 2 전원 공급기(118)를 포함한다. 하부 전극(126) 상에는 웨이퍼(130)를 지지하기 위한 척(128)이 배치되어 있다. 유도 코일(114)로부터 발생된 플라즈마가 절연 플레이트(120) 내에 형성된 다수의 홀(미도시)을 통해 챔버내로 도입된다. 절연 플레이트(120)의 직경은 M1이며 절연플레이트의 직경에 대응하여 유도 코일의 배치 길이가 결정된다. 그리고, 웨이퍼(130)는 소정 길이(M3)를 가지며 한정막(122)으로부터 소정 거리(M4) 이격되도록 배치되어 있어 이격 부분을 통해 식각 부산물이 배출된다.
도 1a의 장치와 다른 점은, 첫째, 하부 전극(126)의 직경은 절연플레이트(120)의 직경(M1)보다 작은 M2를 갖으며, 둘째, 진공 챔버(112) 내에는, 절연플레이트(120)의 테두리와 접촉하면서 하부 전극(126)쪽으로 신장하는 한정막(122)이 절연플레이트(120)와 수직을 이루지 않고 예각(θ1)을 이루면서 배치되어 있는 점이다. 예를 들어 한정막(122)은 예각이 45 내지 89도가 되도록 설계됨이 바람직하다. 따라서, 도 2에 도시된 절연플레이트(120)와 하부 전극(126)이 원형 평판이므로 한정막(122)은 실질적으로 하부 전극(126)쪽으로 진행하면서 직경이 감소하는 원통형상을 하고 있고, 플라즈마영역(124)도 이와 동일한 형상을 한다. 따라서, 수직 한정막을 채용하는 기술에 비해, 웨이퍼 인접 부분에서의 플라즈마밀도가 증가하고, 특히 웨이퍼의 중앙 부분 보다 가장 자리 부분의 밀도가 다소 증가하게 되나 궁극적으로는 전체적으로 균일한 플라즈마 밀도를 형성하게 된다.
한편, 도 1a의 웨이퍼(30)와 도 2의 웨이퍼(130)가 동일한 직경을 가질 경우에는 도 1a의 절연 플레이트(20)의 직경(L1)에 비해 도 2의 절연 플레이트(120)의 직경(M1)이 크므로, 도 1a의 유도 코일(14)의 배치 길이보다 도 2의 유도 코일(114)의 배치 길이가 더 길게 된다.
구체적으로 유도 코일(114)이 배치된 길이 및 절연 플레이트(120)의 직경(M1)은 식각 대상이 되는 웨이퍼(130)의 직경(M3)의 140%이상이 되게 하며, 하부 전극(126)의 직경(M2)의 약 120% 이상이 되게 할 수 있다. 그리고, 하부 전극(126)의 테두리와 웨이퍼(130)의 테두리간의 거리인 M4는 웨이퍼 직경(M3)의 10 내지 15%가 되도록 설계할 수 있다. 보다 구체적으로, 웨이퍼의 직경(M3)이 300mm일 경우, 절연 플레이트(120)의 직경(M1)은 약 420mm 이상으로 설계하고, 하부 전극(M2)의 길이는 약 360mm 이상으로 설계한다. 그리고, M4는 30 내지 45mm가 되도록 설계한다.
전술한 실시예에 의하면, 제 1 전원 공급기(116)와 제 2 전원 공급기(118)로부터 공급되는 전원을 증가시키지 않고 공정 챔버내의 압력 조건을 변화시키지 않더라도, 관형상의 한정막(122)에 의해 결정되는 플라즈마영역(124)의 크기(부피)가 식각 대상인 웨이퍼에 가까워질 수록 감소하게 된다. 따라서, 동일량의 플라즈마 소스가 사용되더라도 웨이퍼에 작용하는 유효 플라즈마의 밀도는 증가하게 된다. 그런데, 이러한 플라즈마의 밀도 증가는 웨이퍼의 중앙 부분에 비해 상대적으로 낮은 밀도를 갖는 가장 자리 부분에서 더 크게 나타나므로, 웨이퍼 전체에 걸친 플라즈마의 분포의 균일성을 개선할 수 있으며, 결과적으로 패턴의 식각율의 균일성을 확보할 수 있다.
또한, 플라즈마 소스를 발생시키는 유도 코일(114)이 배치되는 길이가 절연플레이트(120)의 길이 증가량에 대응하여 커졌으므로, 도 1a의 유도 코일(14)로부터 발생된 유도 인덕턴스 보다 큰 유도 인덕턴스가 발생되어, 궁극적으로 고밀도의 플라즈마를 얻을 수 있다.
도 1b의 플라즈마 식각 장치에 본 발명의 사상을 적용한 예들이 도 3 내지 도 5에 나타나 있다.
도 3에서, 챔버(212)의 상부가 돔 형상을 하고 있으므로, 챔버(212)의 상부에 배치되는 절연 플레이트(220)도 소정의 곡률 반경을 갖는 돔 형상을 하고 있다. 절연 플레이트(220)의 곡률 반경은 도 1b의 절연 플레이트(50)의 곡률 반경과 동일하거나 크게 설계할 수 있다. 다만, 절연 플레이트(220)의 투사 길이(D1)는 하부 전극(226)의 직경(D2) 보다 크게 형성되어 있다.
도 1b의 웨이퍼(60)의 직경과 도 3의 웨이퍼(230)의 직경(D3)이 동일할 경우, 절연 플레이트(220)의 투사 길이(D1)는 도 1b의 절연 플레이트(50)의 투사 길이(L4)보다 크게 설계한다. 챔버(212)의 돔 외면에 배치되는 유도 코일(214)의 배치 길이 또는 수도 도 1b의 유도 코일(44)에 비해 증가하게 된다. 따라서, 제 1 전원 공급기(216)로부터 도 1b의 전원 공급기(46)가 제공하는 전원과 동일한 전력이 제공되더라도, 유도 코일(214)로부터 발생되는 인덕턴스가 증가하게 된다. 즉, 플라즈마 소스의 양이 증가하게 된다.
그리고, 전술한 바와 같이, 절연 플레이트(220)의 투사 길이(D1)는 하부 전극(226)의 직경(D2) 보다 크게 형성되어 있고, 도 2에서와 같이 한정막(222)이 돔 형상의 절연플레이트(212)의 테두리와 접하면서 웨이퍼(230)가 위치하는 쪽으로 절연플레이트(220)의 투사면과 예각(θ2)을 형성하면서 신장한다. 따라서, 플라즈마 영역(224)의 플라즈마 밀도가 웨이퍼에 가까워지면서 증가하고 특히 가장 자리 부분에서 밀도 증가가 두드러지므로, 고밀도의 플라즈마를 얻음과 동시에 웨이퍼(230) 전반에 걸친 식각 균일성을 향상시킬 수 있다.
미설명된 부호 218은 고주파 전원 공급기이며, 228은 웨이퍼(230)를 지지하는 척을 나타내는 것으로, 각각 도 2의 참조 부호 118, 128에 대응된다. 그리고, D4는 웨이퍼(230)로부터 한정막(222) 또는 하부 전극(226)의 테두리까지의 거리를 나타내는 것으로, 도 2의 M4에 대응된다.
구체적인 예로서, 예각 θ2는 45 내지 89도의 범위이며, 유도 코일이 배치된 길이 및 절연 플레이트(220)의 직경(D1)은 식각 대상이 되는 웨이퍼(230)의 직경(D3)의 140%이상이 되게 하며, 하부 전극(226)의 직경(D2)의 약 120% 이상이 되게 할 수 있다. 그리고, 하부 전극(226)의 테두리와 웨이퍼(230)의 테두리간의 거리인 D4는 웨이퍼 직경(M3)의 10 내지 15%가 되도록 설계할 수 있다. 보다 구체적으로, 웨이퍼의 직경(D3)이 300mm일 경우, 절연 플레이트(220)의 직경(D1)은 약 420mm 이상으로 설계하고, 하부 전극(D2)의 길이는 약 360mm 이상으로 설계한다. 그리고, D4는 30 내지 45mm가 되도록 설계한다.
도 4에서, 참조 번호 312, 314, 316, 318, 326, 328 및 330은 도 3의 212, 214, 216, 218, 226, 228 및 230와 동일한 요소이다. 플라즈마의 집속은 경사진 한정막에 의해 수행되지 않고 돔 형상의 절연 플레이트의 곡률 반경을 조절함으로서 달성된다. 돔 형상의 절연 플레이트(320a+320b)는 두 부분으로 구성된다. 곡률 반경이 상대적으로 큰 제 1 부분(320a)과 곡률 반경이 상대적으로 작은 제 2 부분(320b)으로 구성되어 있다. 따라서, 제 1 부분(320a)의 투사 길이(N1)가 제 2 부분(320b)의 투사 길이(N2)보다 길게 된다. 제 2 부분(320b)의 투사 길이(N2)는 절연창(320)의 투사 길이를 의미한다. 한편, 제 2 부분(320b)의 투사 길이(N2)는 하부 전극(326)의 직경(N3)과 실질적으로 같은 길이를 갖도록 설계된다. 여기서, 제 2 부분(320b)의 곡률 반경 또는 투사 길이(N2)는 웨이퍼(330)의 직경(N4), 웨이퍼(330)와 한정막(322)과의 거리(N5) 그리고 한정막(322)의 높이에 의해 결정될 수 있다.
한편, 제 1 부분(320a)의 곡률 반경은 도 3의 절연 플레이트(220)의 곡률 반경과 동일하게 설계할 수 있으며, 그럴 경우 제 1 부분의 투사 길이(N1)는 도 3의 D1과 동일한 크기를 갖게 된다. 제 2 부분(320b)의 곡률 반경이 제 1 부분의 것에 비해 작으므로, 제 2 부분의 투사 길이(N2)도 감소한다. 따라서, 제 1 부분(320a)에 의해 결정되는 제 1 플라즈마영역(324a)에서의 플라즈마 밀도에 비해 제 2 부분(320b)에 의해 결정되는 제 2 플라즈마영역(324b)의 플라즈마 밀도는 증가하게 된다. 특히 제 2 플라즈마영역(324b)의 중앙보다 가장 자리에서 밀도 증가가 크게 나타난다.
제 2 부분(320b)의 테두리에서부터 웨이퍼(330)로 수직 신장하는 한정막(322)은 제 2 부분(320b)의 투사면과 수직을 이룬다. 제 2 부분(320b)의 투사면이란 절연 플레이트(320)의 투사면을 의미한다. 따라서, 플라즈마 영역(324b)에서의 밀도 분포가 플라즈마 영역(324c)에서도 유지된다.
그리고 도 2 및 도 3에서와 같이, 절연 플레이트(320)의 곡면의 길이 증가에 따라 유도 코일(314)의 배치 길이가 증가함으로써, 전원과 압력 조건의 변화없이도 유도 코일(314)로부터 발생되는 플라즈마 소스의 양을 증가시킬 수 있다.
구체적으로, 제 1 부분(320a)의 투사 길이(N1)는 웨이퍼(330)의 직경(N4)의 약 140%이상으로 설계하고, 제 2 부분(320b)의 투사 길이(N2) 또는 하부 전극(326)의 직경(N3)은 웨이퍼(330)의 직경(N4)의 약 120% 이상으로 설계한다. 하부 전극(326)의 테두리와 웨이퍼(330)의 테두리간의 거리인 N5는 웨이퍼 직경(M4)의 10 내지 15%가 되도록 설계할 수 있다. 보다 구체적으로, 웨이퍼의 직경(N3)이 300mm일 경우, 제 1 부분(320a)의 투사 길이(N1)는 약 420mm 이상으로 설계하고, 제 2 부분(320b)의 투사 길이(N2) 또는 하부 전극(326)의 직경(N3)은 약 360mm 이상으로 설계한다. 그리고, N5는 30 내지 45mm가 되도록 설계한다.
도 5에서, 참조 번호 412, 414, 416, 418, 426, 428 및 430은 도 3의 212, 214, 216, 218, 226, 228 및 230와 동일한 요소이다. 도 5의 식각 장치에서는 플라즈마는 절연 플레이트(420)의 곡률 반경을 조절함에 의해 1차적으로 집속되고 한정막(422)을 소정의 각(θ3)을 갖고 경사지게 설계함으로써 2차 집속된다.
돔 형상의 절연 플레이트(420a+420b)는 도 4의 절연 플레이트(320a+320b)와같이 두 부분으로 구성된다. 상대적으로 곡률 반경(P1)이 큰 제 1 부분(420a)과 상대적으로 곡률 반경(P2)이 작은 제 2 부분(420b)으로 구성되어 있다. 제 1 부분(420a)의 투사 길이(P1)는 제 2 부분(420b)의 투사 길이(P2) 또는 하부 전극(426)의 직경(P3)보다 크게 형성되어 있다. 제 2 부분(420b)의 투사 길이(P2)는 절연 플레이트(420)의 투사 길이를 의미한다. 그리고, 제 2 부분(420b)와 연결되는 한정막(422)은 절연플레이트(420)의 투사면과 예각(θ3)을 이루면서 하부 전극(426)쪽으로 신장하고 있다.
웨이퍼(430)의 직경(P4), 제 2 부분의 투사 길이(P2), 하부 전극(426)의 직경(P3) 및 웨이퍼(430)와 한정막(422) 간의 거리(P5)의 구체적인 예 및 이들 간의 관계는 전술한 실시예들에서 사용된 조건이 적용될 수 있다. 또한, 예각(θ3)의 조건도 전술한 예들의 것을 적용할 수 있다.
도 3이나 도 4의 식각 장치와 비교하면, 전술한 바와 같이, 2차에 걸쳐 플라즈마가 집속되므로, 유효 플라즈마의 밀도를 높임과 동시에 웨이퍼 전반에 걸친 플라즈마 밀도와 식각률의 균일성이 더욱 향상되는 효과가 있다. 또한, 도 3 및 도 4의 장치에서 사용된 웨이퍼(230, 3330)와 동일한 직경을 갖는 웨이퍼(430)를 사용하고 동일한 전원을 사용하더라도, 도 5의 제 1 부분(420a)의 투사 길이(P1)는 도3의 절연플레이트(220)의 투사 길이(D1) 및 도 4의 제 1 부분(320a)의 투사 길이(N1)의 것보다 크다. 따라서, 챔버(412)의 상면에 장착되는 유도 코일(414)의 배치 길이 또는 수가 더욱 증가하므로, 발생되는 유도 인덕턴스도 더욱 증가하게 된다. 즉, 전술한 예들에 비해 더욱 밀도가 증가된 플라즈마를 얻을 수 있다.
본 발명에 의하면, 웨이퍼의 크기를 고려하여 절연 플레이트에 인접한 부분에서 형성되는 플라즈마영역을 웨이퍼 또는 공정 처리 대상 근처에서 형성되는 플라즈마 영역을 축소시키도록 함으로써, 유효 플라즈마의 밀도를 높임과 동시에 웨이퍼의 가장 자리 부분의 플라즈마 밀도를 향상시킨다. 따라서 설계 상태로 패턴을 형성함과 동시에 절연플레이트쪽에서의 플라즈마 밀도의 불균일성이 웨이퍼 또는 하부 전극쪽에서는 균일한 분포로 바뀌게 되어, 식각률 또는 증착률의 균일성이 향상된다.
이상 설명한 실시예들에서는 플라즈마 소스를 발생시키는 전원 공급기(116)와 유도 코일(114)을 사용되었으나, 그 밖에 마이크로파, 전자 공명파(electron cyclotron resonance wave) 반응성 이온 식각 소스 등이 사용될 수 있다.
그리고, 본 실시예들에서는 챔버와 한정막을 독립적인 요소로 설명하였으나, 별도의 한정막이 설치되지 않는 챔버에서는 챔버의 벽이 한정막의 역할을 한다. 따라서, 그럴 경우에는 웨이퍼가 위치하는 전극쪽으로 진행하면서 챔버 벽의 직경이 감소하도록 챔버를 설계할 수 있다. 또한, 챔버의 형상이 원통형인 경우에 한정하여 설명하였으나, 본 발명의 사상을 이에 한정되지 않고 육면체의 챔버를 사용하는 경우에도 본 발명의 사상이 적용될 수 있음은 당업자에게 자명하다.
본 발명의 사상은 상부 전극 및 하부 전극 양자에 외부의 전원이 연결되어 있는 플라즈마를 이용한 장치외에도 챔버 내에 설치되며 절연플레이트를 사이에 두고 웨이퍼와 대향하는 상부 전극(미도시)에만 외부 전원이 연결되어 있는 플라즈마장치, 웨이퍼가 놓여있는 하부 전극에만 외부의 전원이 연결되어 있는 자기 반응성 이온 식각 장치(MERIE:Magnetic-Enhanced Reactive Ion Etching)등에도 본 발명의 사상이 적용될 수 있다.

Claims (18)

  1. 삭제
  2. 반도체 소자의 제조 공정이 진행되는 챔버와
    상기 챔버 내에 설치되어, 상기 챔버 상단에 위치하는 플라즈마 영역보다 공정 처리 대상의 인접 부분에 위치하는 플라즈마 영역을 감소시킴으로써 플라즈마를 집속시키는 플라즈마 집속 장치를 포함하는 반도체 제조 장치로서, 상기 플라즈마 집속 장치는,
    제 1 길이를 갖으며 상기 공정 처리 대상이 위치하는 하부전극,
    상기 하부 전극에 대향하며 상기 제 1 길이보다 큰 제 2 길이를 갖는 절연 플레이트 및
    상기 절연 플레이트의 테두리와 접하면서 상기 절연 플레이트의 대향하는 양 끝단을 잇는 평면과 예각을 이루면서 상기 하부 전극의 테두리를 향해 일직선으로 신장하는 한정막을 포함하며, 상기 한정막의 바닥면의 길이는 상기 공정 처리 대상의 길이보다 큰 반도체 제조 장치.
  3. 제 2 항에 있어서, 상기 절연 플레이트는 제 1 곡률 반경을 갖는 제 1 부분과 상기 제 1 곡률 반경보다 작은 제 2 곡률 반경을 갖는 제 2 부분을 포함하며,상기 절연 플레이트의 제 2 부분의 테두리에 상기 한정막이 접하는 반도체 제조 장치
  4. 제 2 항에 있어서, 상기 절연 플레이트는 소정의 곡률 반경을 갖는 돔 형상이며, 상기 제 2 길이는 상기 절연 플레이트의 투사 길이인 반도체 제조 장치.
  5. 제 2 항에 있어서, 상기 절연 플레이트는 소정의 직경을 갖는 원형 평판이며, 상기 제 2 길이는 상기 절연 플레이트의 직경인 반도체 제조 장치.
  6. 반도체 소자의 제조 공정이 진행되는 챔버와
    상기 챔버 내에 설치되어, 상기 챔버 상단에 위치하는 플라즈마 영역보다 공정 처리 대상의 인접 부분에 위치하는 플라즈마 영역을 감소시킴으로써 플라즈마를 집속시키는 플라즈마 집속 장치를 포함하는 반도체 제조 장치로서, 상기 플라즈마 집속 장치는,
    제 1 길이를 갖으며 상기 공정 처리 대상이 위치하는 하부 전극,
    상기 하부 전극과 대향 배치되며, 제 1 곡률 반경을 갖는 제 1 부분과 상기 제 1 곡률 반경보다 작은 제 2 곡률 반경을 갖는 제 2 부분을 포함하는 돔 형상의 절연플레이트 및
    상기 절연 플레이트의 제 2 부분의 노출된 테두리와 접하면서, 상기 하부 전극으로 일직선으로 신장하는 한정막을 포함하고,
    상기 절연 플레이트의 투사 길이인 제 2 길이는 상기 제 1 길이보다 크고, 상기 한정막의 바닥면의 길이는 상기 공정 처리 대상의 길이보다 큰 반도체 제조 장치.
  7. 제 6 항에 있어서, 상기 한정막은 절연 플레이트의 투사면과 실질적으로 수직인 반도체 제조 장치.
  8. 제 2항 또는 제 6항에 있어서, 상기 공정 처리 대상은 제3의 길이를 갖는 웨이퍼이고, 상기 하부 전극 상면에 배치되되 상기 웨이퍼를 지지하기 위한 척을 더 구비하는 반도체 제조 장치.
  9. 제 8 항에 있어서, 상기 제 2 길이는 상기 제 3 길이의 약 140%이상인 반도체 제조 장치.
  10. 제 9항에 있어서, 상기 한정막의 바닥면의 길이는 상기 제 3 길이의 약 120%인 반도체 제조 장치.
  11. 제 10항에 있어서, 상기 한정막의 바닥 테두리로부터 상기 웨이퍼에 이르는 거리는 상기 제 3 길이의 약 10 내지 15%인 반도체 제조 장치.
  12. 제 10 항에 있어서, 상기 제 2 길이는 약 420mm 이상이며 상기 제 3 길이는 약 300mm인 반도체 제조 장치.
  13. 제 12 항에 있어서, 상기 한정막의 바닥 테두리의 직경은 약 360mm 이상인 반도체 제조 장치.
  14. 제 2 항에 있어서, 상기 예각은 45 내지 89도인 반도체 제조 장치.
  15. 제 2 항에 있어서, 상기 한정막은 상기 진공 챔버의 측벽을 구성하는 반도체 제조 장치.
  16. 제 2 항 또는 제 6 항에 있어서, 상기 챔버의 외부에 설치되어 상기 챔버 내로 도입되는 플라즈마를 발생시키는 플라즈마 발생 장치를 더 포함하는 반도체 제조 장치.
  17. 제 16 항에 있어서, 상기 플라즈마 발생 장치는 상기 하부 전극과 연결되는 제 1 전원 공급기를 포함하는 반도체 제조 장치.
  18. 제 17 항에 있어서, 상기 플라즈마 발생 장치는 상기 챔버의 외면에 장착되는 다수의 유도 코일과 다수의 유도 코일에 연결된 제 2 전원 공급기를 포함하는 반도체 제조 장치.
KR10-2001-0024045A 2001-05-03 2001-05-03 반도체 소자의 제조 장치 KR100408405B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0024045A KR100408405B1 (ko) 2001-05-03 2001-05-03 반도체 소자의 제조 장치
US10/003,412 US6833050B2 (en) 2001-05-03 2001-12-06 Apparatus for manufacturing semiconductor device
JP2002022421A JP4391055B2 (ja) 2001-05-03 2002-01-30 半導体素子の製造装置
GB0210301A GB2381374B (en) 2001-05-03 2002-05-03 Apparatus for manufacturing semiconductor device
US10/875,950 US7442272B2 (en) 2001-05-03 2004-06-25 Apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0024045A KR100408405B1 (ko) 2001-05-03 2001-05-03 반도체 소자의 제조 장치

Publications (2)

Publication Number Publication Date
KR20020084617A KR20020084617A (ko) 2002-11-09
KR100408405B1 true KR100408405B1 (ko) 2003-12-06

Family

ID=19709007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0024045A KR100408405B1 (ko) 2001-05-03 2001-05-03 반도체 소자의 제조 장치

Country Status (4)

Country Link
US (2) US6833050B2 (ko)
JP (1) JP4391055B2 (ko)
KR (1) KR100408405B1 (ko)
GB (1) GB2381374B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003033647A (ja) * 2001-07-23 2003-02-04 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置
US6682603B2 (en) * 2002-05-07 2004-01-27 Applied Materials Inc. Substrate support with extended radio frequency electrode upper surface
KR20070011505A (ko) * 2004-05-14 2007-01-24 마쯔시다덴기산교 가부시키가이샤 반도체 장치의 제조방법 및 제조장치
KR100532354B1 (ko) * 2004-05-31 2005-11-30 삼성전자주식회사 식각 영역 조절 장치 및 웨이퍼 에지 식각 장치 그리고웨이퍼 에지 식각 방법
KR100650260B1 (ko) * 2005-12-27 2006-11-27 동부일렉트로닉스 주식회사 플라즈마 식각 장비
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
CN104821269B (zh) * 2006-05-22 2017-05-10 吉恩株式会社 感应耦合等离子体反应器
US8493548B2 (en) * 2007-08-06 2013-07-23 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5774539B2 (ja) * 2012-04-16 2015-09-09 Sppテクノロジーズ株式会社 プラズマエッチング方法
US20140038421A1 (en) * 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition Chamber and Injector
GB201304631D0 (en) * 2013-03-14 2013-05-01 Malvern Instr Ltd Monomer detection in protein separation
KR101526507B1 (ko) * 2013-11-15 2015-06-09 피에스케이 주식회사 기판 처리 장치 및 방법
DE102014216195A1 (de) * 2014-08-14 2016-02-18 Robert Bosch Gmbh Vorrichtung zum anisotropen Ätzen eines Substrats und Verfahren zum Betreiben einer Vorrichtung zum anisotropen Ätzen eines Substrats
US10861698B2 (en) * 2017-08-29 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern fidelity enhancement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503879B2 (ja) 1993-06-16 1996-06-05 日本電気株式会社 ドライエッチング装置
JPH0729890A (ja) 1993-07-08 1995-01-31 Kokusai Electric Co Ltd プラズマ発生装置
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
US5746875A (en) * 1994-09-16 1998-05-05 Applied Materials, Inc. Gas injection slit nozzle for a plasma process reactor
JP2770753B2 (ja) 1994-09-16 1998-07-02 日本電気株式会社 プラズマ処理装置およびプラズマ処理方法
US5643394A (en) * 1994-09-16 1997-07-01 Applied Materials, Inc. Gas injection slit nozzle for a plasma process reactor
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP3587919B2 (ja) 1995-12-25 2004-11-10 株式会社ルネサステクノロジ 半導体装置の製造方法
TW335517B (en) * 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
TW349234B (en) 1996-07-15 1999-01-01 Applied Materials Inc RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JPH1072669A (ja) 1996-08-30 1998-03-17 Tokyo Electron Ltd プラズマ処理装置
US6076482A (en) 1997-09-20 2000-06-20 Applied Materials, Inc. Thin film processing plasma reactor chamber with radially upward sloping ceiling for promoting radially outward diffusion
IT1297013B1 (it) * 1997-12-23 1999-08-03 Getters Spa Sistema getter per la purificazione dell'atmosfera di lavoro nei processi di deposizione fisica da vapore
JPH11219914A (ja) 1998-02-02 1999-08-10 Sumitomo Metal Ind Ltd Soi基板の製造方法
US6085688A (en) * 1998-03-27 2000-07-11 Applied Materials, Inc. Method and apparatus for improving processing and reducing charge damage in an inductively coupled plasma reactor
JP2000073175A (ja) 1998-08-28 2000-03-07 Anelva Corp 表面処理装置
KR20020019596A (ko) 1999-08-06 2002-03-12 브라이언 알. 바흐맨 기판의 표면을 가로질러 주입량의 균일성을 제공하기 위한장치 및 방법
US6296747B1 (en) * 2000-06-22 2001-10-02 Applied Materials, Inc. Baffled perforated shield in a plasma sputtering reactor

Also Published As

Publication number Publication date
US20020162629A1 (en) 2002-11-07
JP4391055B2 (ja) 2009-12-24
GB2381374B (en) 2003-09-17
US20040231797A1 (en) 2004-11-25
GB0210301D0 (en) 2002-06-12
US7442272B2 (en) 2008-10-28
JP2002343778A (ja) 2002-11-29
KR20020084617A (ko) 2002-11-09
GB2381374A (en) 2003-04-30
US6833050B2 (en) 2004-12-21

Similar Documents

Publication Publication Date Title
KR100297552B1 (ko) 반도체소자제조용식각장치의절연창
KR100408405B1 (ko) 반도체 소자의 제조 장치
KR100725037B1 (ko) 반도체 플라즈마 처리 장치 및 방법
US7837825B2 (en) Confined plasma with adjustable electrode area ratio
US20100101727A1 (en) Capacitively coupled remote plasma source with large operating pressure range
EP1079671A2 (en) Antenna device for generating inductively coupled plasma
US10418224B2 (en) Plasma etching method
US7088047B2 (en) Inductively coupled plasma generator having low aspect ratio
JP2003243378A (ja) 解離及びイオン化の空間的制御のためのプラズマ処理装置
JP2000091329A (ja) プラズマ発生のための電極構造及び半導体素子製造設備
US5997686A (en) Process for setting a working rate distribution in an etching or plasma CVD apparatus
US7015413B2 (en) Plasma generation system having a refractor
US20060005769A1 (en) Plasma processing device
US20020084034A1 (en) Dry etching apparatus and a method of manufacturing a semiconductor device
KR20050049169A (ko) 유도 결합형 플라즈마 발생 장치와 그 유도전기장 발생을위한 안테나 코일 구조
KR100725614B1 (ko) 플라즈마 처리 장치
KR101040541B1 (ko) 플라즈마 발생용 하이브리드 안테나
KR100433032B1 (ko) 포토레지스터 애싱 장치
KR20220133852A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
KR200240816Y1 (ko) 플라즈마 처리 장치
KR20050009367A (ko) 균일한 플라즈마 분포를 발생시키는 플라즈마 소스 및플라즈마 챔버
JP2003338495A (ja) プラズマ処理方法及び装置
JPH0799100A (ja) プラズマ処理装置
JPH0799099A (ja) プラズマ処理装置
JP2004356459A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee