JP3587919B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3587919B2 JP3587919B2 JP33710095A JP33710095A JP3587919B2 JP 3587919 B2 JP3587919 B2 JP 3587919B2 JP 33710095 A JP33710095 A JP 33710095A JP 33710095 A JP33710095 A JP 33710095A JP 3587919 B2 JP3587919 B2 JP 3587919B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- ring member
- insulating ring
- film
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、プラズマを用いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、開発するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
プラズマを用いて半導体ウェハに処理を行うエッチング装置としては、互いに対向する一対の電極を備えたエッチング装置が知られている。
【０００４】
ここで、前記エッチング装置は、一方の電極（試料台）上に半導体ウェハを載置し、これに対向する他方の電極から処理ガスを噴流させると共に、前記２つの電極間に高周波電圧を印加して処理ガスをプラズマ化し、半導体ウェハを加工するものである。
【０００５】
なお、エッチング処理については、エッチング処理時あるいはエッチング処理後の異物発生を防止する技術の研究開発が進められている。
【０００６】
また、プラズマを用いたエッチング装置における半導体ウェハの固定（支持）方法については、クランプ方式と静電チャック方式とが知られている。
【０００７】
まず、クランプ方式のエッチング装置は、エッチング処理時にクランプによって半導体ウェハを直接押えるため、クランプが接触する半導体ウェハの表面外周部の被処理膜（フォトレジスト膜など）を除去する必要がある。
【０００８】
これに伴い、クランプの端部と半導体ウェハの表面外周部の被処理膜との間に空隙部が形成され、その状態でエッチングが行われるため、プラズマが前記空隙部に入り込むこともあり、その結果、半導体ウェハのクランプ近傍に形成された被処理膜が不均一にエッチングされる。
【０００９】
一方、静電チャック方式のエッチング装置では、半導体ウェハを支持する際に、クランプを用いないため、半導体ウェハの側面にプラズマが回り込み、半導体ウェハの側面もしくは裏面に付着した被処理膜がエッチングされる。
【００１０】
さらに、クランプを用いた静電チャック方式のマイクロ波エッチング装置もあり、この場合、クランプ近傍の半導体ウェハの表面に形成された被処理膜、さらに、半導体ウェハの側面または裏面に付着した被処理膜が不均一にエッチングされる。
【００１１】
なお、エッチング装置において異物の発生を防止する技術としては、例えば、特開昭５７−１４５３２１号公報に開示されている。
【００１２】
【発明が解決しようとする課題】
ところが、前記した技術においては、半導体ウェハの表面、側面または裏面に形成されたポリシリコンなどの被処理膜がエッチング処理時に不均一にエッチングされ、さらに、前記被処理膜が酸化膜のウェットエッチング時にリフトオフされ、異物となって半導体ウェハの表面に再付着する。
【００１３】
したがって、半導体ウェハの表面に異物が付着することにより、半導体ウェハの歩留りを低下させるという問題が発生する。
【００１４】
本発明の目的は、半導体ウェハの歩留りを向上させる半導体装置の製造方法を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明による半導体装置の製造方法は、半導体ウェハにフォトレジスト膜を塗布して、前記フォトレジスト膜に所望のパターンを形成した前記半導体ウェハを、試料台に静電吸着法により搭載し、前記試料台と対向して設けられた絶縁性リング部材によって前記半導体ウェハ上に塗布された前記フォトレジスト膜の表面外周部を、前記半導体ウェハの表面の外周端部から中心内方に向かって３〜４ｍｍの範囲の幅で、およびプラズマの通過を阻止可能な微小空隙0. ９ｍｍ以下を保持して、非接触で覆い、前記絶縁性リング部材によってさらに前記半導体ウェハの側面を覆って、前記側面からのプラズマの侵入も阻止し、前記絶縁性リング部材によって覆われない前記半導体ウェハの表面領域をプラズマを用いてドライエッチング処理を行うものである。
【００２０】
これにより、絶縁性リング部材近傍に形成された被処理膜や、半導体ウェハの側面あるいは裏面に付着した被処理膜のエッチングを防止することができる。
【００２１】
その結果、半導体ウェハ上の被処理膜の膜剥がれを防止することができ、異物の発生を防止することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
図１は本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図、図２は本発明のエッチング装置に設けられた絶縁性リング部材の構造の一例を示す図であり、（ａ）は平面図、（ｂ）は拡大部分断面図、図３〜図１４は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図、図１５は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示すプロセスフローである。
【００２５】
なお、本実施の形態によるエッチング装置は、プラズマ１２を用いて半導体ウェハ１にエッチング処理を行うものであり、その一例として、互いに対向する一対の電極を備えたエッチング装置について説明する。
【００２６】
前記エッチング装置の構成は、外部１８と遮断されかつ内部４ａに真空雰囲気を形成可能な真空処理容器４と、真空処理容器４の内部４ａの排気を行う真空ポンプなどの真空排気手段７と、真空処理容器４の内部４ａに処理ガス１３を供給するガス供給手段５と、半導体ウェハ１を支持しかつ電極である試料台２と、試料台２と一対を成しかつ真空処理容器４の内部４ａにプラズマ１２を発生させるプラズマ発生手段である対向電極６と、試料台２に支持された半導体ウェハ１の表面外周部１ｄを覆いかつ試料台２と対向して設けられた絶縁性リング部材３とからなり、エッチング処理時に、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成し、半導体ウェハ１の表面外周部１ｄが絶縁性リング部材３によって非接触で覆われてエッチング処理されるものである。
【００２７】
なお、真空処理容器４の内部４ａには、ガス供給手段５によって処理ガス１３（例えば、Ａｒ、ＣＦ４ 、ＣＨＦ３ など）が対向電極６を介して供給され、それと共に、真空排気手段７によって真空排気が行われることにより、数Ｔｏｒｒ以下の圧力に制御される。
【００２８】
さらに、高周波電源８によって対向電極６と試料台２との間に、例えば、４００ＫＨｚ、１３００Ｗの高周波電圧を印加してプラズマ１２を発生させ、半導体ウェハ１のエッチングを行う。
【００２９】
なお、エッチング中、半導体ウェハ１の冷却は、冷却手段９から試料台２内につながる冷媒通路９ａに所定の液体（または気体）を流すことによって、試料台２を介して行う。
【００３０】
また、試料台２における半導体ウェハ１の吸着は、静電吸着方式によるものであり、リフトピン１０に半導体ウェハ１を載置し、リフトピン１０が取り付けられているリフトピンベース１０ａ、およびリフトピンベース１０ａを保持しているロッド１０ｂをそれぞれ介して、エアシリンダ１１によってリフトピン１０を降下させて行う。
【００３１】
さらに、半導体ウェハ１の試料台２からの取り外しは、前記の逆、つまりエアシリンダ１１によってリフトピン１０を上昇させ、半導体ウェハ１を押し上げて行う。
【００３２】
また、真空処理容器４の内部４ａへの半導体ウェハ１の搬入出は、ゲートバルブ１７を介して行う。
【００３３】
ここで、本実施の形態による絶縁性リング部材３は、半導体ウェハ１の表面外周部１ｄをその全周に渡って非接触で覆うものであり、半導体ウェハ１を試料台２に搭載した際に、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成して覆う。
【００３４】
なお、微小空隙１４は、例えば、０．９ｍｍ程度のものである。
【００３５】
さらに、絶縁性リング部材３は、石英、セラミック、フッ素樹脂などの絶縁性の材料によって形成され、試料台２の昇降運動を案内する試料台ガイド部材１５に、止め金３ａおよび支柱３ｂを介して取り付けられている。
【００３６】
また、本実施の形態による絶縁性リング部材３は、半導体ウェハ１を試料台２に搭載した際に、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを覆うものであり、かつ、オリエンテーションフラットタイプの半導体ウェハ１に対応したものである。
【００３７】
ただし、絶縁性リング部材３が覆う範囲は、前記３〜４ｍｍの範囲に限らず、それよりも狭い範囲または広い範囲を覆っていてもよい。
【００３８】
次に、本実施の形態によるエッチング方法について説明する。
【００３９】
なお、本実施の形態では、図３〜図１２に示すように、１６Ｍ−ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造プロセスの場合について、図１〜図１５を用いて説明する。
【００４０】
ここで、図１５に示すフローは、１６Ｍ−ＤＲＡＭの製造工程を示すものである。
【００４１】
まず、容量（キャパシタ）形成に際し、図３に示すように、ベース基板４７上に素子形成領域であるウェル部４８およびチャネルストッパ４９が形成され、かつウェル部４８に酸化膜２０とゲート電極２１が形成された半導体ウェハ１を準備する。
【００４２】
続いて、図３，図１５に示すように、半導体ウェハ１の表面１ｂ全体に酸化膜２２を塗布し、ゲート電極２１および酸化膜２０をＳｉＯ２ などの酸化膜２２によって覆う酸化膜形成２３を行う。
【００４３】
さらに、図４，図１５に示すように、酸化膜２２上にポリシリコンなどからなる１層目の導体膜２４を形成（堆積）する導体膜形成２５を行う。
【００４４】
その後、図５，図１５に示すように、導体膜２４上に、再びＳｉＯ２ などの酸化膜２６を形成する酸化膜形成２７を行う。
【００４５】
続いて、図６に示すように、酸化膜２６上に、パターニングされたフォトレジスト膜２８を塗布し、さらに、エッチングによって、酸化膜２２，２６（図３、図５参照）および導体膜２４（図４参照）を除去し、接続孔であるコンタクトホール２９を形成する。
【００４６】
すなわち、コンタクトホール形成３０を行う。
【００４７】
続いて、図６に示したフォトレジスト膜２８を除去した後、図７，図１５に示すように、酸化膜２６およびコンタクトホール２９上にポリシリコンなどからなる２層目の導体膜３１を形成（堆積）する導体膜形成３３を行う。
【００４８】
その後、図８に示すように、導体膜３１上に、パターニングされたフォトレジスト膜３４を塗布する（準備する）。
【００４９】
この時、半導体ウェハ１の表面１ｂに対して、予め、乾燥などの前処理を行っておく。
【００５０】
さらに、半導体ウェハ１の表面１ｂにフォトレジスト膜３４を塗布した際に半導体ウェハ１の側面１ａまたは裏面１ｃもしくはその両面に付着したフォトレジスト膜３４を除去する。
【００５１】
ここで、フォトレジスト膜３４を除去する際に、フォトレジスト膜３４の除去とともに、図２（ｂ）に示すように、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲の表面外周部１ｄに形成されたフォトレジスト膜３４を除去する。
【００５２】
つまり、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲のフォトレジスト膜３４を除去し、それ以外のフォトレジスト膜３４をそのまま残す。
【００５３】
ただし、フォトレジスト膜３４の除去範囲は、前記１〜２ｍｍの範囲に限らず、それよりも狭い範囲または広い範囲を除去してもよい。
【００５４】
その後、半導体ウェハ１をエッチング処理が行われる本実施の形態によるエッチング装置の試料台２に搭載し、さらに、図１または図２（ｂ）に示すように、試料台２と対向して設けられた絶縁性リング部材３によって半導体ウェハ１の表面外周部１ｄを覆う。
【００５５】
ここで、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって覆う際に、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを非接触で覆う。
【００５６】
この時、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３とをオーバーラップさせ、さらに、フォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａおよび裏面１ｃへのまわり込みを阻止可能な０．９ｍｍ程度の微小空隙１４を形成することにより、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４を絶縁性リング部材３によって非接触で覆うものである。
【００５７】
なお、フォトレジスト膜３４と絶縁性リング部材３とがオーバーラップしていれば（半導体ウェハ１をその上方から眺めた時にフォトレジスト膜３４と絶縁性リング部材３とが重なっていれば）、フォトレジスト膜３４の除去範囲と絶縁性リング部材３の覆う範囲は、それぞれ前記１〜２ｍｍ、前記３〜４ｍｍ以外の範囲であってもよい。
【００５８】
続いて、本実施の形態によるエッチング装置を用いて、図８，図１３および図１５に示すように、所定のフォトレジスト膜３４および所定の導体膜３１のエッチング処理３５を行う。
【００５９】
すなわち、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって非接触で覆って、フォトレジスト膜３４および導体膜３１のエッチング処理３５を行い、所定のフォトレジスト膜３４および所定の導体膜３１を除去する。
【００６０】
この時、図１３に示すように、プラズマ１２の半導体ウェハ１の側面１ａおよび裏面１ｃへのまわり込みを防止することができる。
【００６１】
その後、図９，図１５に示すように、ウェットエッチングなどによって酸化膜２６（図８参照）を除去するウェットエッチング処理３６を行う。
【００６２】
さらに、図１０，図１５に示すように、酸化膜２２上の所定の導体膜２４を除去するエッチング処理３７を行う。
【００６３】
この時、前記同様、図１，図２および図１４に示す本実施の形態のエッチング装置を用いることにより、プラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを防止することができる。
【００６４】
その後、図１１，図１５に示すように、酸化膜２２、導体膜２４および導体膜３１の露出部に窒化珪素（Ｓｉ３ Ｎ４）などからなる積層形の容量絶縁膜３８を形成する絶縁膜形成３９を行い、さらに、容量絶縁膜３８を酸化する絶縁膜酸化４０を行う。
【００６５】
続いて、図１２，図１５に示すように、容量絶縁膜３８上に、３層目の導体膜４１を形成（堆積）する導体膜形成４２を行う。
【００６６】
これにより、容量であるフィン形キャパシタ４３を形成することができる。
【００６７】
本実施の形態によるエッチング方法および装置によれば、以下のような作用効果が得られる。
【００６８】
すなわち、試料台２に支持された半導体ウェハ１の表面外周部１ｄを覆う絶縁性リング部材３を有し、エッチング処理３５，３７を行う際に、半導体ウェハ１の表面外周部１ｄと絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成し、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって非接触で覆ってエッチング処理３５，３７を行うことにより、プラズマ１２の半導体ウェハ１の側面１ａあるいは裏面１ｃへの回り込みを防止することができる。
【００６９】
さらに、非接触で半導体ウェハ１の表面外周部１ｄを覆うため、絶縁性リング部材３の近傍に形成されたフォトレジスト膜２８，３４や、半導体ウェハ１の側面１ａあるいは裏面１ｃに付着したフォトレジスト膜２８，３４のエッチングを防止することができる。
【００７０】
これにより、半導体ウェハ１上のフォトレジスト膜２８，３４の膜剥がれを防止することができ、異物の発生を防止することができる。
【００７１】
その結果、半導体ウェハ１の歩留りを向上させることができる（歩留りを１０％程度向上させることができる）。
【００７２】
また、半導体ウェハ１の側面１ａまたは裏面１ｃもしくはその両面に付着したフォトレジスト膜２８，３４を除去する際に、フォトレジスト膜２８，３４の除去とともに、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲の表面外周部１ｄに形成されたフォトレジスト膜２８，３４を除去し（それ以外の箇所のフォトレジスト膜２８，３４は残す）、この状態で半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを絶縁性リング部材３によって覆ってエッチング処理３５，３７を行うことにより、半導体ウェハ１の表面外周部１ｄと絶縁性リング部材３とが微小空隙１４を介して重なり合うため、プラズマ１２の回り込みを阻止することができる。
【００７３】
これにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができ、酸化膜のウェットエッチングを行ってもポリシリコンなどの導体膜２４，３１の膜剥がれを防止することができる。
【００７４】
その結果、前記膜剥がれによる異物の半導体ウェハ１への再付着を防止することができるため、半導体ウェハ１の歩留りを向上させることができる。
【００７５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７６】
例えば、前記実施の形態で説明した絶縁性リング部材は、試料台の昇降運動を案内する試料台ガイド部材に取り付けられているものであるが、前記絶縁性リング部材は、図１６〜図１８に示す他の実施の形態のエッチング装置のように、前記試料台ガイド部材以外の部材に取り付けられていてもよい。
【００７７】
ここで、図１６に示すエッチング装置においては、絶縁性リング部材３が真空処理容器４の内壁４ｂに取り付けられている。
【００７８】
また、図１７に示すエッチング装置においては、絶縁性リング部材３が対向電極６に取り付けられている。
【００７９】
さらに、図１８に示すエッチング装置においては、絶縁性リング部材３が可動（昇降）自在に支持されており、昇降手段４４によって絶縁性リング部材３を所望の位置（高さ）で固定することができる。
【００８０】
この場合、絶縁性リング部材３を半導体ウェハ１から離して固定することにより、半導体ウェハ１の側面１ａや裏面１ｃなどにプラズマ１２をまわり込ませることができ、その結果、半導体ウェハ１の側面１ａや裏面１ｃをエッチングすることも可能になる。
【００８１】
なお、図１６〜図１８のエッチング装置においても、前記実施の形態によるエッチング装置と同様の作用効果が得られることは言うまでもない。
【００８２】
また、前記実施の形態によるエッチング装置は、電極である試料台と一対を成す対向電極を備えるものであったが、前記エッチング装置は、図１９に示すようなマイクロ波エッチング装置であってもよい。
【００８３】
すなわち、図１９に示すマイクロ波エッチング装置は、プラズマ発生手段であるマグネトロン４５からマイクロ波４６を発振し、マイクロ波４６を真空処理容器４に照射することにより、真空処理容器４の内部４ａにプラズマ１２を発生させるものであり、このプラズマ１２を用いて半導体ウェハ１にエッチングを行うものである。なお、コイル５０は、プラズマ１２の発生位置などを調節するものである。
【００８４】
このマイクロ波エッチング装置においても、前記実施の形態の絶縁性リング部材３と同様の絶縁性リング部材３を用いることにより、前記実施の形態によるエッチング装置と同様の作用効果を得ることができる。
【００８５】
また、前記実施の形態または前記他の実施の形態によるエッチング装置に設置された絶縁性リング部材は、オリエンテーションフラットタイプの半導体ウェハであっても、ノッチタイプの半導体ウェハであってもどちらにでも適用可能なものである。
【００８６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８７】
（１）．半導体ウェハの表面外周部を覆う絶縁性リング部材を有し、エッチング処理時に、半導体ウェハの表面外周部のフォトレジスト膜と絶縁性リング部材との間に微小空隙を形成し、半導体ウェハの表面外周部を絶縁性リング部材によって非接触で覆ってエッチング処理することにより、プラズマの半導体ウェハの側面あるいは裏面への回り込みを防止することができる。これにより、半導体ウェハ上の被処理膜の膜剥がれを防止することができ、異物の発生を防止することができる。その結果、半導体ウェハの歩留りを向上させることができる。
【００８８】
（２）．半導体ウェハの側面または裏面もしくはその両面に付着したフォトレジスト膜を除去する際に、半導体ウェハの表面の外周端部から中心内方に向かって１〜２ｍｍの範囲の表面外周部に形成されたフォトレジスト膜を除去し、この状態で半導体ウェハの表面の外周端部から中心内方に向かって３〜４ｍｍの範囲の表面外周部を絶縁性リング部材によって覆ってエッチング処理を行うことにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができる。その結果、膜剥がれによる異物の半導体ウェハへの再付着を防止することができるため、半導体ウェハの歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図である。
【図２】本発明のエッチング装置に設けられた絶縁性リング部材の構造の一例を示す図であり、（ａ）は平面図、（ｂ）は拡大部分断面図である。
【図３】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図４】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図５】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図６】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図７】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図８】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図９】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１０】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１１】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１２】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１３】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１４】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１５】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示すプロセスフローである。
【図１６】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１７】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１８】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１９】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【符号の説明】
１ 半導体ウェハ
１ａ 側面
１ｂ 表面
１ｃ 裏面
１ｄ 表面外周部
１ｅ 外周端部
２ 試料台
３ 絶縁性リング部材
３ａ 止め金
３ｂ 支柱
４ 真空処理容器
４ａ 内部
４ｂ 内壁
５ ガス供給手段
６ 対向電極（プラズマ発生手段）
７ 真空排気手段
８ 高周波電源
９ 冷却手段
９ａ 冷媒通路
１０ リフトピン
１０ａ リフトピンベース
１０ｂ ロッド
１１ エアシリンダ
１２ プラズマ
１３ 処理ガス
１４ 微小空隙
１５ 試料台ガイド部材
１６ 中心内方
１７ ゲートバルブ
１８ 外部
２０ 酸化膜
２１ ゲート電極
２２ 酸化膜
２３ 酸化膜形成
２４ 導体膜
２５ 導体膜形成
２６ 酸化膜
２７ 酸化膜形成
２８ フォトレジスト膜
２９ コンタクトホール
３０ コンタクトホール形成
３１ 導体膜
３３ 導体膜形成
３４ フォトレジスト膜
３５ エッチング処理
３６ ウェットエッチング処理
３７ エッチング処理
３８ 容量絶縁膜
３９ 絶縁膜形成
４０ 絶縁膜酸化
４１ 導体膜
４２ 導体膜形成
４３ フィン形キャパシタ
４４ 昇降手段
４５ マグネトロン（プラズマ発生手段）
４６ マイクロ波
４７ ベース基板
４８ ウェル部
４９ チャネルストッパ
５０ コイル
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、プラズマを用いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、開発するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
プラズマを用いて半導体ウェハに処理を行うエッチング装置としては、互いに対向する一対の電極を備えたエッチング装置が知られている。
【０００４】
ここで、前記エッチング装置は、一方の電極（試料台）上に半導体ウェハを載置し、これに対向する他方の電極から処理ガスを噴流させると共に、前記２つの電極間に高周波電圧を印加して処理ガスをプラズマ化し、半導体ウェハを加工するものである。
【０００５】
なお、エッチング処理については、エッチング処理時あるいはエッチング処理後の異物発生を防止する技術の研究開発が進められている。
【０００６】
また、プラズマを用いたエッチング装置における半導体ウェハの固定（支持）方法については、クランプ方式と静電チャック方式とが知られている。
【０００７】
まず、クランプ方式のエッチング装置は、エッチング処理時にクランプによって半導体ウェハを直接押えるため、クランプが接触する半導体ウェハの表面外周部の被処理膜（フォトレジスト膜など）を除去する必要がある。
【０００８】
これに伴い、クランプの端部と半導体ウェハの表面外周部の被処理膜との間に空隙部が形成され、その状態でエッチングが行われるため、プラズマが前記空隙部に入り込むこともあり、その結果、半導体ウェハのクランプ近傍に形成された被処理膜が不均一にエッチングされる。
【０００９】
一方、静電チャック方式のエッチング装置では、半導体ウェハを支持する際に、クランプを用いないため、半導体ウェハの側面にプラズマが回り込み、半導体ウェハの側面もしくは裏面に付着した被処理膜がエッチングされる。
【００１０】
さらに、クランプを用いた静電チャック方式のマイクロ波エッチング装置もあり、この場合、クランプ近傍の半導体ウェハの表面に形成された被処理膜、さらに、半導体ウェハの側面または裏面に付着した被処理膜が不均一にエッチングされる。
【００１１】
なお、エッチング装置において異物の発生を防止する技術としては、例えば、特開昭５７−１４５３２１号公報に開示されている。
【００１２】
【発明が解決しようとする課題】
ところが、前記した技術においては、半導体ウェハの表面、側面または裏面に形成されたポリシリコンなどの被処理膜がエッチング処理時に不均一にエッチングされ、さらに、前記被処理膜が酸化膜のウェットエッチング時にリフトオフされ、異物となって半導体ウェハの表面に再付着する。
【００１３】
したがって、半導体ウェハの表面に異物が付着することにより、半導体ウェハの歩留りを低下させるという問題が発生する。
【００１４】
本発明の目的は、半導体ウェハの歩留りを向上させる半導体装置の製造方法を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明による半導体装置の製造方法は、半導体ウェハにフォトレジスト膜を塗布して、前記フォトレジスト膜に所望のパターンを形成した前記半導体ウェハを、試料台に静電吸着法により搭載し、前記試料台と対向して設けられた絶縁性リング部材によって前記半導体ウェハ上に塗布された前記フォトレジスト膜の表面外周部を、前記半導体ウェハの表面の外周端部から中心内方に向かって３〜４ｍｍの範囲の幅で、およびプラズマの通過を阻止可能な微小空隙0. ９ｍｍ以下を保持して、非接触で覆い、前記絶縁性リング部材によってさらに前記半導体ウェハの側面を覆って、前記側面からのプラズマの侵入も阻止し、前記絶縁性リング部材によって覆われない前記半導体ウェハの表面領域をプラズマを用いてドライエッチング処理を行うものである。
【００２０】
これにより、絶縁性リング部材近傍に形成された被処理膜や、半導体ウェハの側面あるいは裏面に付着した被処理膜のエッチングを防止することができる。
【００２１】
その結果、半導体ウェハ上の被処理膜の膜剥がれを防止することができ、異物の発生を防止することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
図１は本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図、図２は本発明のエッチング装置に設けられた絶縁性リング部材の構造の一例を示す図であり、（ａ）は平面図、（ｂ）は拡大部分断面図、図３〜図１４は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図、図１５は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示すプロセスフローである。
【００２５】
なお、本実施の形態によるエッチング装置は、プラズマ１２を用いて半導体ウェハ１にエッチング処理を行うものであり、その一例として、互いに対向する一対の電極を備えたエッチング装置について説明する。
【００２６】
前記エッチング装置の構成は、外部１８と遮断されかつ内部４ａに真空雰囲気を形成可能な真空処理容器４と、真空処理容器４の内部４ａの排気を行う真空ポンプなどの真空排気手段７と、真空処理容器４の内部４ａに処理ガス１３を供給するガス供給手段５と、半導体ウェハ１を支持しかつ電極である試料台２と、試料台２と一対を成しかつ真空処理容器４の内部４ａにプラズマ１２を発生させるプラズマ発生手段である対向電極６と、試料台２に支持された半導体ウェハ１の表面外周部１ｄを覆いかつ試料台２と対向して設けられた絶縁性リング部材３とからなり、エッチング処理時に、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成し、半導体ウェハ１の表面外周部１ｄが絶縁性リング部材３によって非接触で覆われてエッチング処理されるものである。
【００２７】
なお、真空処理容器４の内部４ａには、ガス供給手段５によって処理ガス１３（例えば、Ａｒ、ＣＦ４ 、ＣＨＦ３ など）が対向電極６を介して供給され、それと共に、真空排気手段７によって真空排気が行われることにより、数Ｔｏｒｒ以下の圧力に制御される。
【００２８】
さらに、高周波電源８によって対向電極６と試料台２との間に、例えば、４００ＫＨｚ、１３００Ｗの高周波電圧を印加してプラズマ１２を発生させ、半導体ウェハ１のエッチングを行う。
【００２９】
なお、エッチング中、半導体ウェハ１の冷却は、冷却手段９から試料台２内につながる冷媒通路９ａに所定の液体（または気体）を流すことによって、試料台２を介して行う。
【００３０】
また、試料台２における半導体ウェハ１の吸着は、静電吸着方式によるものであり、リフトピン１０に半導体ウェハ１を載置し、リフトピン１０が取り付けられているリフトピンベース１０ａ、およびリフトピンベース１０ａを保持しているロッド１０ｂをそれぞれ介して、エアシリンダ１１によってリフトピン１０を降下させて行う。
【００３１】
さらに、半導体ウェハ１の試料台２からの取り外しは、前記の逆、つまりエアシリンダ１１によってリフトピン１０を上昇させ、半導体ウェハ１を押し上げて行う。
【００３２】
また、真空処理容器４の内部４ａへの半導体ウェハ１の搬入出は、ゲートバルブ１７を介して行う。
【００３３】
ここで、本実施の形態による絶縁性リング部材３は、半導体ウェハ１の表面外周部１ｄをその全周に渡って非接触で覆うものであり、半導体ウェハ１を試料台２に搭載した際に、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成して覆う。
【００３４】
なお、微小空隙１４は、例えば、０．９ｍｍ程度のものである。
【００３５】
さらに、絶縁性リング部材３は、石英、セラミック、フッ素樹脂などの絶縁性の材料によって形成され、試料台２の昇降運動を案内する試料台ガイド部材１５に、止め金３ａおよび支柱３ｂを介して取り付けられている。
【００３６】
また、本実施の形態による絶縁性リング部材３は、半導体ウェハ１を試料台２に搭載した際に、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを覆うものであり、かつ、オリエンテーションフラットタイプの半導体ウェハ１に対応したものである。
【００３７】
ただし、絶縁性リング部材３が覆う範囲は、前記３〜４ｍｍの範囲に限らず、それよりも狭い範囲または広い範囲を覆っていてもよい。
【００３８】
次に、本実施の形態によるエッチング方法について説明する。
【００３９】
なお、本実施の形態では、図３〜図１２に示すように、１６Ｍ−ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造プロセスの場合について、図１〜図１５を用いて説明する。
【００４０】
ここで、図１５に示すフローは、１６Ｍ−ＤＲＡＭの製造工程を示すものである。
【００４１】
まず、容量（キャパシタ）形成に際し、図３に示すように、ベース基板４７上に素子形成領域であるウェル部４８およびチャネルストッパ４９が形成され、かつウェル部４８に酸化膜２０とゲート電極２１が形成された半導体ウェハ１を準備する。
【００４２】
続いて、図３，図１５に示すように、半導体ウェハ１の表面１ｂ全体に酸化膜２２を塗布し、ゲート電極２１および酸化膜２０をＳｉＯ２ などの酸化膜２２によって覆う酸化膜形成２３を行う。
【００４３】
さらに、図４，図１５に示すように、酸化膜２２上にポリシリコンなどからなる１層目の導体膜２４を形成（堆積）する導体膜形成２５を行う。
【００４４】
その後、図５，図１５に示すように、導体膜２４上に、再びＳｉＯ２ などの酸化膜２６を形成する酸化膜形成２７を行う。
【００４５】
続いて、図６に示すように、酸化膜２６上に、パターニングされたフォトレジスト膜２８を塗布し、さらに、エッチングによって、酸化膜２２，２６（図３、図５参照）および導体膜２４（図４参照）を除去し、接続孔であるコンタクトホール２９を形成する。
【００４６】
すなわち、コンタクトホール形成３０を行う。
【００４７】
続いて、図６に示したフォトレジスト膜２８を除去した後、図７，図１５に示すように、酸化膜２６およびコンタクトホール２９上にポリシリコンなどからなる２層目の導体膜３１を形成（堆積）する導体膜形成３３を行う。
【００４８】
その後、図８に示すように、導体膜３１上に、パターニングされたフォトレジスト膜３４を塗布する（準備する）。
【００４９】
この時、半導体ウェハ１の表面１ｂに対して、予め、乾燥などの前処理を行っておく。
【００５０】
さらに、半導体ウェハ１の表面１ｂにフォトレジスト膜３４を塗布した際に半導体ウェハ１の側面１ａまたは裏面１ｃもしくはその両面に付着したフォトレジスト膜３４を除去する。
【００５１】
ここで、フォトレジスト膜３４を除去する際に、フォトレジスト膜３４の除去とともに、図２（ｂ）に示すように、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲の表面外周部１ｄに形成されたフォトレジスト膜３４を除去する。
【００５２】
つまり、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲のフォトレジスト膜３４を除去し、それ以外のフォトレジスト膜３４をそのまま残す。
【００５３】
ただし、フォトレジスト膜３４の除去範囲は、前記１〜２ｍｍの範囲に限らず、それよりも狭い範囲または広い範囲を除去してもよい。
【００５４】
その後、半導体ウェハ１をエッチング処理が行われる本実施の形態によるエッチング装置の試料台２に搭載し、さらに、図１または図２（ｂ）に示すように、試料台２と対向して設けられた絶縁性リング部材３によって半導体ウェハ１の表面外周部１ｄを覆う。
【００５５】
ここで、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって覆う際に、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを非接触で覆う。
【００５６】
この時、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４と絶縁性リング部材３とをオーバーラップさせ、さらに、フォトレジスト膜３４と絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａおよび裏面１ｃへのまわり込みを阻止可能な０．９ｍｍ程度の微小空隙１４を形成することにより、半導体ウェハ１の表面外周部１ｄのフォトレジスト膜３４を絶縁性リング部材３によって非接触で覆うものである。
【００５７】
なお、フォトレジスト膜３４と絶縁性リング部材３とがオーバーラップしていれば（半導体ウェハ１をその上方から眺めた時にフォトレジスト膜３４と絶縁性リング部材３とが重なっていれば）、フォトレジスト膜３４の除去範囲と絶縁性リング部材３の覆う範囲は、それぞれ前記１〜２ｍｍ、前記３〜４ｍｍ以外の範囲であってもよい。
【００５８】
続いて、本実施の形態によるエッチング装置を用いて、図８，図１３および図１５に示すように、所定のフォトレジスト膜３４および所定の導体膜３１のエッチング処理３５を行う。
【００５９】
すなわち、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって非接触で覆って、フォトレジスト膜３４および導体膜３１のエッチング処理３５を行い、所定のフォトレジスト膜３４および所定の導体膜３１を除去する。
【００６０】
この時、図１３に示すように、プラズマ１２の半導体ウェハ１の側面１ａおよび裏面１ｃへのまわり込みを防止することができる。
【００６１】
その後、図９，図１５に示すように、ウェットエッチングなどによって酸化膜２６（図８参照）を除去するウェットエッチング処理３６を行う。
【００６２】
さらに、図１０，図１５に示すように、酸化膜２２上の所定の導体膜２４を除去するエッチング処理３７を行う。
【００６３】
この時、前記同様、図１，図２および図１４に示す本実施の形態のエッチング装置を用いることにより、プラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを防止することができる。
【００６４】
その後、図１１，図１５に示すように、酸化膜２２、導体膜２４および導体膜３１の露出部に窒化珪素（Ｓｉ３ Ｎ４）などからなる積層形の容量絶縁膜３８を形成する絶縁膜形成３９を行い、さらに、容量絶縁膜３８を酸化する絶縁膜酸化４０を行う。
【００６５】
続いて、図１２，図１５に示すように、容量絶縁膜３８上に、３層目の導体膜４１を形成（堆積）する導体膜形成４２を行う。
【００６６】
これにより、容量であるフィン形キャパシタ４３を形成することができる。
【００６７】
本実施の形態によるエッチング方法および装置によれば、以下のような作用効果が得られる。
【００６８】
すなわち、試料台２に支持された半導体ウェハ１の表面外周部１ｄを覆う絶縁性リング部材３を有し、エッチング処理３５，３７を行う際に、半導体ウェハ１の表面外周部１ｄと絶縁性リング部材３との間にプラズマ１２の半導体ウェハ１の側面１ａへのまわり込みを阻止可能な微小空隙１４を形成し、半導体ウェハ１の表面外周部１ｄを絶縁性リング部材３によって非接触で覆ってエッチング処理３５，３７を行うことにより、プラズマ１２の半導体ウェハ１の側面１ａあるいは裏面１ｃへの回り込みを防止することができる。
【００６９】
さらに、非接触で半導体ウェハ１の表面外周部１ｄを覆うため、絶縁性リング部材３の近傍に形成されたフォトレジスト膜２８，３４や、半導体ウェハ１の側面１ａあるいは裏面１ｃに付着したフォトレジスト膜２８，３４のエッチングを防止することができる。
【００７０】
これにより、半導体ウェハ１上のフォトレジスト膜２８，３４の膜剥がれを防止することができ、異物の発生を防止することができる。
【００７１】
その結果、半導体ウェハ１の歩留りを向上させることができる（歩留りを１０％程度向上させることができる）。
【００７２】
また、半導体ウェハ１の側面１ａまたは裏面１ｃもしくはその両面に付着したフォトレジスト膜２８，３４を除去する際に、フォトレジスト膜２８，３４の除去とともに、半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって１〜２ｍｍの範囲の表面外周部１ｄに形成されたフォトレジスト膜２８，３４を除去し（それ以外の箇所のフォトレジスト膜２８，３４は残す）、この状態で半導体ウェハ１の表面１ｂの外周端部１ｅから中心内方１６に向かって３〜４ｍｍの範囲の表面外周部１ｄを絶縁性リング部材３によって覆ってエッチング処理３５，３７を行うことにより、半導体ウェハ１の表面外周部１ｄと絶縁性リング部材３とが微小空隙１４を介して重なり合うため、プラズマ１２の回り込みを阻止することができる。
【００７３】
これにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができ、酸化膜のウェットエッチングを行ってもポリシリコンなどの導体膜２４，３１の膜剥がれを防止することができる。
【００７４】
その結果、前記膜剥がれによる異物の半導体ウェハ１への再付着を防止することができるため、半導体ウェハ１の歩留りを向上させることができる。
【００７５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７６】
例えば、前記実施の形態で説明した絶縁性リング部材は、試料台の昇降運動を案内する試料台ガイド部材に取り付けられているものであるが、前記絶縁性リング部材は、図１６〜図１８に示す他の実施の形態のエッチング装置のように、前記試料台ガイド部材以外の部材に取り付けられていてもよい。
【００７７】
ここで、図１６に示すエッチング装置においては、絶縁性リング部材３が真空処理容器４の内壁４ｂに取り付けられている。
【００７８】
また、図１７に示すエッチング装置においては、絶縁性リング部材３が対向電極６に取り付けられている。
【００７９】
さらに、図１８に示すエッチング装置においては、絶縁性リング部材３が可動（昇降）自在に支持されており、昇降手段４４によって絶縁性リング部材３を所望の位置（高さ）で固定することができる。
【００８０】
この場合、絶縁性リング部材３を半導体ウェハ１から離して固定することにより、半導体ウェハ１の側面１ａや裏面１ｃなどにプラズマ１２をまわり込ませることができ、その結果、半導体ウェハ１の側面１ａや裏面１ｃをエッチングすることも可能になる。
【００８１】
なお、図１６〜図１８のエッチング装置においても、前記実施の形態によるエッチング装置と同様の作用効果が得られることは言うまでもない。
【００８２】
また、前記実施の形態によるエッチング装置は、電極である試料台と一対を成す対向電極を備えるものであったが、前記エッチング装置は、図１９に示すようなマイクロ波エッチング装置であってもよい。
【００８３】
すなわち、図１９に示すマイクロ波エッチング装置は、プラズマ発生手段であるマグネトロン４５からマイクロ波４６を発振し、マイクロ波４６を真空処理容器４に照射することにより、真空処理容器４の内部４ａにプラズマ１２を発生させるものであり、このプラズマ１２を用いて半導体ウェハ１にエッチングを行うものである。なお、コイル５０は、プラズマ１２の発生位置などを調節するものである。
【００８４】
このマイクロ波エッチング装置においても、前記実施の形態の絶縁性リング部材３と同様の絶縁性リング部材３を用いることにより、前記実施の形態によるエッチング装置と同様の作用効果を得ることができる。
【００８５】
また、前記実施の形態または前記他の実施の形態によるエッチング装置に設置された絶縁性リング部材は、オリエンテーションフラットタイプの半導体ウェハであっても、ノッチタイプの半導体ウェハであってもどちらにでも適用可能なものである。
【００８６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８７】
（１）．半導体ウェハの表面外周部を覆う絶縁性リング部材を有し、エッチング処理時に、半導体ウェハの表面外周部のフォトレジスト膜と絶縁性リング部材との間に微小空隙を形成し、半導体ウェハの表面外周部を絶縁性リング部材によって非接触で覆ってエッチング処理することにより、プラズマの半導体ウェハの側面あるいは裏面への回り込みを防止することができる。これにより、半導体ウェハ上の被処理膜の膜剥がれを防止することができ、異物の発生を防止することができる。その結果、半導体ウェハの歩留りを向上させることができる。
【００８８】
（２）．半導体ウェハの側面または裏面もしくはその両面に付着したフォトレジスト膜を除去する際に、半導体ウェハの表面の外周端部から中心内方に向かって１〜２ｍｍの範囲の表面外周部に形成されたフォトレジスト膜を除去し、この状態で半導体ウェハの表面の外周端部から中心内方に向かって３〜４ｍｍの範囲の表面外周部を絶縁性リング部材によって覆ってエッチング処理を行うことにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができる。その結果、膜剥がれによる異物の半導体ウェハへの再付着を防止することができるため、半導体ウェハの歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図である。
【図２】本発明のエッチング装置に設けられた絶縁性リング部材の構造の一例を示す図であり、（ａ）は平面図、（ｂ）は拡大部分断面図である。
【図３】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図４】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図５】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図６】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図７】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図８】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図９】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１０】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１１】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１２】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１３】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１４】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。
【図１５】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示すプロセスフローである。
【図１６】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１７】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１８】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【図１９】本発明の他の実施の形態であるエッチング装置の構造の一例を示す部分断面図である。
【符号の説明】
１ 半導体ウェハ
１ａ 側面
１ｂ 表面
１ｃ 裏面
１ｄ 表面外周部
１ｅ 外周端部
２ 試料台
３ 絶縁性リング部材
３ａ 止め金
３ｂ 支柱
４ 真空処理容器
４ａ 内部
４ｂ 内壁
５ ガス供給手段
６ 対向電極（プラズマ発生手段）
７ 真空排気手段
８ 高周波電源
９ 冷却手段
９ａ 冷媒通路
１０ リフトピン
１０ａ リフトピンベース
１０ｂ ロッド
１１ エアシリンダ
１２ プラズマ
１３ 処理ガス
１４ 微小空隙
１５ 試料台ガイド部材
１６ 中心内方
１７ ゲートバルブ
１８ 外部
２０ 酸化膜
２１ ゲート電極
２２ 酸化膜
２３ 酸化膜形成
２４ 導体膜
２５ 導体膜形成
２６ 酸化膜
２７ 酸化膜形成
２８ フォトレジスト膜
２９ コンタクトホール
３０ コンタクトホール形成
３１ 導体膜
３３ 導体膜形成
３４ フォトレジスト膜
３５ エッチング処理
３６ ウェットエッチング処理
３７ エッチング処理
３８ 容量絶縁膜
３９ 絶縁膜形成
４０ 絶縁膜酸化
４１ 導体膜
４２ 導体膜形成
４３ フィン形キャパシタ
４４ 昇降手段
４５ マグネトロン（プラズマ発生手段）
４６ マイクロ波
４７ ベース基板
４８ ウェル部
４９ チャネルストッパ
５０ コイル
Claims (1)
- 半導体ウェハにフォトレジスト膜を塗布して、前記フォトレジスト膜に所望のパターンを形成した前記半導体ウェハを、試料台に静電吸着法により搭載し、
前記試料台と対向して設けられた絶縁性リング部材によって前記半導体ウェハ上に塗布された前記フォトレジスト膜の表面外周部を、前記半導体ウェハの表面の外周端部から中心内方に向かって３〜４ｍｍの範囲の幅で、およびプラズマの通過を阻止可能な微小空隙0. ９ｍｍ以下を保持して、非接触で覆い、
前記絶縁性リング部材によってさらに前記半導体ウェハの側面を覆って、前記側面からのプラズマの侵入も阻止し、
前記絶縁性リング部材によって覆われない前記半導体ウェハの表面領域をプラズマを用いてドライエッチング処理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33710095A JP3587919B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33710095A JP3587919B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181049A JPH09181049A (ja) | 1997-07-11 |
| JP3587919B2 true JP3587919B2 (ja) | 2004-11-10 |
Family
ID=18305443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33710095A Expired - Fee Related JP3587919B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587919B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408405B1 (ko) | 2001-05-03 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자의 제조 장치 |
-
1995
- 1995-12-25 JP JP33710095A patent/JP3587919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181049A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151769B1 (ko) | 플라즈마 에칭장치 | |
| JP4578651B2 (ja) | プラズマ処理方法およびプラズマ処理装置、プラズマエッチング方法 | |
| US20050061447A1 (en) | Plasma etching apparatus | |
| JP3121524B2 (ja) | エッチング装置 | |
| KR20180116139A (ko) | 웨이퍼 처리 장치 | |
| JP2004288704A (ja) | プラズマ処理装置 | |
| JP3808902B2 (ja) | プラズマエッチング方法 | |
| JP2009188332A (ja) | プラズマ処理装置用基板載置台、プラズマ処理装置および絶縁皮膜の成膜方法 | |
| JP3587919B2 (ja) | 半導体装置の製造方法 | |
| US20070218197A1 (en) | Vacuum processing system and method of making | |
| JP2004055585A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| KR101977120B1 (ko) | 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법 | |
| JP4129152B2 (ja) | 基板載置部材およびそれを用いた基板処理装置 | |
| KR100572131B1 (ko) | 실리콘 웨이퍼의 가장자리, 측면, 하부면을 동시에식각하기 위한 플라즈마 식각장치 | |
| US6350698B1 (en) | Dry etching apparatus and its manufacturing method | |
| JP4791034B2 (ja) | 半導体装置の製造方法 | |
| KR100439940B1 (ko) | 웨이퍼 에지 식각용 프로세스 모듈 | |
| JPH07183280A (ja) | プラズマ処理装置 | |
| JPH02110925A (ja) | 真空処理装置 | |
| JPH11354503A (ja) | エッチング装置およびその操作方法ならびに半導体装置の製造方法 | |
| JPS6053013A (ja) | 薄膜形成装置 | |
| JPH08107139A (ja) | 絶縁性リング部材およびそれを用いた半導体製造装置 | |
| KR100214500B1 (ko) | 반도체소자 제조방법 | |
| JP4515652B2 (ja) | プラズマ処理装置 | |
| JP2005026348A (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |