KR100407095B1 - 데이터 통신 시스템 및 데이터 통신 방법 - Google Patents

데이터 통신 시스템 및 데이터 통신 방법 Download PDF

Info

Publication number
KR100407095B1
KR100407095B1 KR10-1999-0006183A KR19990006183A KR100407095B1 KR 100407095 B1 KR100407095 B1 KR 100407095B1 KR 19990006183 A KR19990006183 A KR 19990006183A KR 100407095 B1 KR100407095 B1 KR 100407095B1
Authority
KR
South Korea
Prior art keywords
data
transmission
source
destination
delete delete
Prior art date
Application number
KR10-1999-0006183A
Other languages
English (en)
Other versions
KR19990072916A (ko
Inventor
고바야시다까시
하따에신이찌
니이다미쯔오
오니시신지
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990072916A publication Critical patent/KR19990072916A/ko
Application granted granted Critical
Publication of KR100407095B1 publication Critical patent/KR100407095B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40078—Bus configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40123—Interconnection of computers and peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/35—Network arrangements, protocols or services for addressing or naming involving non-standard use of addresses for implementing network functionalities, e.g. coding subscription information within the address or functional addressing, i.e. assigning an address to a function
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6486—Signalling Protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/604—Address structures or formats
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/1066—Session management
    • H04L65/1101—Session protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/329—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the application layer [OSI layer 7]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명의 데이터 통신 시스템은 적어도 소스, 데스티네이션(destination) 및 콘트롤러의 기능들을 갖는 장치를 포함한다. 소스는 데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송한다. 데스티네이션은 해당 어드레스에 의해서 지정된 메모리 공간의 일부에 상기 정보 데이터를 저장한다. 콘트롤러는 상기 소스와 데스티네이션 간의 데이터 전송을 관리한다. 이러한 데이터 통신 시스템에서, 소스, 데스티네이션 및 콘트롤러 중 적어도 하나의 장치는, 네트워크의 디폴트 설정에 따라서 정보 데이터의 송신이 중단된 경우에, 메모리 공간에 저장된 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신을 재개한다.

Description

데이터 통신 시스템 및 데이터 통신 방법{DATA COMMUNICATION SYSTEM AND DATA COMMUNICATION METHOD}
본 발명은 데이터 통신 시스템, 데이터 통신 방법 및 데이터 통신 장치에 관한 것으로서, 특히 (화상 데이터를 포함하는) 정보 데이터와 커맨드 데이터를 혼재시키고, 그 혼재된 데이터를 고속으로 전송하는 네트워크 및 그 네트워크의 응용을 가능하게 하는 통신 프로토콜에 관한 것이다.
종래, 퍼스널 컴퓨터 (이하, "PC"라 함)용 주변 기기 중에서, 이용빈도가 가장 높은 것은 하드 디스크와 프린터이다. 이들 주변 기기는 전용 입/출력 인터페이스 또는 SCSI 인터페이스(small computer system interface)와 같은 범용 디지털 인터페이스에 의해 PC에 접속된다.
그러나, 최근, 디지털 카메라나 디지털 비디오 카메라와 같은 AV(Audio/Visual) 기기가 PC 주변 기기로서 많은 관심과 주목을 받고 있다. 이들 AV(Audio/Video) 기기는 전용 인터페이스를 통해 PC에 접속된다.
종래의 전용 인터페이스나 SCSI 인터페이스를 사용하여, 특히, AV 기기에 의해 전송된 정지 화상 및 동화상과 같은 대용량의 데이터를 전송하는 경우, 데이터 전송률이 낮고, 병렬 통신이 사용됨에 따라, 큰 통신 케이블이 필요하여, 접속가능한 주변 기기의 개수와 종류가 몇몇 기기로만 제한된다. 따라서, 접속 방법상의 제약이나 실시간 데이터 전송 블능이 초래되는 등의 많은 문제점이 초래된다.
IEEE(Institute of Electrical and Electronics Engineers, Inc.) 1394-1995 규격은 고속 및 고성능을 특징으로 하는 차세대 디지털 인터페이스로서 알려져 있으며, 상기한 문제점들을 해결하기 위해 제안되었다.
IEEE 1394-1995 규격 (이하, "1394 인터페이스"라 함)에 준거하는 디지털 인터페이스는 다음과 같은 특징이 있다.
(1) 데이터를 고속으로 전송한다.
(2) 데이터를 실시간으로 전송하기 위한 두 가지 방법, 즉 등시성 전송 방식 및 비동기식 전송 방식을 지원한다.
(3) 높은 자유도를 갖는 커넥션을 구성 [토폴로지(topology)]할 수 있다.
(4) 플러그-앤드-플레이(plug-and-play) 기능 및 핫-라인(hot-line) 삽입/제거 기능을 지원한다.
그러나, IEEE 1394-1995 규격을 사용하면, 커넥터의 물리적/전기적 구성 및 두 개의 가장 기본적인 데이터 전송 방식과 같은 구성 요소는 정의할 수는 있으나, 데이터 종류, 데이터 구성 및 데이터 송수신 통신 프로토콜과 같은 구성 요소는 정의할 수 없다.
더욱이, IEEE 1394-1995 규격으로 사용된 등시성 전송 방식에서는, 전송 패킷에 대한 리스펀스가 조절되지 않으므로, 개개의 등시성 패킷이 수신되었는지의 여부에 대한 확신이 없다. 결국, 등시성 전송 방식은 연속적인 다중 데이터 아이템의 성공적인 전송, 또는 다중 데이터 아이템으로 세분화된 단일 파일로부터의 데이터의 성공적인 전송을 확보하는 데에는 사용할 수 없다.
또한, IEEE 1394-1995 규격으로 사용된 등시성 전송 방식에서는, 사용가능한 전송 대역폭이 있더라도, 전체 통신 수는 64로 제한된다. 이로 인해, 등시성 전송 방식은 적은 개수의 전송 대역폭 상에서 다수의 통신을 전송하는데에 사용할 수 없다.
또한, IEEE 1394-1995 규격에서, 소정 노드에 대한 전원이 온/오프될 때 또는 소정 노드가 접속/분리될 때 버스가 리셋되는 경우 등에, 데이터 전송을 중단할 필요가 있다. 이에 반해, IEEE 1394-1995 규격에서, 버스 리셋 또는 전송 도중에 발생한 에러로 인해 데이터 전송이 중단되면, 손실된 데이터의 내용을 식별하는 것이 불가능하다. 게다가, 중단된 전송을 재개하기 위해서는 상당히 복잡하고 난해한 통신 절차를 필요로 한다.
버스 리셋은 새로운 토폴로지를 인식하여 다양한 노드 [노드(ID)]에 대해 할당된 어드레스(노드 ID)를 자동적으로 세팅하는 기능이다. 이러한 기능에 의해, 플러그-앤드-플레이 기능 및 핫-라인 삽입/제거 기능이 IEEE 1394-1995 규격에서 지원될 수 있다.
또한, IEEE 1394-1995 규격에 준거하는 통신 시스템에 관하여, 실시간 전송이 요구되지 않더라도, 고도의 신뢰성이 요구되는 비교적 대용량의 데이터 (예를 들어, 정지 화상 데이터, 그래픽 데이터, 텍스트 데이터, 파일 데이터 및 프로그램 데이터)를 포함하는 오브젝트 데이터의 연속적인 전송을 가능하게 하는 통신 프로토콜에 대해서는 구체적으로 제안된 바가 없었다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것이다.
본 발명의 다른 목적은, 데이터 통신 시스템, 데이터 통신 방법 및 데이터 통신 장치에서, 실시간 전송을 필요로 하지 않는 오브젝트 데이터의 연속적이고 성공적인 전송을 가능하게 하는 토폴로지를 제공하는 것이다.
본 발명의 또 다른 목적은, 데이터 통신 시스템, 데이터 통신 방법 및 데이터 통신 장치에서, 데이터 전송이 중단되었을 때에, 그 데이터 전송을 신속하게 재개할 수 있고, 용장 방식(redundant manner)으로 전송되는 데이터량을 감소시키는 토폴로지를 제공하는 것이다.
이러한 목적을 달성하기 위한 바람직한 실시예로서, 본 발명의 데이터 통신 시스템은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 소스,
상기 어드레스에 의해서 지정된 상기 메모리 공간의 일부에 상기 정보 데이터를 저장하는 데스티네이션, 및
상기 소스와 상기 데스티네이션 간의 데이터 전송을 관리하는 콘트롤러
를 포함하며,
네트워크의 디폴트 설정에 따라 행해진, 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신이 재개된다.
본 발명의 다른 실시예에 따른 데이터 통신 시스템은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 소스,
상기 어드레스에 의해서 지정된 상기 메모리 공간의 일부에 상기 정보 데이터를 저장하는 데스티네이션, 및
상기 소스와 상기 데스티네이션 간의 데이터 전송을 관리하는 콘트롤러
를 포함하며,
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 소스는 상기 데스티네이션 또는 상기 콘트롤러에 의해 지정된 어드레스를 사용하여 상기 정보 데이터의 일 부분으로부터 전송을 재개한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 단계,
상기 어드레스에 의해서 지정된 상기 메모리 공간의 일부에 상기 정보 데이터를 저장하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신을 재개하는 단계
를 포함한다.
본 발명의 다른 방법에 따른 데이터 통신 방법은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신을 재개하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
소스에 의해서 지정된 메모리 공간의 일 부분에 상기 소스로부터 전송된 정보 데이터를 저장하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신을 재개하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스의 통신과 함께 정보 데이터의 송신의 개시를 지정하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신이 재개되도록 제어를 개시하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 단계,
상기 어드레스에 의해서 지정된 상기 메모리 공간의 일부에 상기 정보 데이터를 저장하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에 상기 데스티네이션 또는 상기 콘트롤러에 의해서 지정된 어드레스를 사용하여 상기 정보 데이터의 일 부분으로부터 상기 정보 데이터의 송신을 재개하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에 상기 데스티네이션 또는 상기 콘트롤러에 의해서 지정된 어드레스를 사용하여 상기 정보 데이터의 일 부분으로부터 상기 정보 데이터의 송신을 재개하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 방법은,
소스에 의해 지정된 메모리 공간의 일부에 상기 소스로부터 전송된 정보 데이터를 저장하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에 상기 메모리 공간의 일부를 지정하는 상기 소스에 어드레스를 지정하는 단계
를 포함한다.
본 발명의 다른 실시예에 다른 데이터 통신 방법은,
소스와 관련하여 메모리 공간의 일 부분을 지정하는 어드레스 지정과 함께 정보 데이터의 송신의 개시를 지정하는 단계, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간의 일 부분을 지정하는 어드레스를 상기 소스에 지정하는 단계
를 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 시스템은,
데스티네이션에 제공되는 메모리 공간의 일부를 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 수단, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신이 재개되도록 제어를 실행하는 수단
을 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 시스템은,
소스에 의해 지정되는 메모리 공간의 일부에 상기 소스로부터 전송된 정보 데이터를 저장하는 수단, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에 상기 메모리 공간에 저장된 상기 데이터의 어떠한 부분도 폐기하지 않고 상기 정보 데이터의 송신이 재개되도록 제어를 실행하는 수단
을 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 시스템은,
데스티네이션에 제공되는 메모리 공간의 일 부분을 지정하는 어드레스를 사용하여 정보 데이터를 전송하는 수단, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 데스티네이션 또는 상기 콘트롤러에 지정된 어드레스를 사용하여 상기 정보 데이터의 송신이 재개되도록 제어를 개시하는 수단
을 포함한다.
본 발명의 다른 실시예에 따른 데이터 통신 시스템은,
소스에 의해 지정된 메모리 공간의 일 부분에 상기 소스로부터 전송된 정보 데이터를 저장하는 수단, 및
네트워크의 디폴트 설정에 따라 상기 정보 데이터의 송신이 중단된 경우에, 상기 메모리 공간의 일 부분을 지정하는 소스에 어드레스를 지정하는 수단
을 포함한다.
본 발명의 다른 목적 및 이점들은 다음의 실시예들의 상세한 설명에 의해 충분히 명확해질 것이다.
도 1은 본 발명의 실시예에 따른 통신 시스템의 구성예를 나타낸 블록도.
도 2는 본 실시예의 1394 인터페이스의 구성을 설명한 도면.
도 3은 1394 인터페이스와 함께 사용된 전송 방식을 설명한 도면.
도 4는 본 실시예의 통신 프로토콜의 기본 절차를 설명한 시퀀스 차트.
도 5는 오브젝트 데이터용 전송 모델을 설명한 도면.
도 6의 (a) 및 (b)는 다양한 노드의 어드레스 공간을 설명한 도면.
도 7은 제1 실시예의 통신 프로토콜을 설명한 시퀀스 차트.
도 8은 콘트롤러로부터 소스에 전송된 통신 패킷(packets)의 구성을 설명한 도면.
도 9는 소스에 의해 제공된 내부 어드레스를 설명한 도면.
도 10은 제2 실시예의 통신 프로토콜을 설명한 시퀀스 차트.
도 11은 제3 실시예의 통신 프로토콜을 설명한 시퀀스 차트.
도 12는 제4 실시예의 통신 프로토콜을 설명한 시퀀스 차트.
<도면의 주요 부분에 대한 부호의 설명>
101 : TV
102 : 디지털 비디오 테이프 레코더(DVTR)
103 : 프린터
104 : 디지털 캠코더(DVCR)
105 : 디지털 인터페이스
106 : 제어부
107 : 신호 처리부
109 : 화상 처리부
다음으로, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 실시예의 통신 시스템의 구성을 설명한 블록도이다. 도 1에서, 각각의 기기는 IEEE 1394-1995 규격 (이하, "1394 규격"이라 함)에 준거하는 디지털 인터페이스(105)를 제공한다.
도 1에 도시한 통신 시스템은 TV(101), 디지털 비디오 테이프 레코더 (이하, "DVTR"이라 함)(102), 프린터(103) 및 디지털 캠코더 (이하, "DVCR"이라 함)(104)로 구성된다.
도 1에서, TV(101), DVTR(102) 및 DVCR(104)은 제어부(106)와 신호 처리부(107)를 구비하는 반면, 프린터(103)는 제어부(106)와 화상 처리부(109)를 구비한다. 이들 기기는 1394 규격에 준거하는 통신 케이블에 의해 접속된다.
본 실시예에서는, 두 종류의 통신 케이블, 즉 4 핀 케이블과 6 핀 케이블이 있다. 4 핀 케이블은 두 쌍의 트위스트-페어 차폐선으로 구성되며, 데이터 전송 및 개입 신호(intervention signals)의 통신용으로 사용된다. 6 핀 케이블은 두 쌍의 트위스트-페어 케이블과 한 쌍의 전원 케이블로 구성된다. 두 쌍의 트위스트-페어 케이블을 사용하여 전송된 데이터는 DS 링크(DS-Link) 방식을 사용하여 코딩된 데이터이다.
다음에, 도 2를 참조하여 본 실시예에서 사용된 디지털 인터페이스(105)의 구성을 상세히 설명한다.
디지털 인터페이스(105)는 기능적으로 다중 층으로 구성된다. 도 2에서, 디지털 인터페이스(105)는 IEEE 1394-1995 규격에 준거하는 통신 케이블(201)에 의해 다른 기기의 디지털 인터페이스(105)에 접속된다. 아울러, 디지털 인터페이스(105)는 적어도 하나의 통신 포트(202)를 가지며, 각각의 통신 포트(202)는 하드웨어부에 포함되는 물리층(203)에 접속된다.
도 2에서, 하드웨어부는 물리층(203) 및 링크층(204)으로 구성된다. 물리층(203)은 다른 노드와의 물리적/전기적 인터페이스의 검출, 버스 리셋과 그에 수반되는 처리, 입/출력 신호의 코딩과 디코딩, 버스 사용권의 중재 및 기타 여러 기능을 취급한다. 링크층(204)은 통신 패킷을 포뮬레이팅하고, 다양한 종류의 통신 패킷을 송수신하며, 사이클 타이머를 제어하는 등의 여러 기능을 취급한다. 또한, 링크층(204)은 후술하는 통신 프로토콜에 의해 명기된 패킷을 포뮬레이팅하여, 전송 기능을 제공한다.
그리고, 도 2에서, 펌웨어부는 트랜잭션층(205)과 시리얼 버스 관리부(206)를 포함한다. 트랜잭션층(205)은 비동기식 전송 방식을 감시하여 다양한 종류의 트랜잭션 (판독, 기록, 로킹)을 제공한다. 또한, 트랜잭션층(205)은 후술할 통신 프로토콜에 의해 제어된 트랜잭션을 관리하는 기능을 제공한다. 시리얼 버스 관리부(206)는, IEEE 1212 CSR 규격에 기초하여, 자신의 노드를 제어하고, 그 자신의 노드의 접속 상태를 관리하며, 그 자신의 노드에 대한 ID 정보를 관리하여, 시리얼 버스 네트워크의 자원(resource) 관리를 행하는 기능을 제공한다. 또한, 시리얼 버스 관리부(206)는 후술하는 통신 프로토콜에 관한 다양한 종류의 처리 동작의 제어를 행하는 기능을 제공한다.
도 2에 예시한 하드웨어부 및 펌웨어부는 실제적으로 1394 인터페이스를 구성하며, 이들의 기본적 구성은 IEEE 1394-1995 규격에 따른다.
그리고, 소프트웨어부에 포함된 응용층(207)은 사용되는 응용 소프트웨어에 따라 변화되며, 전송가능한 오브젝트 데이터의 종류 및 전송 방식을 제어한다.
본 실시예의 후술할 통신 프로토콜은 디지털 인터페이스(105)를 구성하는 하드웨어부와 펌웨어부의 기능을 확장하여 소프트웨어부에 새로운 전송 절차를 제공한다.
상술한 디지털 인터페이스(105)를 사용하면, 전원이 온될 때, 새로운 기기의 접속 및 기기의 분리와 같은 접속 구성의 변화에 리스펀스하여 버스가 자동적으로 리셋된다.
버스 리셋은, 현 시점까지 인식된 통신 시스템을 포함하는 각종 기기 (이하, "노드"라 함)의 접속 구성 및 이들 기기의 통신 어드레스 (이하, "노드 ID"라 함)가 초기화되어, 새로운 접속 구성이 다시 인식되며, 통신 어드레스가 다시 지정되는 처리에 관한 것이다.
다음으로, 버스 리셋에 수반되는 처리 절차를 간략히 설명한다. 이들 처리에는 통신 시스템의 계단형 접속 구성(tiered connection configuration)의 인식 및 각 노드에 대한 물리적 통신 어드레스의 할당이 있다.
접속 구성의 인식은, 여러 노드들간의 계층적 관계의 선언(declaration)에 의해, 버스 리셋이 시작된 후에 이행된다. 여러 노드들은 각 노드들간의 계층적 관계를 결정하는 노드들에 의해 트리형 구성 (계단형 구성)을 갖는 통신 시스템으로서 인식된다. 각 노드들간의 계층적 관계는 통신 시스템의 접속 상태 및 여러 노드들의 기능에 의존하므로, 버스 리셋이 행해질 때마다 반드시 동일한 관계를 나타내지는 않는다.
예를 들어, 도 1에 예시한 통신 시스템에서, 각종 디지털 인터페이스(105)는 프린터(103) (이하, "노드 D"라 함)와 DVTR(102) (이하, "노드 C"라 함)간의 계층적 관계를 결정한다. 다음에, DVCR(104) (이하, "노드 B"라 함)과 TV(101) (이하, "노드 A"라 함)간의 계층적 관계 및 노드 C와 노드 A간의 계층적 관계가 지정된다.
마지막으로, 보다 높은 계층적 (또는 보다 상위 레벨) 위치에 있는 노드를 갖는 것으로서 인식된 기기들은 모두 루트(root) 노드로서 기능하며, 이 통신 시스템의 버스 사용권의 중재의 관리가 행해진다. 도 1에 예시한 통신 시스템에서는, 노드 A가 루트 노드이다.
루트 노드가 결정된 후, 통신 시스템을 구성하는 다양한 노드들에 대한 노드 ID의 지정이 자동적으로 개시된다. 기본적으로, 노드 ID는 하위 포트 번호를 가진 통신 포트에 접속되는 하위 계층의 노드에 대해 물리적 어드레스를 지정해 주는 상위 계층의 노드에 의해 지정되고, 이어서 하위 노드는 그 자신의 부속 노드들에 대한 어드레스 지정을 허용하며, 이러한 처리는 순차적으로 계속된다. 자신의 노드 ID가 이미 지정되어 있는 노드는 자신의 ID 패킷을 전송하며, 그들에게 할당된 노드 ID의 다른 노드들에게 알린다. 결국, 모든 하위 노드들에 대해 노드 ID를 지정한 후, 상위 노드들은 그들 자신의 노드 ID를 지정한다.
상술한 처리에서, 처리가 반복적으로 행해짐에 따라, 루트 노드들에 대한 노드 ID가 마지막으로 지정된다. 다양한 노드들에게 할당된 노드 ID는 다양한 기기들간의 계층적 관계에 의존하므로, 버스 리셋이 발생할 때마다 동일한 노드에 대해 반드시 동일한 노드 ID가 지정될 필요는 없다.
다음에, 도 1을 참조하여, 노드 ID를 자동적으로 지정하는 처리에 대해 설명한다. 다음의 설명은, 접속 구성이 인식된 후에 노드 A가 루트 노드로서 작용하는 경우에 대해 적용할 수 있다.
도 1에서, 루트 노드인 노드 A는, 먼저, "포트 1" 통신 포트에 접속된 노드, 즉 노드 B에 대해 노드 ID가 지정되게 한다.
노드 B는 그 자신의 노드 ID를 "#0"으로서 지정하고, 통신 시스템을 구성하는 모든 노드들에게 최종 어드레스를 셀프 ID 패킷으로서 브로드캐스팅(broadcasting)한다. 여기서, "브로드캐스팅"이란 다수의 불지정 노드들의 어드레스들에게 전송되는 지정 정보를 지칭한다.
그 결과, 모든 노드들은 노드 ID "#0"가 이미 할당되었음을 확인통지하고, 어드레스 지정이 허용되는 다음 노드는 다음 노드 어드레스를 "#1"로서 지정한다. 노드 B가 지정된 후, 노드 A는 "포트 2" 통신 포트에 접속된 노드, 즉 노드 C에 대한 노드 ID의 지정을 허용한다.
노드 C는, 최하위 포트 번호로부터 시작하여 순차적으로 하위 노드들에 접속된 통신 포트들에 대해 ID가 지정되게 허용한다. 즉, 노드 D에 대해 이러한 허용이 부여되어, 노드 D에 대해 "#1"의 노드 ID가 지정된 후에, 노드 D는 이러한 허용을 수용하여, 셀프 ID 패킷을 브로드캐스팅한다.
노드 D가 지정된 후, 노드 C는 그 자신의 노드 ID를 "#3"으로서 지정하고, 마지막으로, 루트 노드인 노드 A는 그 자신의 노드 ID를 "#4"로서 지정하여, 접속 구성의 인식이 종결된다.
이러한 유형의 버스 리셋 처리를 통해, 디지털 인터페이스(105)는 통신 시스템의 접속 구성을 자동적으로 인식할 수 있으며 다양한 노드들에 대한 통신 어드레스들을 지정할 수 있다. 상술한 노드 ID를 사용하는 다양한 노드들은 그들간의 통신을 행할 수 있다.
다음에, 도 3을 참조하여, 디지털 인터페이스(105)에 의해 제공된 데이터 전송 방식을 설명한다.
도 3에 예시한 통신 시스템은 두 개의 데이터 전송 방식, 즉 등시성 전송 모드 및 비동기식 전송 모드를 제공한다. 등시성 전송 모드는 하나의 패킷에 대한 전송 사이클 (125 ㎲) 내에 소정량의 데이터를 포함하는 패킷의 발신 및 수신을 보장하기 때문에, 이러한 모드는 비디오 데이터 및 오디오 데이터의 실시간 전송에 효과적이다. 비동기식 전송 모드는 비동기식 방식으로 제어 커맨드, 파일 데이터 및 기타 데이터를 송수신하며, 필요에 따라, 이 모드에 대해 지정된 우선 순위는 등시성 전송 모드에 대해 지정된 우선 순위보다 낮을 수 있다.
도 3에서, 각 통신 사이클이 개시될 때, 사이클 개시 패킷(301)이라는 통신 패킷이 발신되어, 다양한 노드들의 타이밍에 대한 사이클 타임을 조정한다.
사이클 개시 패킷(301)이 발신된 후, 등시성 전송 모드가 소정의 시간동안 지정된다. 등시성 전송 모드에서는, 등시성 전송 모드에 기초하여 전송되는 각각의 데이터 아이템에 대해 채널 번호를 할당함으로써 다중 등시성 전송을 행할 수 있다.
예를 들어, 도 3에서, DVCR(104)로부터 등시성 전송을 통해 발신되는 데이터(302)에 "ch 0"의 채널 번호가 할당되는 반면, DVTR(102)로부터 등시성 전송을 통해 발신되는 데이터(303)에 "ch 1"의 채널 번호가 할당되고, TV(101)로부터 등시성 전송을 통해 발신되는 데이터(304)에 "ch 2"의 채널 번호가 할당되면, 다양한 데이터 아이템들이 등시성 전송을 사용하여, 단일 통신 사이클 내에서, 적당한 타이밍으로 전송된다.
다양한 등시성 전송이 완료되었을 때, 다음 사이클에 대한 개시 사이클 패킷(301)이 전송될 때 까지 비동기식 전송이 사용된다. 예를 들어, 도 3에서는, 비동기식 전송에 기초하여, 데이터(305)가 DVCR(104)로부터 프린터(103)에 보내진다.
도 4는 비동기식 전송 모드를 사용하여 본 실시예의 통신 프로토콜의 기본 구성을 설명하는 시퀀스 차트를 도시한다. 도 4에서, 오브젝트 데이터 (예를 들어, 정지 화상 데이터) 시퀀스는 비동기식 전송을 취급하는 노드, 즉 소스(402)에 전송되며, 이 소스(402)는 DVCR(104)이다. 이어서, 소스(402)로부터 순차적으로 전송된 오브젝트 데이터는 수신 노드, 즉 데스티네이션(403)에 전송되며, 이 데스티네이션(403)는 프린터(103)이다. 이어서, TV(101)는 소스(402)와 데스티네이션(403)간의 통신을 제어하는 노드, 즉 콘트롤러(401)로서 세팅된다.
본 실시예에 대한 통신 프로토콜은 3개의 단계(phase)로 이루어진다. 제1 단계(404)는 접속 단계로서, 데스티네이션(403)가 데스티네이션 오프셋 (후술함)을 포함할 만큼 충분히 큰 수용 버퍼를 가지고 있는 지의 여부를 콘트롤러(401)가 조사하는 경우이며, 데스티네이션(403)는 수신 대기 상태로 세팅된다. 콘트롤러(401)는 비동기식 전송을 사용하여 소스(402)로부터 전송될 오브젝트 데이터를 선택하여, 전송 버퍼로부터의 전송을 세팅한다.
제2 단계(405)는 전송 단계이며, 여기서 콘트롤러(401)는 소스(402)와 데스티네이션(403)를 제어하여, 비동기식 전송 방식을 사용하여, 적어도 하나의 패킷에 의해 순차적으로 오브젝트 데이터를 전송한다.
제3 단계(406)는 접속 해제 단계이며, 여기서 콘트롤러(401)는 데스티네이션(403)의 수신 버퍼에 대한 관리를 해제하고, 동일한 방식으로 소스(402)의 송신 버퍼에 대한 관리를 해제한다.
도 5는 비동기식 전송 방식을 사용하는 소스(402)로부터 전송된 오브젝트 데이터 및 데스티네이션(403)의 수신 버퍼간의 관계를 설명하는 도면이다.
비동기식 전송을 사용하여 소스(402)로부터 전송된 오브젝트 데이터(501)는 콘트롤러(401)에 의해 전송된 데스티네이션(403)의 수신 버퍼의 크기와 동등한 적어도 하나의 세먼트화된 데이터 아이템(502)으로 분할된다.
개별 세그먼트화된 데이터 아이템(502)은 비동기식 전송 모드에 기초하여 하나 또는 그 이상의 통신 패킷(503) (이하, "비동기식 패킷(503)"이라 함)으로 조직화되어, 순차적으로 소스(402)로부터 데스티네이션(403)에 전송된다.
데스티네이션(403)는 순차적으로 소스(402)로부터 전송된 비동기식 패킷(503)을 수신하고, 이들을 수신 버퍼(504)에 일시적으로 기록한다. 오브젝트 데이터의 하나의 세그먼트의 전송이 완료된 후, 데스티네이션(403)는 수신 버퍼(504)에 저장된 데이터의 개개의 세그먼트를 순차적으로 내부 메모리(505)에 기록한다.
다음으로, 도 6의 (a) 및 (b)를 참조하여, 데스티네이션(403)를 포함하여, 모든 노드에 의해 소유된 수신 버퍼(504)를 상세히 설명한다. 수신 버퍼(504)는 IEEE 1212 CSR(Control and Status Register Architecture) 규격 (또는 ISO/IEC 13213: 1994 규격)에 준거하는 64 비트 어드레스 공간에 의해 관리된다. IEEE 1212 CSR 규격은 시리얼 버스에 대한 제어, 관리 및 어드레스 할당을 주관하는 규격이다.
도 6의 (a)는 64 비트 어드레스에 의해 정의된 논리 메모리 공간을 도시한다. 도 6의 (b)는 도 6의 (a)에 의해 예시한 어드레스 공간, 예를 들어 최상위 16 비트가 FFFF16으로서 기능하게 될 어드레스 공간의 일부를 도시한다. 수신 버퍼(504)는 도 6의 (b)에 의해 정의된 어드레스 공간 부분을 사용하며, 어드레스의 최하위 48 비트에 의해 지시된 데스티네이션 오프셋에 의해 지정된다. 이들 데스티네이션 오프셋은 다양한 비동기식 패킷의 헤더부에 의해 지정된다.
도 6의 (b)에서, 예를 들어, 00000000000016내지 0000000003FF16은 필드로 에약되며, 오브젝트 데이터(501)가 실제로 기록되는 필드는 FFFFF000040016및 후속 비트로 표현되는, 어드레스의 최하위 48 비트이다.
(제1 실시예)
도 1에 예시한 통신 시스템에 제1 실시예의 통신 프로토콜을 적용한 예를 설명한다. 여기서, TV(101)는 제1 실시예의 콘트롤러(401)로서, DVCR(104)은 소스(402)로서, 프린터(103)는 데스티네이션(403)으로서 기능한다.
제1 실시예에서, 오브젝트 데이터 (예를 들어, 화상 데이터, 오디오 데이터, 그래픽 데이터 또는 텍스트 데이터)가 도 5에 예시한 바와 같이 하나 또는 그 이상의 데이터로 이루어지는 세그먼트로 분할된 후, 소스(402)는 비동기식 전송 방식을 사용하여 하나 또는 그 이상의 비동기식 패킷 형태로 세먼트화된 데이터를 송출한다. 데스티네이션(403)는 비동기식 전송 방식을 사용하여 소스(402)로부터 수신 버퍼(504)에 전송된 하나 또는 그 이상의 비동기식 패킷을 기록하고, 그 데이터를 1 세그먼트의 데이터 단위로 내부 메모리(505)에 저장한다.
콘트롤러(401)는 데스티네이션(403) 버퍼의 크기와 관련하여 소스(402)로부터 전송된 오브젝트 데이터를 선택하고, 소스(402)에 의해 포뮬레이팅된 세먼트화된 데이터의 크기 등의 파라메터를 지정하기 위하여 소스(402)와의 통신을 관리한다.
제1 실시예의 구성을 갖는 통신 프로토콜은, 도 4에 도시된 바와 같이, 3개의 단계, 즉 접속 단계, 전송 단계, 및 접속 해제 단계를 포함한다.
제1 실시예의 구성의 접속 단계 및 접속 해제 단계는 도 4에 도시된 제1 단계(404) 및 제3 단계(406)와 동일한 방식으로 실행될 수 있다. 따라서, 제1 실시예의 구성과 관련하여 전송 단계를 상세히 설명한다.
도 7은 제1 실시예의 구성의 전송 단계를 상세히 설명하는 시퀀스 차트이다.
도 7에서, 콘트롤러(401)는 비동기식 전송에 의해서 송출된 세먼트화된 데이터가 다수의 통신 패킷으로 수신될 것임을 데스티네이션(403)에 명시한다(704). 또한, 콘트롤러(401)는 오브젝트 데이터가 하나 이상의 세먼트화된 데이터로 분할되고, 이들 세먼트화된 데이터가 다수의 통신 패킷으로 비동기식 전송 방식에 의해서 전송될 것임을 소스(402)에 명시한다(705).
이하, 콘트롤러(401)로부터 소스(402)에 송출된 통신 패킷의 데이터 섹션의 구성을 도 8을 참조하여 이하 설명한다. 도 8에 도시된 통신 패킷은 소스(402)에 대하여 세먼트화된 데이터의 송신을 개시하도록 지시하는 통신 패킷으로서, 데이터는 비동기식 전송 모드를 사용하여 송출된다. 도 8에 도시된 통신 패킷은 8 바이트의 수평 폭을 갖는다.
도 8에서, 전송을 지시하는 커맨드는 제1 바이트 필드(801)에 저장된다. 세먼트화된 데이터가 전송될 순차를 나타내는 세그먼트 번호는 필드(802)에 저장되고, 데스티네이션(403)에 대한 노드 ID 정보는 필드(803)에 저장된다.
데스티네이션(403)에 의해 제공된 수신 버퍼(504)의 초기 어드레스는 필드(804)에 저장된다. 필드(805)는 데스티네이션(403)에 의해 제공된 수신 버퍼의 크기에 관련된 정보, 즉 하나의 데이터 세그먼트의 크기를 의미하는 정보를 포함한다. 필드(806)는 데스티네이션(403)가 수신할 수 있는 최대 통신 패킷의 크기에 관련된 정보를 포함한다. 필드(807)는 상태 정보의 다양한 유형을 포함한다.
도 8에서, 재 송출 식별 비트를 포함하는 영역(808)은 필드(807)용으로 지정된 영역에 지정되어 있다. 소스(402)는 영역(808)을 판독하여 통상적인 전송 처리 혹은 재 송출 처리가 행해지는 지를 판정한다. 예를 들면, 콘트롤러(401)가 소스(402)로부터 통상적으로 세먼트화된 데이터가 전송될 예정이라는 것을 표시하면, 이 영역(808)은 제로(0)를 포함하게 된다.
제1 실시예의 구성에서, 도 8에 도시된 통신 패킷을 수신하는 소스(402)는 필드(804)에 저장된 수신 버퍼(504)의 초기 어드레스에 대한 값이 지정된 내부 레지스터에 저장되도록 구성된다. 여기서, 내부 레지스터는 각종 장치나 혹은 각종 장치의 동작을 제어하는 제어 유닛(106) (도 1 참조)에 의해 제공된 디지털 인터페이스(105)에 포함된다.
도 4에서, 콘트롤러(401)로부터의 명령에 이어서, 소스(402)는 단일 데이터 세그먼트를 하나 이상의 비동기식 패킷내로 조직하여, 이들 비동기식 패킷을 순차적으로 데스티네이션(403)로 송출한다 (706). 가령, 도 5에 도시된 바와 같이, 소스(402)는 단일 세먼트화된 데이터를 n개의 데이터로 분할하고, 이들 데이터로부터 n개의 비동기식 패킷을 구성한 후에, 이들을 순차적으로 송출한다.
여기서, 데스티네이션(403)에 의해 제공된 수신 버퍼(504)의 지정된 필드에 의해 지정된 어드레스(데스티네이션 오프셋)는 다양한 비동기식 패킷으로 저장된다. 가령, 세먼트화된 데이터의 제1 비동기식 패킷은, 콘트롤러(401)에 의해서 통신되는 바와 같이, 수신 버퍼(504)의 초기 어드레스를 포함한다. 차후의 비동기식 패킷은 순차적으로 수신 버퍼(504)의 지정된 필드를 지정하는 오프셋 어드레스를 포함한다. 만일 단일 세먼트화된 데이터의 비동기식 전송 동안 버스 리셋(707)이 발생되었다면, 소스(402)는 세먼트화된 데이터의 송신을 중단한다.
세먼트화된 데이터의 수신의 중단에 따라서 데스티네이션(403)는 상술한 내부 레지스터에서 버스 리셋이 발생되기 전에 정상적으로 수신될 최후의 비동기식 패킷에 포함된 오프셋 어드레스를 저장한다. 데스티네이션(403)는 또한 데이터의 어떠한 부분도 폐기하지 않고 수신 버퍼(504)에 저장된 세먼트화된 데이터를 유지한다.
버스 리셋 처리가 종결된 후에, 버스 리셋(707)을 검출했던 콘트롤러(401)는 소스(402)의 노드 ID 및 데스티네이션(403)가 변경되었는지를 체크한다. 그 후에, 콘트롤러(401)는 데이터 전송을 재개하도록 소스(402) 및 데스티네이션(403)에 명령을 내린다 (708 및 709).
소스(402)로 송출되는 전송을 재재하는 명령을 행하는 통신 패킷은 버스 리셋(707)에 의해 지정되어 있었던 데스티네이션(403)의 노드 ID를 포함한다. 게다가, 통신 패킷내의 데이터는 도 8에 도시된 바와 같이 구성되며, "1"이 해당 통신 패킷의 필드(807) 내부의 영역(808) (재 송출 식별 비트)에 저장된다. 소스(402)는 이 영역(808)을 판독하여 재 송출 처리가 행해지는 것을 인식한다.
동일한 방식으로, 전송이 재개될 것임을 데스티네이션(403)에게 지시하는 통신 패킷은 버스 리셋(707)에 의해 지정된 소스(402)의 노드 ID를 포함한다.
콘트롤러(401)로부터 명령을 수신한 데스티네이션(403)는 내부 레지스터에 저장된 오프셋 어드레스를 소스(402)에게 통지하고, 또한, 소스(402)로부터 재 송출될 세먼트화된 데이터를 기다린다 (710).
콘트롤러(401)로부터 명령을 수신한 소스(402)는 데스티네이션(403)로부터의 오프셋 어드레스의 통지를 기다린다. 오프셋 어드레스의 통지후에, 소스는 도중에 데이터를 통해서 세먼트화된 데이터의 비동기식 전송을 재개한다 (711).
여기서, 소스(402)는 해당 데스티네이션(403)에 전송된 오프셋 어드레스의 값과 데스티네이션(403)에 의해 제공된 수신 버퍼(504)의 초기 어드레스의 값을 비교하고, 이들 두개의 값간의 차이에 기초하여, 전송이 재개될 세먼트화된 데이터 부분을 식별한다.
예를 들면, 도 9에 도시된 바와 같이, 내부 레지스터에 저장된 수신 버퍼(504)의 초기 어드레스의 최하위 16번째 비트가 "0E00h" 이고, 상술한 오프셋 어드레스의 최하위 16번째 비트가 "0E04h"이면, 소스(402)는 버스 리셋에 의해서 전송이 중단되었던 전송중인 세먼트화된 데이터의 5번째 바이트의 데이터(901)로부터 비동기식 전송을 재개하게 된다.
단일 세그먼트 데이터의 비동기식 전송이 완료된 후에, 소스(402)는 전송이 완료되었음을 콘트롤러(401)에 보고한다 (712). 동일한 방식으로, 데스티네이션(403)는 단일 세그먼트 데이터의 수신이 완료되었음을 콘트롤러(401)에 보고한다 (713).
이러한 방식으로, 단일 세그먼트 데이터의 송신동안 버스 리셋이 발생되는 경우라도, 도 7에 도면 참조 번호 704 내지 713으로 표시한 절차를 행하여, 처음부터 다시 시작할 필요없이 그 전체의 데이터 세그먼트의 전송을 재개할 수 있다. 또한, 다음 또는 차후의 데이터 세그먼트로부터 전송을 시작하기 위해서는, 콘트롤러(401), 소스(402), 및 데스티네이션(403)는 도면 참조 번호 704 내지 713으로 표시한 절차를 반복하기만 하면 된다.
상술한 바와 같이, 제1 실시예의 구성에서, 콘트롤러(401)가 버스 리셋을 검출한 후에, 소스(402) 및 데스티네이션(403)는 송신 재개의 요청을 받는다. 소스(402)는, 송신 재개 요청을 수신한 데스티네이션(403)에 의해 전송된 오프셋 어드레스를 사용하여, 송출될 필요가 있는 데이터 세그먼트를 선택하고, 비동기식 전송을 사용하여 순차로 해당 데이터를 송출하는 방식으로 구성된다.
이러한 절차를 통해서, 세먼트화된 데이터가 전송되는 도중에 버스 리셋이 발생되어도 전송의 재개를 요청받은 시간 및 용장 방식 전송에 의해서 야기된 데이터의 양이 감소될 수 있고, 동시에 전송 효율의 열화가 방지된다.
(제2 실시예의 구성)
다음으로, 이후의 섹션에서는 제2 실시예의 구성의 통신 프로토콜을 도 1에 도시된 통신 시스템을 적용하여 제1 실시예의 구성과 동일한 방식으로 설명한다. 제2 실시예의 구성에 대한 설명에서는, 콘트롤러(401)는 TV(101)이며, 소스(402)는 DVCR(104)이고, 데스티네이션(403)는 프린터(103)이다.
이어서, 제2 실시예의 구성에서, 제1 실시예의 구성의 것과 동일한 것 또는 그의 등가물인 것의 재료 혹은 기능의 설명은 제1 실시예의 구성에 사용된 것과 동일한 부호를 사용하여 생략한다.
제1 실시예의 것과 유사하게 제2 실시예의 구성의 통신 프로토콜은 도 4에 도시된 것과 같이 3개의 단계, 즉 접속 단계(404), 전송 단계(405) 및 접속 해제 단계(406)를 포함한다. 이어서, 제2 실시예의 구성에 있어서, 제1 실시예와 동일한 방식으로 전송 단계를 상세히 설명한다.
도 10은 제2 실시예의 구성의 전송 단계를 상세히 설명하는 시퀀스 차트이다.
도 10에서, 도 7의 단계 704 내지 706으로 이루어진 절차를 의미하는, 버스 리셋(707)이 발생되는 지점까지의 절차는, 제1 실시예의 구성의 경우와 동일하므로, 그 절차에 대한 설명은 생략한다. 다음에, 버스 리셋(707)의 발생 이후의 처리를 설명한다.
단일 세그먼트 데이터의 비동기식 전송 동안 버스 리셋(707)이 발생된 경우에, 소스(402)는 세먼트화된 데이터의 송신을 중단한다. 세먼트화된 데이터의 송신이 중단됨에 따라서, 소스(402)는 버스 리셋이 내부 레지스터내에서 발생되기 전에 통상적으로 수신될 최후의 비동기식 패킷에 포함되는 오프셋 어드레스를 저장한다.
오프셋 어드레스가 저장되는 내부 레지스터는 각종 장치 또는 각종 장치의 동작을 제어하는 제어 유닛(106)에 의해 제공된 디지털 인터페이스(105)에 포함된다. 상술한 오프셋 어드레스는 수신 버퍼의 초기 어드레스가 저장되는 것과는 다른 내부 레지스터에 저장된다.
데스티네이션(403)는 세먼트화된 데이터의 수신의 중단에 따라 해당 데이터의 어떠한 부분도 폐기하지 않고 수신 버퍼에 저장된 세먼트화된 데이터를 유지한다.
버스 리셋 처리가 종결된 후에, 버스 리셋(707)을 검출했던 콘트롤러(401)는 소스(402)의 노드 ID 및 데스티네이션(403)가 변경되었는 지를 체크한다. 그 후에, 콘트롤러(401)는 소스(402) 및 데스티네이션(403)에 명령을 내려 데이터 전송을 재개한다 (1001 및 1002).
소스(402)로 송출되는 전송을 재개하도록 하는 명령을 이행하는 명령 패킷은 버스 리셋(707)에 지정되었던 데스티네이션(403)의 노드 ID를 포함한다. 게다가, 이 통신 패킷 내의 데이터는 도 8에 도시된 바와 같이 구성되며, "1"이 해당 통신 패킷의 필드(807) 내부의 영역(808) (재 송출 식별 비트)에 저장된다. 소스(402)는 이 영역(808)을 판독하여 재 송출 처리가 행해지는 것을 인식한다.
동일한 방식으로, 전송이 재개될 것이라는 것을 데스티네이션(403)에게 명령하는 통신 패킷은 버스 리셋(707)에 의해 지정된 소스(402)의 노드 ID를 포함한다.
콘트롤러(401)로부터의 명령을 수신한 데스티네이션(403)는 소스(402)로부터 재 송출될 세먼트화된 데이터를 기다린다. 콘트롤러(401)로부터의 명령을 수신한 소스(402)는 상술한 내부 레지스터에 저장된 오프셋 어드레스를 판독하여, 해당 어드레스에 대응하는 데이터에서 시작되는 비동기식 전송을 재개한다 (1003).
여기서, 소스(402)는 상술한 내부 레지스터에 저장된 오프셋 어드레스의 값과 데스티네이션(403)에 의해 제공된 수신 버퍼(504)의 초기 어드레스의 값을 비교하고, 2개의 값간의 차이에 기초하여 전송이 재개될 세먼트화된 데이터의 부분을 식별한다.
예를 들면, 도 9에 도시된 바와 같이, 내부 레지스터에 저장된 수신 버퍼의 내부 어드레스의 최하위 16번째의 비트가 "0E00h" 이고, 상술한 오프셋 어드레스의 최하위 16번째의 비트가 "0E04h" 이면, 소스(402)는 전송이 버스 리셋에 의해서 중단되었을 때에 전송중인 세먼트화된 데이터의 5번째 바이트의 데이터(901)로부터 비동기식 전송을 재개하게 된다.
단일 세그먼트 데이터의 비동기식 전송이 종결된 후에, 소스(402)는 콘트롤러(401)에 전송이 완료되었음을 보고한다 (712). 이와 유사한 방식으로, 데스티네이션(403)는 콘트롤러(401)에 단일 세그먼트 데이터의 수신이 완료되었음을 보고한다 (713).
이러한 방식으로, 단일 세그먼트 데이터의 송신 동안 버스 리셋이 발생되어도 도 10에 표시된 절차를 실행하여, 해당 데이터의 전체의 세그먼트의 전송을 처음부터 다시 시작하지 않고 재개할 수 있다.
또한, 다음 혹은 차후의 데이터 세그먼트로부터 전송을 시작하기 위해서는 콘트롤러(401), 소스(402), 및 데스티네이션(403)는 도 10에 표시된 절차를 반복하기만 하면 된다.
상술한 바와 같이, 제2 실시예의 구성에 있어서, 콘트롤러(401)가 버스 리셋을 검출한 후에, 소스(402) 및 데스티네이션(403)는 전송을 재개하도록 하는 요청을 받는다. 소스(402)는 버스 리셋 전에 통상적으로 전송된 비동기식 패킷에 포함된 오프셋 어드레스를 사용하여 송출될 필요가 있는 세먼트화된 데이터 부분을 선택하고, 비동기식 전송을 사용하여 순차적으로 데이터를 송출하는 방식으로 구성된다.
이러한 절차를 통하여, 세먼트화된 데이터가 전송되는 동안 버스 리셋이 발생되어도, 제1 실시예의 구성과 동일한 방식으로, 전송을 재개하는데 요구되는 시간 및 용장 방식 전송에 의해서 야기되는 데이터의 양이 감소될 수 있으며, 이와 동시에 전송 효율의 열화가 방지된다.
(제3 실시예의 구성)
다음으로, 도 1에 도시된 통신 시스템을 적용하여 제3 실시예의 구성의 통신 프로토콜에 대하여 설명한다. 제3 실시예의 구성에 대한 설명에서, 콘트롤러(401)는 TV(101)이며, 소스(402)는 DVCR(104)이고, 데스티네이션(403)는 프린터(103)이다.
이어서, 제3 실시예의 구성에서, 제1 실시예의 구성의 것과 동일하거나 또는 이의 등가물인 재료 혹은 기능의 설명은 제1 실시예의 구성에 사용된 것과 동일한 부호를 사용하여 생략한다.
제3 실시예의 구성에 있어서, 정보 데이터가 하나 혹은 그 이상의 데이터 세그먼트로 분할된 후에, 소스(402)는 비동기식 전송을 사용하여 이들 데이터 세그먼트를 하나 혹은 그 이상의 비동기식 패킷으로서 전송한다.
데스티네이션(403)는 비동기식 전송을 사용하여 소스(402)로부터 송출된 하나 혹은 그 이상의 비동기식 패킷을 수신하며, 단일 데이터 세그먼트로 내부 메모리에 해당 데이터를 저장한다. 콘트롤러(401)는 데스티네이션(403)의 버퍼의 크기와 관련하여 소스(402)로부터 송출된 정보 데이터를 선택하고, 소스(402)에 의해서 포뮬레이팅된 세먼트화된 데이터의 크기, 및 다른 파라메터 등의 지정을 비롯하여 소스(402)와의 통신을 관리한다.
제1 실시예의 구성과 동일하게 제3 실시예의 구성의 통신 프로토콜은 3개의 단계, 즉 접속 단계(404), 전송 단계(405) 및 접속 해제 단계(406)를 포함한다. 이어서, 제3 실시예의 구성에 있어서, 전송 단계를 상세히 설명한다.
도 11은 제3 실시예의 구성의 전송 단계를 상세히 설명하는 시퀀스 차트이다.
도 11에서, 도 11에서의 단계 704 내지 706으로 이루어진 절차를 의미하는, 버스 리셋(707)이 발생되는 지점까지의 절차는, 제1 실시예의 구성의 것과 동일하므로, 이러한 절차에 관한 설명은 생략한다. 다음에, 버스 리셋(707)의 발생 이후에 발생되는 처리를 설명한다.
단일 세그먼트 데이터의 비동기식 전송 동안 버스 리셋(707)이 발생되면, 소스(402)가 세먼트화된 데이터의 송신을 중단한다. 세먼트화된 데이터의 송신의 중단에 따라서, 소스(402)는 버스 리셋이 내부 레지스터에서 발생되기 전에 통상적으로 수신될 최후의 비동기식 패킷에 포함되는 오프셋 어드레스를 저장한다.
오프셋 어드레스가 저장되는 내부 레지스터는 각종 장치 혹은 각종 장치의 동작을 제어하는 제어 유닛(106)에 의해 제공된 디지털 인터페이스(105)에 포함된다. 상술한 오프셋 어드레스는 수신 버퍼의 초기 어드레스가 저장되는 것과는 다른 내부 레지스터에 저장된다.
데스티네이션(403)는, 세먼트화된 데이터의 수신을 중단함에 따라, 해당 데이터의 어떠한 부분도 폐기하지 않고 수신 버퍼에 저장된 세먼트화된 데이터를 유지한다.
버스 리셋 처리가 종결된 후에, 버스 리셋(707)을 검출했던 콘트롤러(401)는 소스(402)의 노드 ID 및 데스티네이션(403)가 변경되었는 지를 체크한다. 그 후에, 콘트롤러(401)는 소스(402)로부터 통상적으로 전송되었던 최후의 비동기식 패킷을 포함하는 오프셋 어드레스를 요청한다 (1101).
소스(402)로 송출된 통신 패킷내의 데이터는 도 8에 도시된 바와 같이 구성되고, "1"이 해당 통신 패킷의 필드(808) 내부의 영역(808) (재 송출 식별 비트)에 저장된다. 소스(402)는 이 영역(808)을 판독하고 재 송출 처리가 행해지는 것을 인식한다.
이러한 요청에 리스펀스하여, 소스(402)는 상술한 내부 레지스터에 저장된 오프셋 어드레스를 판독하고 콘트롤러(401)에 해당 어드레스를 전달한다 (1102). 콘트롤러(401)는, 소스(402)로부터의 통지를 수신한 후에, 해당 오프셋 어드레스에 대응하는 데이터에서 시작되는 비동기식 전송을 재개하도록 명령을 내린다 (1103).
콘트롤러(401)로부터 전송을 재개하도록 하는 명령을 수신한 소스(402)는 상술한 오프셋 어드레스에 대응하는 데이터에서 시작되는 비동기식 전송을 재개한다 (1104).
여기서, 소스(402)는 상술한 오프셋 어드레스의 값과 데스티네이션(403)에 의해 제공된 수신 버퍼(504)의 초기 어드레스의 값을 비교하여 이들 2개의 값간의 차이에 기초하여 전송이 재개될 세먼트화된 데이터 부분을 식별한다.
예를 들면, 도 9에 도시된 바와 같이, 내부 레지스터에 저장된 수신 버퍼(504)의 초기 어드레스의 최하위 16번째 비트가 "0E00h" 이고, 상술한 오프셋 어드레스의 최하위 16번째 비트가 "0E04h" 이면, 소스(402)는 버스 리셋에 의해서 전송이 중단되었던 전송중인 세먼트화된 데이터의 5번째 바이트의 데이터(901)로부터 비동기식 전송을 재개하게 된다.
단일 세그먼트 데이터의 비동기식 전송이 종결된 후에, 소스(402)는 전송이 완료되었음을 콘트롤러(401)에 보고한다 (712). 동일한 방식으로, 데스티네이션(403)는 단일 세그먼트 데이터의 수신이 완료되었음을 콘트롤러(401)에게 보고한다 (713).
이러한 방식으로, 단일 세그먼트 데이터의 송신 동안 버스 리셋이 발생되어도, 도 11에 표시된 절차를 실행하여 처음부터 다시 시작하지 않고 해당 데이터의 전체 세그먼트의 전송을 재개할 수 있다.
또한, 다음 또는 차후의 데이터 세그먼트로부터의 전송을 시작하기 위해서는, 콘트롤러(401), 소스(402) 및 데스티네이션(403)는 도 11에 표시된 절차를 반복하기만 하면 된다.
상술한 바와 같이, 제3 실시예의 구성에서는, 콘트롤러(401)가 버스 리셋을 검출한 후에, 버스 리셋에 앞서 통상적으로 전송된 비동기식 패킷에 포함된 오프셋 어드레스에 대하여 소스(402)에게 문의한다. 콘트롤러(401)는 소스(402)로부터 전송된 오프셋 어드레스에 대응하는 데이터 세그먼트로부터 시작되는 비동기식 전송의 재개를 소스(402)에게 지시하도록 구성된다.
이러한 절차를 통해서, 세먼트화된 데이터가 전송중일 때에 버스 리셋이 발생되어도, 제1 실시예의 구성과 동일한 방식으로, 전송을 재개하는데 요하는 시간 및 용장 방식 전송에 의해서 야기된 데이터의 양이 감소될 수 있으며, 동시에 전송 효율의 열화가 방지된다.
(제4 실시예의 구성)
다음으로, 도면을 참조로 한 제4 실시예의 구성을 설명한다.
본 발명의 데이터 전송 단계(405)의 흐름이 도 12에 도시되어 있다. 접속 단계(404) 및 접속 해제 단계(406)는 도 4에 도시된 것과 동일하다.
도 12에서, 콘트롤러(401)는 먼저 세먼트화된 데이터를 수신하도록 데스티네이션(403)에 명령을 내리고 (1204), 소스(402)에 지령하여 세먼트화된 데이터를 송출한다 (1205). 콘트롤러(401)에 의해서 발행된 커맨드 패킷의 필드(804)는 데스티네이션(403)의 버퍼(405)의 초기 어드레스로서 작용한다. 또한, 상태 필드(807)의 재 송출 식별 비트(808)는 "0"로 설정되며, 이는 커맨드가 통상의 세그먼트 전송 커맨드임을 표시한다.
소스(402)는 데스티네이션(403)의 버퍼(504)의 초기 어드레스(804)에 대한 값을 내부 레지스터에 저장한다. 데이터의 각종 세그먼트는 다수의 비동기식 패킷으로서 소스(402)로부터 데스티네이션(403)로 송출된다 (1206).
이 시점에서 버스 리셋(1207)이 발생된다고 가정하면, 소스(402)는 데이터 전송을 중단한다. 데이터의 수신의 중단에 따라서, 데스티네이션(403)는 내부 레지스터에서 버스 리셋이 발생되기 전에 통상적으로 수신될 최후 비동기식 패킷에 포함되는 오프셋 어드레스를 저장한다. 데스티네이션(403) 버퍼(504)내의 데이터는 데이터의 임의의 부분이 폐기되지 않고 유지된다.
이 이후에, 버스 리셋을 검출한 콘트롤러(401)는 통상적으로 수신되었던 최후의 비동기식 패킷의 오프셋 어드레스를 데스티네이션(403)로부터 요청한다 (1208). 데스티네이션(403)는 내부 레지스터에 저장된 오프셋 어드레스를 콘트롤러(401)에게 통보한다 (1209).
콘트롤러(401)는 데스티네이션(403)로부터 전송된 오프셋 어드레스를 소스(402)에게 통보하고, 또한 전송이 재개될 것임을 지령한다 (1210). 이 때에, 콘트롤러(401)로부터 송출된 커맨드의 상태 필드(807)내의 재 송출 식별 비트(808)의 값은 "1"이며, 이는 커맨드가 세그먼트 전송을 다시 한번 송출하라고 하는 명령임을 나타낸다. 필드(804)는 또한 데스티네이션(403)로부터 전송되었던 버퍼의 오프셋 어드레스로서 작용한다.
소스(402)는 재 전송이 개시되는 세그먼트내의 데이터를 선택한다. 이것은 최초의 재 송출 커맨드가 수신되었을 때에 내부 레지스터에 저장되었던 데스티네이션(403)의 수신 버퍼(504)의 초기 어드레스와 재 송출 커맨드 필드(804)내의 값간의 차를 식별함으로써 행해진다.
예를 들면, 도 8에 도시된 바와 같이, 최초의 재 송출 커맨드가 수신되었을 때에 내부 레지스터에 저장된 데스티네이션(403)의 수신 버퍼의 초기 어드레스의 최하위 16번째 비트가 "0E00h"이고, 재 송출 커맨드 필드(808)내의 오프셋 어드레스의 최하위 16번째 비트가 "0E04h"이면, 소스(402)는 버스 리셋에 의해서 전송이 중단되었을 때에 전송중인 세먼트화된 데이터의 5번째 바이트의 데이터(901)로부터 비동기식 전송을 재개하게 된다 (1215).
이러한 세먼트화된 데이터의 비동기식 전송이 종결된 후에, 소스(402)는 통상적으로 전송이 완료되었음을 콘트롤러(401)에게 보고한다 (1211). 데스티네이션(403)는 또한 세먼트화된 데이터의 수신이 완료되었음을 콘트롤러(401)에게 보고한다 (1212).
중단되었던 세먼트화된 데이터의 송신이 완료되었을 때에, 콘트롤러(401)는 다음의 세먼트화된 데이터를 수신하도록 다시 한번 데스티네이션(403)에 지령하고 (1213), 다음의 세먼트화된 데이터를 송출하도록 소스(402)에 지령한다 (1214). 이 때에, 커맨드 필드(804)는 데스티네이션(403)에 대한 버퍼의 초기 어드레스로서 작용하며, 상태 필드(807)의 재 송출 식별 비트(808)의 값은 "0"으로 설정되며, 이는 상기 커맨드가 통상의 세그먼트 송출 커맨드임을 나타낸다.
이러한 방식으로 본 실시예의 데이터 통신 시스템을 구성함으로써, 버스 리셋이 발생되어도 세그먼트가 처음부터 시작되지 않고 전송될 수 있으며, 불필요한 데이터의 재송출 전송이 제거될 수 있다. 게다가, 데스티네이션 버퍼의 크기를 감소시킬 필요가 없으므로, 통신이 세먼트화된 데이터 자체로 유지되어 버스 통화량의 증가를 억제하고 전송 효율이 향상된다.
(제5 실시예의 구성)
상술한 제1 실시예 내지 제4 실시예의 구성은 소프트웨어로 실현될 수 있다. 예를 들면, 이들 실시예들은 상술한 실시예 구성의 기능을 실현해주는 소프트웨어 프로그램 코드들이 저장되어 있는 기억 매체가 본 실시예의 구성의 콘트롤러(401), 소스(402), 및 데스티네이션(403)에 의해서 제공된 제어 유닛 (마이크로컴퓨터를 포함함)에 공급될 수 있는 방식으로 구성된다.
본 발명의 실시예의 구성은 기억 매체에 저장된 프로그램 코드를 판독하고, 상술한 실시예의 구성의 기능을 달성하기 위해서 시스템 또는 장치의 동작을 제어하는 본 실시예의 구성의 콘트롤러(401), 소스(402), 및 데스티네이션(403)에 의해서 제공된 제어 유닛에 의해서 실현될 수 있다.
예를 들면, 도 7, 도 10, 도 11, 및 도 12에 도시된 각종 실시예의 처리 및 기능을 실현하는 프로그램 코드를 포함하는 기억 매체가 콘트롤러(401), 소스(402), 및 데스티네이션(403)로서 기능하는 노드들의 제어 유닛(106)에 공급된다.
콘트롤러(401), 소스(402), 및 데스티네이션(403)로서 작용하는 노드들의 제어 유닛(106)은 기억 매체상에 저장된 프로그램 코드를 판독하고 각종 실시예의 구성의 기능을 실현하도록 동작한다.
이 경우에, 기억 매체로부터 판독된 프로그램 코드는 상술한 실시예의 구성의 기능을 그 자체로 실현하며, 이들 프로그램 코드들이 저장되어 있는 기억 매체를 본 발명의 구성 요소로 할 수 있다.
프로그램 코드들을 공급하는 기억 매체로서, 예를 들면, 플로피 디스크, 하드 디스크, 광 디스크, 광자기 디스크, CD-ROM, CD-R, 자기 테이프, 불휘발성 메모리 카드, 혹은 ROM 등과 같은 각종 매체가 사용될 수 있다.
게다가, 기억 매체로부터 판독된 프로그램 코드의 명령에 기초하여, 제어 유닛에서 운용되는 OS(운용 시스템) 혹은 응용 소프트웨어 등의 매체가 본 실시예의 구성의 시스템 혹은 장치의 동작을 제어함으로써 상술한 실시예의 구성의 기능을 실현하도록 본 발명에 포함될 수 있다.
또한, 기억 매체로부터 판독된 프로그램 코드들이 기능 확장 유닛에 의해서 제공된 제어 유닛 혹은 메모리에 접속된 기능 확장 보드에 기록된 후에, 상술한 실시예의 구성의 기능이 본 실시예의 구성의 시스템 혹은 장치의 동작을 제어함으로써 실현된다면, 기능 확장 보드에 의해서 제공된 제어 유닛이 본 발명에 포함될 수있다. 본 발명의 사상 혹은 요지를 벗어남이 없이 여러가지 방법으로 본 발명이 실시될 수 있다.
예를 들면, 제1 실시예 내지 제4 실시예의 구성에 있어서, 콘트롤러(401), 소스(402) 및 데스티네이션(403)의 기능들은 상술한 각종 기기들이 제공되었다는 가정하에서 설명된 것이지만, 본 발명은 반드시 이러한 환경에 제한되지는 않는다. 가령, 본 발명의 구성은 제1 내지 제4 실시예의 구성에서 나타낸 콘트롤러(401) 및 소스(402)의 기능과 동일한 기능을 제공하는 기기들을 포함하도록 설계될 수 있다.
본 발명이 이러한 방식으로 구성되는 경우에, 콘트롤러(401)와 소스(402)간의 통신이 각종 장치에 의해서 공유되는 전송 채널없이 행해지므로, 전체적인 통신 시스템의 전송 효율을 향상시키는 것이 가능할 수 있다.
결론적으로, 상술한 실시예의 구성은 여러가지 경우를 고려한 예의 예시에 불과하며, 제한적인 의미로서 해석되어서는 안된다.
본 발명에 따르면, 데이터 통신 시스템, 데이터 통신 방법 및 데이터 통신 장치에서, 실시간 전송을 필요로 하지 않는 오브젝트 데이터의 연속적이며 성공적인 전송을 가능하게 하는 기술을 제공할 수 있으며, 또한, 데이터 전송이 중단되었을 때 데이터 전송의 신속한 재개를 가능하게 하며, 용장 방식으로 전송되는 데이터량을 감소시킬 수 있다.

Claims (34)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 데이터 통신 시스템으로서,
    수신 버퍼를 갖는 데스티네이션 디바이스와,
    상기 수신 버퍼의 일부를 지정하는 어드레스 정보를 이용하여 상기 수신 버퍼에 데이터를 송신하는 소스 디바이스를 포함하고,
    상기 소스 디바이스 및 상기 데스티네이션 디바이스는, 상기 소스 디바이스와 상기 데스티네이션 디바이스 사이의 시리얼 버스가 리세트된 경우, 상기 데이터의 송신을 중단하고, 상기 시리얼 버스가 리세트되기 전에 상기 수신 버퍼에 저장된 데이터를 폐기하기 않고 상기 데이터의 송신을 자동으로 재개하는 데이터 통신 시스템.
  28. 제27항에 있어서,
    상기 소스 디바이스 및 상기 데스티네이션 디바이스는, 상기 데스티네이션 디바이스로부터 상기 소스 디바이스에 송신된 어드레스 정보를 이용하여 상기 데이터의 송신을 자동으로 재개하는 데이터 통신 시스템.
  29. 제27항 또는 제28항에 있어서,
    상기 데이터는 화상 데이터를 포함하는 데이터 통신 시스템.
  30. 제27항 또는 제28항에 있어서,
    상기 시리얼 버스는 IEEE1394-1995 규격에 준거하는 시리얼 버스인 데이터 통신 시스템.
  31. 수신 버퍼를 갖는 데스티네이션 디바이스와, 상기 수신 버퍼의 일부를 지정하는 어드레스 정보를 이용하여 상기 수신 버퍼에 데이터를 송신하는 소스 디바이스를 구비하는 데이터 통신 시스템에서의 데이터 통신 방법으로서,
    상기 소스 디바이스와 상기 데스티네이션 디바이스 사이의 시리얼 버스가 리세트된 경우, 상기 데이터의 송신을 중단하는 단계와,
    상기 시리얼 버스가 리세트되기 전에 상기 수신 버퍼에 저장된 데이터를 폐기하기 않고 상기 데이터의 송신을 자동으로 재개하는 단계를 포함하는 데이터 통신 방법.
  32. 제31항에 있어서,
    상기 재개 단계는, 상기 데스티네이션 디바이스로부터 상기 소스 디바이스에 송신된 어드레스 정보를 이용하여 상기 데이터의 송신을 자동으로 재개하는 데이터 통신 방법.
  33. 제31항 또는 제32항에 있어서,
    상기 데이터는 화상 데이터를 포함하는 데이터 통신 방법.
  34. 제31항 또는 제32항에 있어서,
    상기 시리얼 버스는 IEEE1394-1995 규격에 준거하는 시리얼 버스인 데이터 통신 방법.
KR10-1999-0006183A 1998-02-24 1999-02-24 데이터 통신 시스템 및 데이터 통신 방법 KR100407095B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1998-042656 1998-02-24
JP4265698 1998-02-24
JP6170898 1998-03-12
JP1998-061708 1998-03-12
JP8470998 1998-03-30
JP1998-084709 1998-03-30

Publications (2)

Publication Number Publication Date
KR19990072916A KR19990072916A (ko) 1999-09-27
KR100407095B1 true KR100407095B1 (ko) 2003-11-28

Family

ID=27291298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0006183A KR100407095B1 (ko) 1998-02-24 1999-02-24 데이터 통신 시스템 및 데이터 통신 방법

Country Status (5)

Country Link
US (1) US6895003B1 (ko)
EP (1) EP0939530A3 (ko)
KR (1) KR100407095B1 (ko)
CN (1) CN1119001C (ko)
MY (1) MY134779A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4111472B2 (ja) * 1998-05-15 2008-07-02 キヤノン株式会社 通信制御方法及び装置及び通信システム
JP3539287B2 (ja) * 1999-07-15 2004-07-07 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3444247B2 (ja) * 1999-09-29 2003-09-08 日本電気株式会社 パケット速度変換器
EP1211895A1 (en) * 2000-11-30 2002-06-05 Deutsche Thomson-Brandt Gmbh Circuit arrangement for processing a band of digital television channels
JP2004519162A (ja) * 2001-02-14 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ディジタルネットワークの再構成
JP4005348B2 (ja) 2001-12-12 2007-11-07 富士通テン株式会社 無線端末
WO2003065199A1 (fr) * 2002-01-29 2003-08-07 Matsushita Electric Industrial Co., Ltd. Procede de transmission de donnees d'impression, systeme d'impression et imprimante
JP3800158B2 (ja) * 2002-09-27 2006-07-26 ブラザー工業株式会社 データ送信システム、端末装置、及びプログラム
GB2435366B (en) * 2003-03-03 2007-10-10 Level 5 Networks Inc Data protocol
JP2005176233A (ja) * 2003-12-15 2005-06-30 Canon Inc 通信装置及び通信システム
JP4172458B2 (ja) * 2005-02-28 2008-10-29 ソニー株式会社 接続制御装置、通信システムおよび接続制御方法
US7640381B1 (en) * 2005-10-07 2009-12-29 Ji Zhang Input/output decoupling system method having a cache for exchanging data between non-volatile storage and plurality of clients having asynchronous transfers
TWI419519B (zh) * 2009-12-22 2013-12-11 Ind Tech Res Inst 適用於多媒體串流的網路封包傳送系統與方法
JP5726000B2 (ja) * 2011-06-24 2015-05-27 キヤノン株式会社 情報処理装置、情報処理方法及びプログラム
CN102984084B (zh) * 2012-11-21 2016-06-29 北京奇虎科技有限公司 计算机集群中节点间数据传输方法和系统
KR20170083868A (ko) * 2016-01-11 2017-07-19 삼성전자주식회사 데이터 이동 장치 및 데이터 이동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243451A (ja) * 1991-01-18 1992-08-31 Nec Software Kansai Ltd ファイル伝送システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
US5477550A (en) * 1993-03-08 1995-12-19 Crisler; Kenneth J. Method for communicating data using a modified SR-ARQ protocol
EP1083704B1 (en) * 1994-03-09 2003-06-04 Matsushita Electric Industrial Co., Ltd. Data transmission system and method
JPH10229410A (ja) 1997-02-14 1998-08-25 Canon Inc データ処理装置、電子機器および通信システム
US6219697B1 (en) * 1997-05-02 2001-04-17 3Com Corporation Method and apparatus for operating the internet protocol over a high-speed serial bus
US5938752C1 (en) * 1997-05-20 2002-02-05 Microsoft Corp System and method for encapsulating legacy data transport protocols for ieee 1394 serial bus
US6237106B1 (en) 1997-11-06 2001-05-22 Canon Kabushiki Kaisha Communication apparatus and method, and program in computer readable medium
JP3815767B2 (ja) 1998-05-29 2006-08-30 キヤノン株式会社 画像形成装置，方法，画像処理装置，方法および記録媒体
US6446142B1 (en) * 1998-10-22 2002-09-03 Sony Corporation Method of and apparatus for dynamically binding subobjects into objects to represent functions and characteristics of a device within an IEEE 1394 serial bus network
US6389029B1 (en) * 1998-11-10 2002-05-14 Nortel Networks Limited Local area network incorporating universal serial bus protocol

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243451A (ja) * 1991-01-18 1992-08-31 Nec Software Kansai Ltd ファイル伝送システム

Also Published As

Publication number Publication date
US6895003B1 (en) 2005-05-17
KR19990072916A (ko) 1999-09-27
EP0939530A2 (en) 1999-09-01
CN1119001C (zh) 2003-08-20
EP0939530A3 (en) 2009-11-11
CN1234671A (zh) 1999-11-10
MY134779A (en) 2007-12-31

Similar Documents

Publication Publication Date Title
KR100407095B1 (ko) 데이터 통신 시스템 및 데이터 통신 방법
US7590133B2 (en) Data communication system, data communication method, and data communication apparatus
US6996112B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US6874082B2 (en) Data communication on a serial bus using a selected protocol based on an obtained device identifier
KR100311706B1 (ko) 데이터 통신 시스템, 데이터 통신 방법,데이터 통신 장치 및 디지털 인터페이스
US6717694B1 (en) Data transmission apparatus, system and method, and recording medium
EP0844769A1 (en) Method and apparatus for connecting networks
KR19990088404A (ko) 데이터버스상의데이터를최대속도로전송하는방법및장치
US20060020729A1 (en) Information processing apparatus and method that utilizes stored information about a mountable device
US6412076B1 (en) Signal processing apparatus and image sensing apparatus
US6996096B2 (en) Communication apparatus and a method of controlling a communication apparatus
KR100664634B1 (ko) 전송 장치 및 전송 장치에서의 처리 방법
KR100312276B1 (ko) 데이터 통신 시스템, 데이터 통신 방법, 데이터 통신 장치 및디지털 인터페이스
US6272114B1 (en) Data processing apparatus/method and electronic apparatus with such apparatus/method
JP3630971B2 (ja) データ通信方法、装置、システム、及び記憶媒体
KR100311707B1 (ko) 데이타 통신 시스템, 데이타 통신 방법, 데이타 통신 장치 및 디지탈 인터페이스
US20060017811A1 (en) Communication system, electronic apparatus, control apparatus, and computer-readable storage medium
JP4428750B2 (ja) データ通信システム
JP4026979B2 (ja) データ通信システム
US8171185B2 (en) Electronic device and communication method
JPH11252153A (ja) データ通信システム、データ通信装置及びデータ通信方法
JPH11177589A (ja) データ転送装置およびデータ転送装置のデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH11313091A (ja) データ通信システム、装置及び方法並びに記憶媒体
JPH10164168A (ja) 識別情報の送信方法及び識別情報の送信装置
JP2001313661A (ja) 通信システム及び通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee