KR100403930B1 - 도전성 포커스 와플 - Google Patents

도전성 포커스 와플 Download PDF

Info

Publication number
KR100403930B1
KR100403930B1 KR10-2000-7013086A KR20007013086A KR100403930B1 KR 100403930 B1 KR100403930 B1 KR 100403930B1 KR 20007013086 A KR20007013086 A KR 20007013086A KR 100403930 B1 KR100403930 B1 KR 100403930B1
Authority
KR
South Korea
Prior art keywords
material layer
conductive
cathode
photosensitive material
focus waffle
Prior art date
Application number
KR10-2000-7013086A
Other languages
English (en)
Other versions
KR20010043739A (ko
Inventor
창데이비드씨.
리언아서제이.
매키봅엘.
드럼폴엠
모리스데이비드엘.
Original Assignee
캔데선트 테크놀러지스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캔데선트 테크놀러지스 코포레이션 filed Critical 캔데선트 테크놀러지스 코포레이션
Publication of KR20010043739A publication Critical patent/KR20010043739A/ko
Application granted granted Critical
Publication of KR100403930B1 publication Critical patent/KR100403930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

전계 방출 표시장치는, 본 발명의 도전성 포커스 와플 구조를 형성하는, 기판(100), 절연층(102) 내부에 위치한 전계 방출기 구조(106), 게이트 전극층(104), 절연 재료층(110), 및 도전 재료층(116)을 포함한다.

Description

도전성 포커스 와플{CONDUCTIVE FOCUS WAFFLE}
흔히, 평판표시장치는, 예컨대, 스핀트형 전계 방출기(Spindt-type field emitter)와 같은 전자 방출 구조를 이용하여 작동된다. 흔히, 상기 유형의 평판표시장치는, 전자 방출 구조로부터 방출되는 전자의 경로를 포커싱(focusing) 또는 정의(define)하기 위해 폴리이미드(polyimide) 구조를 이용한다. 종래의 일 접근방법에서, 상기 폴리이미드 구조는 "포커스 와플(focus waffle)"로 호칭된다. 상기 구조는 서로 평행인 복수의 행(row) 및 서로 평행이고 상기 복수의 행에 실질적으로 직교하는 복수의 열(column)을 포함한다. 상기 폴리이미드 재료의 복수의 행 및 열은 그들간의 구멍을 정의한다. 상기 포커스 와플은, 방출된 전자들이 상기 포커스 와플 구조의 구멍을 통과하고, 대응하는 부화소(sub-pixel) 영역으로 직진하도록 전자 방출 구조와 페이스플레이트(faceplate) 사이에 배치된다.
불행히도, 상기 종래 기술의 폴리이미드 포커스 와플 구조는 값이 매우 고가이므로, 평판표시장치 제조에 있어서 추가적인 비용을 초래한다. 다른 단점으로서, 상기 종래 기술의 폴리이미드 포커스 와플 구조는 평판표시장치 오염의 주요인이다. 즉, 상기 "오염된(dirty)" 폴리이미드 포커스 와플 구조는 불순물들을 평판표시장치의 빈 공간으로 유입시킨다. 이들 불순물들은 평판표시장치의 성능을 저하시킬 뿐만 아니라, 변색을 유발하고, 평판표시장치의 유효 기간을 단축시킨다. 불순물들을 방출시키는 것 외에, 또한 상기 종래 기술의 포커스 와플 구조는, 평판표시장치 제조 단계에서 유발되는 열 변형력 및 전자 이탈로 인해 재료(예컨대, 유기물)에서 가스를 방출한다.
또 다른 단점은, 폴리이미드 포커스 와플 구조에 적용된 도전 코팅 (conductive coating)(예컨대, 알루미늄)은 종래의 평판표시장치의 제조시 상당한 어려움과 복잡성을 야기한다. 즉, 종래의 평판표시장치 제조에서, 상기 도전 코팅은 앵글드 이배퍼레이션 프로세스(angled evaporation process)가 이용된다. 상기 앵글드 이배퍼레이션 프로세스는 어렵고, 오랜 시간을 소모하며, 비용이 많이 든다. 실행이 어려울 뿐만 아니라, 상기 앵글드 이배퍼레이션 프로세스의 시간 소모적 특성은 평판표시장치의 제조시 처리량 및 산출량을 감소시킨다.
따라서, 상당한 비용, 불순물 방출 및 가스 방출을 유발하지 않는 포커스 와플 구조의 필요성이 존재한다. 상기 필요성을 충족시키고, 또한 복잡하고 어려운 앵글드 이배퍼레이션 프로세스가 요구되지 않는 포커스 와플 구조의 필요성이 존재한다. 또한 상기 필요성을 충족시키고 포커스 와플 제조 처리량 및 산출율을 향상시키는 포커스 와플 구조의 필요성이 존재한다.
청구항에 기재된 본 발명은 평판표시장치 분야에 관한 것으로, 특히 평판표시장치 스크린 구조의 "포커스 와플"에 관한 것이다.
도1a는 청구항에 기재된 본 발명의 일 실시예에 따른 도전성 포커스 와플 형성 방법의 일 시작점을 묘사하는 측단면도이다.
도1b는 청구항에 기재된 본 발명의 일 실시예에 따라 그 위에 분포된 절연성 재료층을 포함하는 도1a의 구조의 측단면도이다.
도1c는 청구항에 기재된 본 발명의 일 실시예에 따라 그 위에 분포된 감광 재료층을 포함하는 도1b의 구조의 측단면도이다.
도1d는 청구항에 기재된 본 발명의 일 실시예에 따라 감광 재료층에 형성된 구멍을 포함하는 도1c의 구조의 측단면도이다.
도1e는 청구항에 기재된 본 발명의 일 실시예에 따라 그 내부에 형성된 구멍 내부 및 감광 재료층 상부에 분포된 도전층을 포함하는 도1d의 구조의 측단면도이다.
도1f는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 도전층의 잉여부(excess portion)를 포함하는 도1e의 구조의 측단면도이다.
도1g는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 감광 재료층의 잔여부(remaining portion)를 포함하는 도1f의 구조의 측단면도이다.
도1h는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 절연 재료층의 여러 부를 포함하는 도1g의 구조의 측단면도이다.
도2는 청구항에 기재된 본 발명의 일 실시예에 따라 감광 재료층에 형성된 구멍의 평면도이다.
도3a는 청구항에 기재된 본 발명의 일 실시예에 따라 도전성 포커스 와플의 형성 방법의 일 시작점을 묘사하는 측단면도이다.
도3b는 청구항에 기재된 본 발명의 일 실시예에 따라 그 상부에 분포된 감광 재료층을 포함하는 도3a의 구조의 측단면도이다.
도3c는 청구항에 기재된 본 발명의 일 실시예에 따라 감광 재료층에 형성된 구멍을 포함하는 도3b의 구조의 측단면도이다.
도3d는 청구항에 기재된 본 발명의 일 실시예에 따라 상기 구멍에 분포된 절연 재료를 포함하는 도3c의 구조의 측단면도이다.
도3e는 청구항에 기재된 본 발명의 일 실시예에 따라 그 내부에 형성된 구멍내부 및 감광 재료층 상부에 분포된 도전층을 포함하는 도3d의 구조의 측단면도이다.
도3f는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 도전층의 잉여부를 포함하는 도3e의 구조의 측단면도이다.
도3g는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 감광 재료층의 잔여부를 포함하는 도3f의 구조의 측단면도이다.
도4a는 청구항에 기재된 본 발명의 일 실시예에 따라 도전성 포커스 와플 형성 방법의 일 시작점을 묘사하는 측단면도이다.
도4b는 청구항에 기재된 본 발명의 일 실시예에 따라 그 상부에 분포된 절연 재료층을 포함하는 도4a의 구조의 측단면도이다.
도4c는 청구항에 기재된 본 발명의 일 실시예에 따라 절연 재료층 위에 분포된 도전층을 포함하는 도4b의 구조의 측단면도이다.
도4d는 청구항에 기재된 본 발명의 일 실시예에 따라 절연 재료층 위에 분포된 보다 두꺼운 도전층을 포함하는 도4c의 구조의 측단면도이다.
도5a는 청구항에 기재된 본 발명의 일 실시예에 따라 형성된 구조의 평면도이다.
도5b는 청구항에 기재된 본 발명의 일 실시예에 따라 그 위에 분포된 제2의 감광 재료층을 포함하는 도5a의 구조의 측단면도이다.
도5c는 청구항에 기재된 본 발명의 일 실시예에 따라 그 내부에 형성된 추가적인 구멍을 포함하는 도5b의 구조의 평면도이다.
도5d는 청구항에 기재된 본 발명의 일 실시예에 따라 형성된 도전성 포커스 와플 구조의 평면도이다.
도6a는 청구항에 기재된 본 발명의 일 실시예에 따라 도전성 포커스 와플 형성 방법의 일 시작점을 묘사하는 측단면도이다.
도6b는 청구항에 기재된 본 발명의 일 실시예에 따라 그 상부에 분포된 절연 재료층을 포함하는 도6a의 구조의 측단면도이다.
도6c는 청구항에 기재된 본 발명의 일 실시예에 따라 그 상부에 분포된 제1 감광 재료층을 포함하는 도6b의 구조의 측단면도이다.
도6d는 청구항에 기재된 본 발명의 일 실시예에 따라 제1 감광 재료층에 형성된 구멍을 포함하는 도6c의 구조의 측단면도이다.
도6e는 청구항에 기재된 본 발명의 일 실시예에 따라 그 내부에 형성된 제1 구멍 내부 및 제1 감광 재료층 상부에 분포된 제1 도전층을 포함하는 도6d의 구조의 측단면도이다.
도6f는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 제1 도전층의 잉여부를 포함하는 도6e의 구조의 측단면도이다.
도6g는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 제1 감광 재료층의 잔여부를 포함하는 도6f의 구조의 측단면도이다.
도6h는 청구항에 기재된 본 발명의 일 실시예에 따라 그 상부에 분포된 제2 감광 재료층을 포함하는 도6g의 구조의 측단면도이다.
도6i는 청구항에 기재된 본 발명의 일 실시예에 따라 제2 감광 재료층에 형성된 구멍을 포함하는 도6h의 구조의 측단면도이다.
도6j는 청구항에 기재된 본 발명의 일 실시예에 따라 그 내부에 형성된 구멍 내부 및 제2 감광 재료층 상부에 분포된 제2 도전층을 포함하는 도6i의 구조의 측단면도이다.
도6k는 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 제2 도전층의 잉여부를 포함하는 도6j의 구조의 측단면도이다.
도6l은 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 제2 감광 재료층의 잔여부를 포함하는 도6k의 구조의 측단면도이다.
도6m은 청구항에 기재된 본 발명의 일 실시예에 따라 그로부터 제거된 절연 재료층의 여러부를 포함하는 도6l의 구조의 측단면도이다.
본 발명은 상당한 불순물 방출 및 가스 방출을 유발하지 않는 포커스 와플구조를 제공한다. 또한, 본 발명은 복잡하고 어려운 앵글드 이베퍼레이션 프로세스를 요구하지 않는 포커스 와플 구조를 제공한다. 또한, 본 발명은 포커스 와플 제조 처리량 및 산출량을 향상시키는 포커스 와플 구조를 제공한다. 이하 기술된 본 발명은 평판표시장치의 캐소드(cathod)부로부터 방출된 전자를 집중시키기 위한 도전성 포커스 와플 구조, 및 상기 도전성 포커스 와플 구조를 형성하는 방법을 제공한다. 또한, 본 발명의 포커스 와플 구조는 여러 종류의 평판표시장치에 적용될 수 있다.
구체적으로, 일 실시예에서, 본 발명은 평판표시장치의 캐소드부 상부에 제1 층의 감광 재료를 도포한다. 다음, 본 실시예는 그 내부에 구멍이 형성되도록 상기 감광 재료 층의 일부를 제거한다. 다음, 도전 재료가 상기 감광 재료층 내부의 구멍에 분포되도록 한 층의 도전 재료가 상기 캐소드 상부에 도포된다. 또한, 상기 캐소드와 도전 재료의 바닥면 사이에 절연성 재료층이 분포된다. 다음, 본 발명의 실시예는 도전성 포커스 와플 구조의 적어도 일부가 상기 캐소드 상부에 분포되어 형성되도록 감광 재료층을 제거한다. 위와 같이 함으로서, 도전성 포커스 와플 구조의 적어도 제1부가 형성된다.
일 실시예에서, 본 발명은 상기 실시예의 단계들을 포함하며, 감광 재료를 도포하기 전에 상기 캐소드부 상부에 절연성 재료를 도포하는 단계를 더 포함한다. 위와 같이 함으로써, 감광 재료층은 절연 재료층에 의해 평판표시장치의 케소드부로부터 분리된다. 따라서, 상기 감광 재료층의 구멍에 분포된 도전 재료는 상기 평판표시장치의 캐소드부와 직접적인 전기 접촉이 형성되지 않는다.
다른 실시예에서, 본 발명은 상기 제1 실시예의 단계들을 포함하며, 상기 감광 재료위에 도전 재료를 도포하기 전에 상기 감광 재료 내부에 형성된 구멍에 절연 재료를 도포하는 단계를 더 포함한다. 위와 같이 함으로써, 감광 재료층의 구멍에 분포된 도전 재료는 상기 평판표시장치의 캐소드부와 직접적인 전기 접촉이 형성되지 않는다.
본 발명의 상기 및 다른 장점들은, 다양한 도면으로 예시된 이하 바람직한 실시예들의 상세한 설명을 정독한 당업자들에게 명백하게 될 것이다.
본 명세서에 포함되어 일부를 형성하는 첨부 도면은 그 설명과 함께, 본 발명의 실시예를 예시하고, 본 발명의 원리들을 설명하는데 이용된다.
본 명세서에서 언급된 도면은 구체적으로 표기된 경우를 제외하고는 정확한 축척으로 그려진 것이 아니다.
이하, 첨부도면에 예시된, 본 발명의 바람직한 실시예에 대한 설명을 상세히 다룬다. 본 발명이 바람직한 실시예와 관련하여 기술되지만, 이에 의해 본 발명이 이들 실시예에 한정되는 것은 아니다. 반면, 본 발명은 다른 대안, 변경 및 규등범위들을 포함하며, 이들은 첨부된 청구항에 의해 정의된 바와 같이 본 발명의 정신 및 범위에 포함된다. 또한, 본 발명의 이하 상세한 설명에서, 본 발명의 완전한 이해를 돕기 위해 많은 세부사항들이 전개된다. 그러나, 당해 기술분야에서 통상의 지식을 가진 자는 이들 세부사항 없이도 본 발명을 명백히 실시할 수 있다. 즉, 잘 알려진 방법, 절차, 구성요소 및 회로는 본 발명의 특징을 불필요하게 흐리지 않도록 하기 위해 상세히 기술되지 않는다.
이제, 도1a를 참조하면, 청구항에 기재된 본 발명의 일 실시예인 도전성 포커스 와플 형성 방법의 시작점을 기술하는 측단면도가 나타난다. 분명히 하기 위해, 종래 기술 분야에서 잘 알려진 일부 특징은 도면에 묘사되지도 않고 상세히 언급되지도 않는다. 본 실시예에는, 전계 방출 표시장치의 일부 캐소드(cathod)부가 나타난다. 즉, 도1a에서, 기판(100)은 그 위에 분포된 하나의 행(row) 전극(도시 안됨)을 포함한다. 또한, 본 발명은, 예컨대, 상기 행 전극이 그 위에 분포된 저항층(도시 안됨)을 포함하는 다른 많은 구성들과 잘 일치한다. 예컨대, 실리콘 이산화물로 구성된 금속간 절연층(102)은 상기 행 전극 상부에 분포된다. 도전성 게이트 전극층(104)은 금속간 절연층(102) 상부에 있다. 전형적으로 참조부호 106으로 나타낸 바와 같이, 전계 방출 구조는, 금속간 절연층(102)에 있는 각각의 공동(cavity) 내부에서 형성된다. 또한, 마감층(108)은 금속간 절연층(102)에 있는 공동을 덮고, 이하의 공정에서 전계 방출기(106)를 보호한다.
도1b를 참조하면, 본 발명의 일 실시예에서, 절연 재료층(110)(예컨대, 유전 재료층)이 상기 캐소드부 상부에 도포된다. 본 실시예에서, 절연 재료층(110)은, 예컨대, 스핀-온-글라스(spin-on-glass)(SOG)이다. 그러나, 본 발명은, 도1a의 캐소드부 상부에 다양한 다른 형의 절연 재료를 적용하기에 아주 적합하다. 본 실시예에서, 절연 재료층(110)은 약 5 내지 50 마이크론의 깊이로 퇴적된다.
도1c를 참조하면, 본 발명의 실시예에서, 감광 재료층(112)이 도1b의 캐소드 부의 절연층(110) 상부에 도포된다. 본 실시예에서, 감광 재료층(112)은, 예컨대, 뉴저지, 소머빌의 회치스트-셀라니즈에서 얻을 수 있는, AZ4620 포토리지스트 (Photoresist)와 같은 포토리지스트(photoresist)로 구성된다. 그러나 본 발명은 다양한 다른 유형 및 공급자의 감광재료를 사용하기에 적합하다. 포토리지스트 층(112)은 본 실시예에서 약 40 내지 100 마이크론의 깊이로 퇴적된다.
도1d를 참조하면, 감광 재료층(112)의 퇴적(deposition)후, 감광 재료층 (112)의 노광 공정(exposure process)이 수반된다. 상기 노광 공정후, 본 실시예는, 전형적으로 도1d의 측단면도에 나타난 바와 같이, 감광 재료층(112)에 구멍이 형성되도록, 감광 재료층(112)의 일부를 제거한다. 본 실시예에서, 구멍(114)은 도전성 포커스 와플 구조를 형성하기 위한 템플릿(template)을 형성한다. 즉, 구멍(114)들은, 실질적으로 직교하는 행과 열로 구성된 그리드형으로 배치된다. 또한, 분명히 하기 위해 단지 2개의 구멍(114)만이 도1d에 도시되지만, 많은 행과 열의 구멍들이 감광 재료층(112)에 형성된다.
도2를 참조하면, 도1d의 실시예의 평면도에는, 구멍(114)들이 감광 재료층(112) 내부에 형성되는 것으로 도시된다. 도2에 나타낸 바와 같이, 구멍(114)들은, 도전성 포커스 와플 구조가 본 발명에 따라 형성되는 곳에 위치한다.
도1e를 참조하면, 도1c 및 도2의 구멍(114)의 형성후, 본 실시예는 감광 재료층(112)의 상부 및 그 내부에 형성된 구멍(114)들 내부에 도전 재료층(116)을 도포한다. 도1e에 나타낸 바와 같이, 도전 재료층(116)은 절연 재료층(110)에 의해 도전성 게이트 전극층(104)으로부터 전기적으로 절연된다. 본 실시예에서, 도전 재료층(116)은 예컨대, 미시간 포트 휴론의 아체슨 콜로이드에 의해 제조되는 CB800ADAG로 구성된다. 다른 실시예에서, 도전 재료층(116)은 흑연을 기본으로 한 다른 도전 재료로 구성된다. 또 다른 실시예에서, 도전 재료층(116)의 수축을 줄이기 위해 반건식 스프레이(semi-dry spray)로서 흑연을 기본으로 한 도전 재료층이 사용된다. 상기 실시예에서, 본 발명은 최종의 도전 재료층(116)에 대한 개선된 제어를 고려한다. 퇴적 방법이 상기와 같지만, 본 발명은 또한 감광 재료층(112) 상부 및 감광 재료층(112) 내부에 형성된 구멍(114)들 내부에 다양한 다른 도전 재료를 퇴적시키는 다양한 다른 퇴적 방법을 사용하기에 적합하다.
도1f를 참조하면, 본 발명의 일 실시예에서, 감광 재료층(112)의 상부 및/또는 구멍(114) 내부에 위치된 과잉의 도전 재료는 감광 재료층(112)의 최상면으로부터 상기 도전 재료를 문질러 냄(예컨대, "고무 걸레질" 등)으로써 제거된다. 상기와 같이 함으로써, 본 발명은 도전 재료층(116)이 감광 재료층(112)의 구멍(114) 내부에 소망의 깊이를 확실히 유지하도록 한다. 과잉의 도전 재료를 제거한 후, 도전 재료층(116)은 경화(harden)된다. 본 실시예에서, 도전 재료층(116)은 약 4 내지 5분 동안 섭씨 약 80 내지 90도로 구워진다. 다른 실시예에서, 감광 재료층(112)의 상부 및/또는 구멍 내부에 퇴적된 과잉의 도전 재료는 상기 경화 공정후 도전 재료의 과잉량을 기계적으로 문질러 냄으로써 제거된다. 또한, 상기의 접근 방법은 도전 재료가 감광 재료층(112)의 구멍(114) 내부에 소망의 깊이로 확실히 퇴적되도록 한다.
도1g를 참조하면, 도전 재료층(116)이 경화된 후, 본 발명은 감광 재료층(112)의 잔여부를 제거한다. 본 실시예에서, 상기 제거 공정을 용이하게 하기 위해 공업용 아세톤이 감광 재료층(112)에 적용된다. 본 발명은, 뉴저지 좀머빌의 회치스트-셀라니즈로부터 얻을 수 있는 400T 포토리지스트 스트립퍼, NMP 스트립퍼 등과 같은 다른 많은 용제를 사용하여 감광 재료를 제거하기에 적합하다. 감광 재료층(112)의 잔여부를 제거한 후에는, 도전성 행 및 열(116)들이 절연 재료층(110) 상부에 퇴적된 상태로 남아 있다.
도1h에 나타낸 바와 같이, 감광 재료층(112)의 잔여부를 제거한 후, 본 실시예는 도전성 행 및 열(116)의 바로 밑에 있는 절연 재료층(110) 부분을 제외한 절연 재료(110)층을 제거한다. 그 결과, 본 실시예는, 절연 재료층(110) 부분에 의해 도전성 게이트 전극층(104)으로부터 전기적으로 절연된 완전한 도전성 포커스 와플 구조를 제공한다. 또한, 본 실시예의 도전성 포커스 와플 구조는 하부의 절연부(절연 재료층(110)의 일부로 구성됨)와 상부의 도전부(도1c 내지 1f의 감광층(112)의 구멍(114)에 퇴적된 도전 재료로 구성됨)를 포함한다. 본 실시예에서, 실질적으로 직교하는 도전성 포커스 와플 구조의 행과 열들은 약 40 내지 100 마이크론의 높이를 갖도록 형성된다. 또한, 상기 실질적으로 직교하는 행과 열들은 그 사이에 구멍을 정의하고, 그 구멍들은 전계 방출기(106)로부터 방출된 전자들이 그 사이를 통과하기에 충분한 크기를 갖는다. 본 도전성 포커스 와플 구조에 전압을 인가함으로써 전계 방출기(106)로부터 방출된 전자들은 각각의 부화소(sub-pixel) 영역을 향해 진행한다.
본 실시예는 이와 관련된 몇 개의 실질적인 장점이 있다. 예컨대, 도전성 포커스 와플 구조를 형성하기 위해 상기 흑연을 기본으로 한 도전 재료를 사용함으로써, 본 발명은 종래의 폴리이미드 기반의 와플 구조와 관련된 불이익한 갈색화현상 및 가스방출현상을 제거한다. 또한, 본 발명에 이용된 도전 재료는, 상기 와플 구조가 폴리이미드로 형성될 때 사용될 수 있는 것보다 높은 공정 온도에서 손상 없이 적용될 수 있다. 또한, 본 실시예의 도전성 포커스 와플 구조는 고가의 폴리이미드 재료의 사용을 요구하지 않으며, 본 실시예의 도전성 포커스 와플 구조는 복잡하고 어려운 앵글드 이배퍼레이션 프로세스(angled evaporation process)의 필요성을 제거한다.
도3a를 참조하면, 청구항에 기재된 본 발명의 일 실시예의 상기 도전성 포커스 와플 형성 방법의 시작점을 묘사하는 측단면도가 나타난다. 도3a의 구조는 도1a의 구조와 유사하거나 동일하다. 또한, 분명히 하기 위해, 종래 기술에서 잘 알려진 일부 특징들은 이하 기술에서 상세히 묘사되거나 논의되지 않는다. 도3a의 실시예에는, 전계 방출 표시장치의 캐소드부의 일부가 나타난다. 즉, 도3a에서 기판(100)은 그 위에 퇴적된 행 전극(도시 안됨)을 포함한다. 또한, 본 발명은, 예컨대, 행 전극이 그 위에 퇴적되는 저항층(도시 안됨)을 포함하는 다른 많은 구조에 아주 적합하다. 예컨대, 실리콘 이산화물로 구성된 금속간 절연층(102)은 상기 행 전극 위에 위치된다. 도전성 게이트 전극층(104)은 금속간 절연층(102)위에 위치한다. 전형적으로 참조부호 106으로 도시된 전계 방출 구조는 금속간 절연층(102)의 각각의 공동내에 형성된다. 또한, 마감층(108)은 금속간 절연층(102)의 공동을 덮고, 이후의 공정에서 전계 방출기(106)를 보호한다.
도3b를 참조하면, 본 발명의 실시예에서, 감광 재료층(300)은 도3a의 캐소드부의 상부에 직접 도포된다. 즉, 본 실시예에서는, 도3a의 캐소드 구조의 전체 상부 표면 위에 절연 재료층을 먼저 퇴적시킬 필요가 없다. 본 실시예에서, 감광 재료층(300)은, 예컨대 뉴저지 좀머빌의 회치스트 셀라니즈로부터 얻을 수 있는 AZ4620 포토리지스트와 같은 포토리지스트로 구성된다. 그러나, 본 발명은 다른 여러 유형 및 공급자의 감광 재료를 사용하기에 적합하다. 포토리지스트 층(300)은 본 실시예에서 약 40 내지 100 마이크론의 깊이로 퇴적된다.
도3c를 참조하면, 감광 재료층(300)의 퇴적후, 감광 재료층(300)은 노광 공정을 거친다. 노광 공정후, 본 실시예는, 전형적으로 도3c의 측단면도에서 참조부호 302로 나타낸 바와 같이 감광 재료층(300) 내부에 구멍이 형성되도록, 감광 재료층(300)의 일부를 제거한다. 본 실시예에서, 구멍(302)은 도전성 포커스 와플 구조 제조용 템플릿을 형성한다. 즉, 구멍(302)이 실질적으로 직교하는 행과 열들로 구성된 그리드(grid) 형태로 위치된다. 또한, 분명히 하기 위해 도3c에는 단지 2개의 구멍(302)만을 도시하지만, 많은 행과 열의 구멍들이 감광 재료층(300)에 형성된다.
도2를 다시 참조하면, 도1d의 실시예의 평면도는, 구멍(114)이 감광 재료층(112)에 형성되도록 도시된다. 본 발명은 감광 재료층(300)에 유사 구멍들을 형성한다. 그러나, 본 실시예에서, 구멍(202)들은 도전성 게이트 전극층(104)까지 펼쳐진다. 도1a 내지 1h의 실시예에서, 구멍(114)들은 절연 재료층(110)까지 펼쳐진다. 도3a 내지 3g의 실시예에서, 구멍(302)들은, 도전성 포커스 와플 구조가 본 발명에 따라 형성되는 위치에 놓인다.
도3d를 참조하면, 본 발명의 일 실시예에서, 절연 재료층(304)(예컨대, 유전 재료층)이 감광 재료(300)의 구멍(302)에 적용된다. 본 실시예에서, 절연 재료층(304)은, 예컨대 스핀-온-글라스(SOG)이다. 그러나, 본 발명은 다른 여러 유형의 절연 재료를 감광 재료(300)의 구멍(302)에 적용하기 적합하다. 본 실시예에서, 절연 재료층(304)은 약 5 내지 50 마이크론의 두께로 퇴적된다. 본 실시예는, 절연 재료의 일부가 구멍(302) 내부에 퇴적되도록 감광 재료의 전 표면에 걸쳐 절연 재료를 도포하기에 적합하다. 다음, 과잉의 절연 재료는 제거될 수 있고(예컨대, 고무걸레 또는 기계적인 마찰에 의해), 또는 감광 재료층(300) 상부에 남겨질 수 있다.
도3e를 참조하면, 구멍(302)의 형성 및 절연 재료(304)의 퇴적 후, 본 실시예는 감광 재료층(300)의 상부 및 그 내부에 형성된 구멍(302) 내부에 도전 재료층(306)을 도포한다. 도3e에 나타낸 바와 같이, 도전 재료층(306)은 감광 재료층(300)의 구멍(302)에 미리 퇴적된 절연 재료층(304)에 의해 게이트 전극층(104)으로부터 전기적으로 절연된다. 본 실시예에서, 도전 재료층(306)은, 예컨대 미시간 포트 휴론의 아체슨 콜로이드에 의해 제조된 CB800A DAG로 형성된다. 다른 실시예에서, 도전 재료층(306)은 다른 흑연 기반의 도전 재료로 구성된다. 또 다른 실시예에서, 도전 재료층(306)의 수축을 줄이기 위해 반건식 스프레이로서 흑연 기반의 도전 재료층이 도포된다. 상기 실시예에서, 본 발명은 최종의 도전 재료층(306)에 대한 개선된 제어를 참작한다. 상기 퇴적 방법이 인용되었지만, 또한 본 발명은, 감광 재료층(300) 상부 및 감광 재료층(300)에 형성된 구멍(302) 내부에 다른 다양한 도전 재료를 증착시키는 다른 다양한 퇴적 방법을 이용하기에 적합하다.
도3f를 참조하면, 본 발명의 일 실시예에서, 감광 재료층(300)의 구멍(302) 상부 및/또는 내부에 퇴적된 과잉의 도전 재료는 감광 재료층(300)의 상부 표면으로부터 상기 도전 재료를 문질러 냄(예컨대, 고무걸레질 등)으로써 제거된다. 상기와 같이 함으로써, 본 실시예는, 도전 재료층(306)이 감광 재료층(300)의 구멍(302) 내부에 소망의 깊이로 확실히 있게 된다. 과잉의 도전 재료 제거후, 도전 재료층(306)은 약 4 내지 5분 동안 섭씨 약 80 내지 90도로 구워진다. 다른 실시예에서, 감광 재료층(300)에 있는 구멍의 상부 및/또는 내부에 퇴적된 과잉의 도전 재료는 경화 공정후 도전 재료의 과잉량을 기계적으로 문질러 냄으로써 제거된다. 또한, 상기의 접근 방법은 상기 도전 재료가 감광 재료층(300)의 구멍(302) 내부에서 소망의 깊이로 확실히 퇴적되도록 한다.
도3g를 참조하면, 도전 재료층(306)이 경화된 후, 본 발명은 감광 재료층(300)의 잔여부를 제거한다. 본 실시예에서, 상기 제거 공정을 용이하게 하기 위해 공업용 아세톤이 감광 재료층(300)에 적용된다. 본 발명은, 뉴저지 좀머빌의 회치스트-셀라니즈로부터 얻을 수 있는 400T 포토리지스트 스트립퍼, NMP 스트립퍼 등과 같은 다른 많은 용제를 사용하여 감광 재료를 제거하기에 적합하다. 감광 재료층(300)의 잔여부를 제거한 후, 행 및 열(116)들은 캐소드 구조 상부에 퇴적된 상태로 남아 있다. 그 결과, 본 발명은 절연 재료층(304)의 일부에 의해 게이트 층(104)으로부터 전기적으로 절연된 완전한 도전성 포커스 와플 구조를 제공한다. 또한, 본 발명의 도전성 포커스 와플 구조는 하부의 절연부(절연 재료층(304)의 일부로 구성됨)와 상부의 도전부(도3b 내지 3f의 감광층(300)의 구멍(302)에 증착된 도전 재료로 구성됨)를 포함한다. 따라서, 본 실시예는, 하부의 도전 게이트 전극층으로부터 전기적으로 절연되며, 고가이고 바람직하지 않은 폴리이미드로 형성되지 않고, 어렵고 복잡한 앵글드 이배퍼레이션 프로세스를 요구하지 않는 도전성 포커스 와플 구조를 형성한다.
본 실시예에서, 도전성 포커스 와플 구조의 실질적으로 직교하는 행과 열들은 약 40 내지 100 마이크론의 높이로 형성된다. 또한, 실질적으로 직교하는 행과 열들은 그 사이에 구멍을 정의하고, 상기 구멍들은 전계 방출기(106)로부터 방출된 전자가 통과할 수 있을 정도의 충분한 크기를 갖는다. 본 도전성 포커스 와플 구조에 전압을 인가함으로써, 전계 방출기(106)로부터 방출된 전자들은 각각의 부화소 영역으로 직진한다.
도4a를 참조하면, 청구항에 기재된 본 발명의 일 실시예인 도전성 포커스 와플 형성 방법의 시작점을 묘사하는 측단면도가 나타난다. 도4a의 구조는 도1a의 구조와 유사하거나 동일하다. 또한, 분명히 하기 위해, 종래의 기술에서 잘 알려진 일부 특징들은 이하 기술에서 도면으로 묘사되거나 상세히 검토되지 않는다. 도4a의 실시예에는, 전계방출 표시장치의 캐소드부의 일부가 나타난다. 즉, 도4a에서, 기판(100)은 그 위에 퇴적된 행 전극(도시 안됨)을 포함한다. 또한, 본 발명은, 예컨대, 상기 행 전극이 그 위에 위치한 저항층(도시 안됨)을 포함하는 다른 여러 구성들과 잘 어울린다. 예컨대, 실리콘 이산화물로 구성된 금속간 절연층(102)은, 상기 행 전극의 상부에 위치된다. 도전성 게이트 전극층(104)은 금속간 절연층(102)상부에 있다. 참조부호 106으로 전형적으로 도시된 전계 방출 구조는, 금속간 절연층(102)의 각 공동 내부에 형성된다. 또한, 마감층(108)은 금속간 절연층(102)의 공동을 덮고 이후의 공정시 전계 방출기(106)를 보호한다.
도4b를 참조하면, 본 실시예는 캐소드 구조 상부에 절연 재료층(400)을 위치시킨다. 도4a의 실시예에서, 절연 재료층(400)은 스크린 프린트(screen-printing)형의 퇴적 공정을 이용하여 퇴적된다. 즉, 절연 재료층(400)이 소정의 두께로 될 때까지 절연 재료는 캐소드 구조 상부의 소정 위치에 반복적으로 도포된다. 본 실시예에서, 절연 재료층은, 예컨대 실리콘 이산화물, SOG 등으로 구성된다.
도4c를 참조하면, 본 실시예는, 절연 재료층(400) 상부에 도전 재료층(402)을 도포한다. 본 실시예에서, 도전 재료층(402)은 스크린 프린트형 공정을 이용하여 도포된다. 상기와 같이 함으로써, 본 발명은 절연성 바닥부와 도전성 상층부를 포함하는 도전성 포커스 와플 구조의 직교하는 행과 열을 점진적으로 형성한다. 본 실시예의 도전층(402)은, 예컨대, 다른 흑연 기반의 도전 재료인 미시간 포트 휴론의 아체슨 콜로이드에 의해 제조되는 CB800A DAG 등과 같은 도전 재료로 구성된다.
도4d를 참조하면, 본 실시예는 도전성 포커스 와플 구조가 완전히 형성될 때까지 캐소드 구조의 표면위에 도전 재료층을 반복적으로 도포한다. 본 실시예에서, 도전성 포커스 와플 구조가 약 40 내지 100 마이크론의 높이가 될 때까지 도전 재료가 반복적으로 도포된다. 따라서, 본 실시예는 도전성 포커스 와플 구조의 형성 방법을 제공하고, 상기 방법은 감광 재료층의 증착 및 패터닝(patterning)을 요구하지 않는다. 본 실시예에서, 실질적으로 직교하는 행과 열은 그 사이에 구멍을 형성하고, 상기 구멍은 전계 방출기(106)로 부터 방출된 전자가 통과할 수 있을 정도로 충분한 크기를 갖는다. 본 도전성 포커스 와플 구조에 전압을 인가함으로써, 전계 방출기(106)로부터 방출된 전자는 각각의 부화소 영역으로 직진하는 것으로 이해된다.
도5a를 참조하면, 본 발명의 다른 실시예에 따라 형성된 구조의 평면도가 나타난다. 도5a의 실시예에서, 도전성 포커스 와플 구조를 형성하는 데는 2단계 접근방법이 사용된다. 즉, 도1a 내지 1h, 및 3a 내지 3g의 실시예와 같은 실시예에서, 도5a의 참조부호 502로서 도시된 구멍은, 도1b 및 1c와 관련하여 기술된 공정을 이용한 감광 재료층(500)으로 형성된다. 즉, 구멍(502)들은 감광 재료층(500)을 지나 절연 재료의 하부층까지 펼쳐진다. 도3a 내지 3g의 실시예와 관련하여, 감광 재료층(500)에 구멍(502)이 형성된 후에는, 절연 재료가 상기 구멍(502)에 퇴적된다.
도5a의 실시예를 다시 참조하면, 도전성 포커스 와플 구조의 행 및 열 패턴을 모두 포함하는 도2의 구멍(114)과는 달리, 도5a의 구멍(502)은 도전성 포커스 와플 구조의 행을 형성하는 패턴만을 포함한다. 따라서, 상기 실시예에서, 도1e 내지 1h와 관련되어 기술된 공정들, 또는, 도3e 내지 3g와 관련되어 기술된 공들들의 완료후, 도전성 포커스 와플 구조의 도전성 행 부분이 형성된다. 따라서, 도전성 포커스 와플 구조의 행 및 열 부분이 동시에 형성되는 전술한 실시예들과는 달리, 도5a 내지 5d에 의해 묘사되는 실시예는 도전성 포커스 와플 구조의 행과 열 부를 순차적으로 형성한다.
도5b를 참조하면, 도전성 포커스 와플 구조의 행부의 형성후, 본 실시예는 도전성 포커스 와플 구조의 캐소드부 상부 및 미리 형성된 행의 상부에 제2 감광 재료층(503)을 도포한다. 도1a 내지 1h, 및 3a 내지 3g의 실시예와 같은 실시예에서, 도5c의 참조부호 504로 도시된 구멍들은 도1b 및 1c와 관련하여 기술된 공정들을 이용하여 감광 재료층(500)에 형성된다. 즉, 구멍(504)은 감광 재료층(503)을 지나 하부의 절연 재료층까지 확장된다. 도3a 내지 3g의 실시예와 관련하여, 감광 재료층(503)에서의 구멍(504)이 형성된 후, 절연 재료는 구멍(504)에 퇴적된다.
도5c의 실시예를 참조하면, 도5a의 구멍(502)과 유사한 도5c의 구멍(504)은 도전성 포커스 와플 구조의 열을 형성하기 위한 패턴만을 포함한다. 따라서, 상기 실시예에서, 도1e 내지 1h와 관련하여 기술된 공정, 또는 도3e 내지 3g와 관련하여 기술된 공정들의 완료 후, 도전성 포커스 와플 구조의 도전성 열부가 형성된다.
도5d는 도전성 행부(506) 및 도전성 열부(508)를 포함하는 본 발명의 도전성 포커스 와플 구조의 평면도를 제공한다. 본 실시예에서, 도전성 행부(506) 및 도전성 열부(508)는 감추어진 절연 재료층에 의해 하부의 도전성 게이트 전극층(104)으로부터 전기적으로 절연된다. 따라서, 도5a 내지 도5d에 의해 묘사되는 실시예는 도전성 포커스 와플 구조의 행부(506) 및 열부(508)를 순차적으로 형성한다.
또한, 도5b에 나타낸 바와 같은 본 실시예에서, 감광 재료층(503)은 도전성 행부(506)의 높이보다 큰 두께로 퇴적된다. 따라서, 본 실시예에서, 도전성 포커스 와플 구조의 열부(508)는 도전성 포커스 와플 구조의 행부(506)와는 다른 높이를 갖도록 형성된다. 즉, 일 실시예에서, 열부(508)는 본 도전성 포커스 와플 구조의 행부(506)의 높이보다 큰 높이를 갖도록 형성된다. 그 결과, 본 발명은 열부(508)가 행부(506)에 따라 배치된 지지 구조를 강화하기에 적합하다. 따라서, 행부(506)와의 교점 근처에 있는 보다 큰 높이의 열부(508)는 행부(506)에 따라 배치된 지지 구조에 대한 버팀목(buttress)을 제공한다. 즉, 벽, 가로대(rib), 또는 행부(506)에 통상적으로 놓이는 다른 지지 구조가 보다 길고 근처에 위치한 열부(508)에 의해 형성되거나 지지된다.
상기 실시예가 도전성 포커스 와플 구조의 행부(506)의 형성후 열부(508)의 형성을 기술하지만, 본 발명은 또한 도전성 포커스 와플 구조의 행부(506)를 형성하기 전에 열부(508)를 형성하기에도 적합하다. 마찬가지로, 본 발명은 또한 행부(506)가 열부(508)보다 크도록 상기 도전성 포커스 와플 구조를 형성하기에도 적합하다.
또한, 도5a 내지 5d의 실시예가 도1a 내지 1h, 및 도3a 내지 3g에 예시된 공정들과 관련하여 기술되지만, 또한, 도5a 내지 5d의 실시예는 도4a 내지 4d에 예시된 공정들과 관련하여 사용하기에도 적합하다. 즉, 본 발명은 또한 도4a 내지 4d의 공정들이 도전성 포커스 와플 구조의 행부 및 열부를 순차적으로 형성하는데 사용되는 실시예를 포함한다.
도6a를 참조하면, 청구항에 기재된 본 발명의 일 실시예의 도전성 포커스 와플 형성 방법의 시작점을 묘사하는 측단면도가 도시된다. 분명히 하기 위해, 종래 기술에서 잘 알려진 일부 특징들은 도면으로 묘사되거나 다음 기술에서 상세히 검토되지 않는다. 본 실시예에서, 전계 방출 표시장치의 캐소드부가 도시된다. 즉, 도6a에서, 기판(100)은 그 위에 분포된 행 전극(도시 안됨)을 갖는다. 또한, 본 발명은, 예컨대, 행 전극이 그 위에 분포된 저항층(도시 안됨)을 포함하는 다른 여러 가지 구성과 잘 어울린다. 예컨대, 실리콘 이산화물로 구성된 금속간 절연층(102)은 행 전극 위에 분포된다. 도전성 게이트 전극층(104)은 금속간 절연층(102) 상부에 위치된다. 전형적으로 참조부호 106으로 도시된 전계 방출기 구조는, 금속간 절연층(102)에 있는 각 공동 내부에서 형성된다. 또한, 마감층(108)은 금속간 절연층(102)의 공동을 덮고 이후의 공정에서 전계 방출기(106)를 보호한다.
도6b를 참조하면, 본 발명의 일 실시예에서, 절연 재료층(110)(예컨대 유전 재료층)이 상기 캐소드부 상부에 도포된다. 본 실시예에서, 절연 재료층(110)은, 예컨대 스핀-온-글라스(SOG)이다. 그러나, 본 발명은 도6a의 캐소드부 상부에 다른 여러 유형의 절연 재료를 적용하기에 적합하다. 본 실시예에서, 절연재료층(110)은 약 5-50 마이크론의 깊이로 퇴적된다.
도6c를 참조하면, 본 발명의 실시예에서, 감광 재료층(600)이 도6b의 캐소드부의 절연층(110) 위에 도포된다. 본 실시예에서, 감광 재료층(600)은, 예컨대 뉴저지 좀머빌의 회치스트-셀라니즈로부터 얻을 수 있는 AZ4620 포토리지스트와 같은 포토리지스트로 구성된다. 그러나, 본 발명은 다양한 다른 유형 및 공급자의 감광 재료를 사용하기에 적합하다. 포토리지스트 층(600)은 본 실시예에서 약 20 내지 50 마이크로의 깊이로 퇴적된다.
도6d를 참조하면, 감광 재료층(600)의 퇴적후, 감광 재료층(600)은 제1 노광 공정을 거친다. 상기 제1 노광 공정후, 본 실시예는, 전형적으로 도6d의 측단면도에서 참조부호 602로 나타낸 바와 같이, 감광 재료층(600)에 구멍이 형성되도록,감광 재료층(600)의 일부를 제거한다. 본 실시예에서, 구멍(602)은 도전성 포커스 와플 구조를 형성하기 위한 템플릿(template)의 제1부를 형성한다. 즉, 구멍(602)들은, 실질적으로 직교하는 행과 열로 구성된 그리드형으로 배치된다. 또한, 분명히 하기 위해 단지 2개의 구멍(602)만이 도6d에 도시되지만, 많은 행과 열의 구멍들이 감광 재료층(600)에 형성된다.
도6e를 참조하면, 도6d의 구멍(602)을 형성한 후, 본 실시예는 감광 재료층(600)의 상부 및 그 내부에 형성된 구멍(602) 내부에 제1 도전 재료층(604)을 도포한다. 도6e에 도시된 바와 같이, 제1 도전 재료층(604)은, 절연 재료층(110)에 의해 도전성 게이트 전극층(104)으로부터 전기적으로 절연된다. 본 실시예에서, 제1 도전 재료층(604)은, 예컨대 미시간, 포트 휴론의 아체슨 콜로이드에 의해 제조된 CB800A DAG로 구성된다. 다른 실시예에서, 제1 도전 재료층(604)은 다른 흑연 기반의 도전 재료로 구성된다. 또 다른 실시예에서, 제1 도전 재료층(604)의 수축을 줄이기 위해 반건식 스프레이(semi-dry spray)로서 흑연 기반의 도전 재료층이 사용된다. 상기 실시예에서, 본 발명은 최종 깊이의 제1 도전 재료층(604)에 대한 개선된 제어를 고려한다. 퇴적 방법이 상기와 같지만, 본 발명은 또한 감광 재료층(600) 상부 및 감광 재료층(600) 내부에 형성된 구멍(602)들 내부에 다양한 다른 도전 재료를 퇴적시키기는 다양한 다른 퇴적 방법을 사용하기에 적합하다.
도6f를 참조하면, 본 발명의 일 실시예에서, 감광 재료층(600)의 구멍 상부 및/또는 내부에 위치된 과잉 도전 재료는 감광 재료층(600)의 상부 표면으로부터도전 재료를 문질러 냄(예컨대, "고무걸레질" 등)으로써 제거된다. 상기와 같이 행함에 있어서, 본 실시예는 제1 도전 재료층(604)을 감광 재료층(600)의 구멍(602) 내부의 소망의 깊이에 확실히 위치시킨다. 과잉 도전 재료의 제거후, 제1 도전 재료층(604)이 경화된다. 본 실시예에서, 제1 도전 재료층(604)은 약 4 내지 5분 동안 섭씨 약 80 내지 90 도로 구워진다. 다른 실시예에서, 감광 재료층(600)에 있는 구멍(602)의 상부 및/또는 내부에 위치된 과잉의 도전 재료는 상기 경화 공정후 도전 재료의 과잉량을 기계적으로 문질러 냄으로써 제거된다. 또한, 상기 접근 방법으로 감광 재료층(600)의 구멍(602) 내부에 도전 재료가 소망의 깊이로 확실히 퇴적된다.
도6g를 참조하면, 제1 도전 재료층(604)이 경화된 후, 본 발명은 감광 재료층(600)의 잉여부를 제거한다. 본 실시예에서, 상기 제거 공정을 용이하게 하기 위해 감광 재료층(600)에 공업용 아세톤이 사용된다. 본 발명은, 뉴저지 좀머빌의 회치스트 셀라니즈로부터 얻을 수 있는 400T 포토리지스트 스트립퍼, NMP 스트립퍼 등과 같은 다른 많은 용제를 사용하여 감광 재료를 제거하기에 적합하다. 감광 재료층(600)의 잔여부를 제거한 후, 제1 도전부의 행 및 열(604)은 절연 재료층(110) 상부에 퇴적된 상태로 남아 있다.
도6h를 참조하면, 본 발명의 실시예에서, 제2 감광 재료층(606)이 도6g의 도전 구조(604)의 상부 및 캐소드 부의 절연층(110) 상부에 도포된다.
도6i를 참조하면, 감광 재료층(606)의 퇴적후, 감광 재료층(606)은 제2 노광 공정을 거친다. 제2 노광 공정후, 본 실시예는, 전형적으로 도6i의 측 단면도에서참조부호 608로 나타낸 바와 같이 구멍들이 감광 재료층(606)에 형성되도록 감광 재료층(606)의 일부를 제거한다. 본 실시예에서, 구멍(608)들은 도전성 포커스 와플 구조 형성용 템플릿의 제2부를 형성한다. 즉, 구멍(608)들은 실질적으로 직교하는 행과 열로 구성된 그리드 형으로 위치된다. 또한, 분명히 하기 위해 단지 2 세트의 구멍들(608)만이 도6i에 도시될지라도, 구멍들의 많은 행과 열이 감광 재료층(606)으로 형성된다.
도6j를 참조하면, 도6i의 구멍(608)의 형성후, 본 실시예는 감광 재료층(606)의 상부 및 그 내부에 형성된 구멍(608) 내부에 제2 도전 재료층(610)을 도포한다. 도6h에 도시된 바와 같이, 제2 도전 재료층(610)은 절연 재료층(110)에 의해 도전 게이트 전극층(104)으로부터 전기적으로 절연된다.
다음, 도6k를 참조하면, 본 발명의 제1 실시예에서, 감광 재료층(606)의 구멍(608) 상부 및/또는 내부에 위치된 과잉의 도전 재료는 감광 재료층(606)의 상부면으로부터 상기 도전 재료를 쓸어 냄(예컨대, "고무걸레질" 등)으로써 제거된다. 상기와 같이 행함으로써, 본 실시예는 제2 도전 재료층(610)이 감광 재료층(606)의 구멍(608) 내부의 소망 깊이에 있음을 보장한다. 과잉 도전 재료의 제거후, 제2 도전 재료층(610)은 경화된다. 다른 실시예에서, 감광 재료층(606)의 구멍(608) 상부 및/또는 내부에 위치된 과잉 도전 재료는 상기 경화 공정후 도전 재료의 과잉량을 기계적으로 닦아 냄으로써 제거된다. 또한, 상기의 접근 방법은, 상기 도전 재료가 감광 재료층(606)의 구멍(608) 내부의 소망 깊이에 증착됨을 보장한다.
도6l을 참조하면, 제2 도전 재료층(610)이 경화된 후, 본 발명은 감광 재료층(606)의 잔여부를 제거한다. 감광 재료층(606)의 잔여부를 제거한 후, 도전성 행 및 열의 제1 및 제2부(즉, 604,610)는 절연 재료층(110)의 상부에 위치된다.
도6m에 도시된 바와 같이, 감광 재료층(606)의 잔여부를 제거한 후, 본 실시예는 도전성 행 및 열(604,610)의 바로 밑에 있는 절연 재료층(110) 부위를 제외한 절연 재료층(110)을 제거한다. 그 결과, 본 실시예는 절연 재료층(110)부에 의해 도전 게이트 전극층(104)으로부터 전기적으로 절연된 완전한 도전성 포커스 와플 구조를 제공한다. 또한, 본 실시예의 도전성 포커스 와플 구조는 하부의 절연부(절연 재료층(110)의 일부로 구성됨) 및 상부의 도전부(604,610)를 포함한다.
본 실시예의 멀티-레벨(multi-level) 구조의 결과로, 도6m의 도전성 포커스 와플 구조는 보다 높은 부위(610)가 보다 짧은 부위(604)를 따라 배치된 지지 구조를 받쳐주도록 하기에 적합하다. 즉, 벽, 가로대(rib), 또는 흔히 보다 짧은 부위(604)에 위치된 다른 지지 구조가 보다 긴 근접 부위(508)에 의해 안정화되거나 지지된다.
또한, 도6a 내지 6m의 실시예가 제1 또는 제2 감광 재료층 중 어느 하나의 퇴적 이전에 캐소드 구조상에 위치된 절연 재료층(110)을 포함할지라도, 본 실시예는 제1 및/또는 제2 도전 재료층의 퇴적 이전에 제1 및/또는 제2 감광 재료층에 형성된 구멍에 유전 또는 절연 재료가 증착되는 실시예에도 매우 적합하다. 또한, 본 발명은, 도전성 포커스 와플 구조의 행 부위들만 또는 열 부위들만이 멀티-레벨인 실시예에도 매우 적합하다.
따라서, 본 실시예는 심각한 오염물질 방출 및 가스 방출로부터 보호되는 포커스 와플 구조를 제공한다. 또한, 본 발명은 복잡하고 어려운 앵글드 이배퍼레이션 프로세스를 요구하지 않는 포커스 와플 구조를 제공한다. 또한, 본 발명은, 포커스 와플 제조 처리량 및 산출량을 향상시키는 포커스 와플 구조를 제공한다.
본 발명의 소정 실시예에 대한 상기 서술은 예시 목적으로 제공된 것이다. 이들은 본 발명의 전부도 아니고, 본 발명을 게재된 형태만으로 제한하지도 않으며, 분명히 다양한 수정 및 변경들이 상기로부터 가능하다. 본 발명의 원리 및 그 실질적인 적용을 가장 잘 설명하기 위해 상기 실시예들이 선택되고 기술된 것이며, 따라서 당업자들은 본 발명 및 다양한 실시예들을 이용하여 소기의 목적을 달성할 수 있을 것이다. 본 발명의 범위는 이하 첨부된 청구항 및 그 균등범위에 의해 정의된다.
본 발명은 평판 표시장치 분야에 관한 것으로, 특히 평판표시장치 스크린 구조의 "포커스 와플"에 관한 것이다.

Claims (32)

  1. a) 평판표시장치의 캐소드부 상부에 제1 감광 재료층을 도포하는 단계;
    b) 상기 감광 재료층에 구멍들이 형성되도록 상기 감광 재료층의 일부를 제거하는 단계;
    c) 상기 캐소드와 그 바닥면 사이에 위치된 절연 재료층을 포함하는 도전 재료층이 상기 감광 재료층의 상기 구멍 내부에 위치되도록 상기 캐소드 상부에 도전 재료층을 도포하는 단계; 및
    d) 도전성 포커스 와플 구조의 적어도 일부가 상기 캐소드 상부에 형성되도록 상기 감광 재료층을 제거하는 단계를 포함하는, 평판표시장치의 캐소드부로부터 방출된 전자를 집중시키기 위한 도전성 포커스 와플 구조를 형성하는 방법.
  2. 제1항에 있어서, 단계 c)는
    상기 감광 재료층의 구멍들 내부에 상기 도전 재료층을 위치시키기 전에, 절연 재료층이 상기 캐소드부와 상기 도전 재료층 사이에 위치되도록 상기 단계 b)에서 형성된 상기 감광 재료층의 구멍 내부에 절연 재료를 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  3. 제1항에 있어서, 단계 c)는
    상기 캐소드와 그 바닥면 사이에 위치된 스핀-온-글라스(spin-on-glass)층을포함하는 상기 도전 재료층이 상기 감광 재료층의 구멍 내부에 위치되도록 상기 캐소드 상부에 도전 재료층을 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  4. 제1항에 있어서, 단계 c)는
    상기 캐소드와 그 바닥면 사이에 위치된 절연 재료층을 포함하는 DAG 층이 상기 감광 재료층의 구멍 내부에 위치되도록 상기 캐소드 상부에 DAG층을 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  5. 제1항에 있어서,
    e) 상기 도전성 포커스 와플 구조의 적어도 일부 및 상기 캐소드부의 상부에 제2 감광 재료층을 도포하는 단계;
    f) 상기 제2 감광 재료층에 구멍들이 형성되도록 상기 제2 감광 재료층의 일부를 제거하는 단계;
    g) 상기 캐소드와 그 바닥면 사이에 위치된 절연 재료층을 포함하는 제2 도전 재료층이 상기 제2 감광 재료층의 구멍 내부에 위치되도록 상기 캐소드 상부에 제2 도전 재료층을 도포하는 단계; 및
    d) 상기 도전성 포커스 와플 구조의 적어도 제2 부가 상기 캐소드 상부에 형성되도록 상기 제2 감광 재료층을 제거하는 단계를 더 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  6. 제1항 또는 5항에 있어서,
    단계 a)를 행하기 전에, 제1항의 단계 c) 또는 제5항의 단계 g)의 상기 절연 재료층이 상기 캐소드부와 상기 도전 재료층 또는 제2 도전 재료층 사이에 위치되도록 상기 캐소드부 상부에 도전 재료를 도포하는 단계를 더 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  7. 제5항에 있어서, 단계 g)는
    상기 제2 감광 재료층의 구멍 내부에 상기 제2 도전 재료층을 위치시키기 전에, 상기 절연 재료층이 상기 캐소드부와 상기 제2 도전 재료층 사이에 위치하도록 단계 f)에서 형성된 상기 제2 감광 재료층의 구멍에 절연 재료를 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  8. 제1항에 있어서,
    상기 캐소드부의 상부에 절연 재료층을 도포하는 단계와 상기 도전성 포커스 와플 구조의 적어도 일부와 상기 캐소드 사이에 있는 상기 절연 재료층 부분을 제외하고는 상기 캐소드 상부에 있는 상기 절연 재료층을 제거하는 단계를 더 포함하며, 상기 단계 c)에서 구멍들은 도전성 포커스 와플 구조의 적어도 일부가 형성되어야 하는 위치에서 상기 감광 재료층에서 형성되고, 상기 단계 d)에서 상기 도전 재료층중 적어도 부분적으로 형성된 상기 도전성 포커스 와플 구조의 적어도 일부가 상기 캐소드 상부에 형성되도록 상기 감광 재료층을 제거하는, 도전성 포커스 와플 구조를 형성하는 방법.
  9. 제1항 또는 8항에 있어서, 상기 단계들은 완전한 도전성 포커스 와플 구조를 형성하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  10. 제8항에 있어서, 제거 단계는
    상기 도전성 포커스 와플 구조의 상기 적어도 일부와 상기 캐소드부 상부에 제2 감광 재료층을 도포하는 단계;
    상기 도전성 포커스 와플 구조의 적어도 제2부가 형성되는 위치에서 구멍들이 상기 제2 감광 재료층에 형성되도록 상기 제2 감광 재료층의 일부를 제거하는 단계;
    상기 제2 도전 재료층이 상기 제2 감광 재료층의 구멍 내부에 위치하도록 상기 캐소드 상부에 제2 도전 재료층을 도포하는 단계; 및
    상기 제2 도전 재료층중 적어도 부분적으로 형성된 상기 도전성 포커스 와플 구조의 적어도 제2부가 상기 캐소드 상부에 형성되도록 상기 제2 감광 재료층을 제거하는 단계를 더 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  11. 제5항 또는 8항에 있어서, 상기 도전성 포커스 와플 구조의 적어도 제2부는 상기 도전성 포커스 와플 구조의 제1부와는 다른 높이를 갖도록 형성되는, 도전성포커스 와플 구조를 형성하는 방법.
  12. 평판표시장치의 캐소드부로부터 방출된 전자들이 통과할 수 있을 정도로 충분한 크기를 가진 구멍들을 그 사이에 정의하는 실질적으로 직교하는 행과 열들로 구성된 그리드(grid) 재료를 포함하고, 상기 그리드는
    상기 평판표시장치의 캐소부와 결합되기에 적합한 하부의 절연부; 및
    상기 하부의 절연부와 결합되고, 상기 구멍들을 통과하는 전자들을 집중시키기에 적합한 상부의 도전부를 더 포함하는, 평판표시장치의 캐소드부로부터 방출된 전자들을 집중시키기 위한 도전성 포커스 와플 구조.
  13. 제12항에 있어서, 상기 그리드 재료 하부의 절연부는 스핀-온-글라스로 구성된, 도전성 포커스 와플 구조.
  14. 제12항에 있어서, 상기 그리드 재료 상부의 도전부는 DAG로 구성된 도전성 포커스 와플 구조.
  15. 제12항에 있어서, 상기 그리드의 행들은 상기 그리드의 열들과는 다른 높이를 갖도록 형성된 도전성 포커스 와플 구조.
  16. a) 캐소드부로부터 방출된 전자들이 통과할 수 있을 정도로 충분한 크기를가진 구멍들을 그 사이에 정의하는, 실질적으로 직교하는 행과 열들로 구성된 제1 층을 형성하도록 절연 재료층을 평판표시장치의 캐소드부 상부에 도포하는 단계; 및
    b) 절연성 하부와 도전성 상부를 포함하는 포커스 와플이 형성되도록, 캐소드부로부터 방출된 전자들이 통과할 수 있을 정도로 충분한 크기를 가진 구멍들을 그 사이에 정의하는, 실질적으로 직교하는 행과 열들로 구성된 제2 층을 형성하도록 도전 재료층을 상기 절연 재료층의 상부에 도포하는 단계를 포함하는, 평판표시장치의 캐소드부로부터 방출된 전자들을 집중시키는 도전성 포커스 와플 구조를 형성하는 방법.
  17. 제16항에 있어서, 단계 a)는
    스텐실 애플리케이션 프로세스(stencil application process)를 이용하여 상기 절연 재료층을 상기 캐소드부 상부에 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  18. 제16항에 있어서, 단계 b)는
    스텐실 애플리케이션 프로세스를 이용하여 상기 도전 재료층을 상기 절연 재료층 상부에 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  19. 제16항에 있어서, 단계 b)는
    DAG 층을 상기 절연 재료층 상부에 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  20. a) 절연성 하부 및 도전성 상부를 포함하는 멀티-레벨 도전성 포커스 와플 구조의 제1부를 형성하는 단계; 및
    b) 도전성 포커스 와플 구조의 제1부와 다른 높이를 갖고 절연성 하부와 도전성 상부를 포함하며 상기 도전성 포커스 와플 구조의 제1부와 인접한 상기 멀티-레벨 도전성 포커스 와플 구조의 제2부를 형성하는 단계를 포함하는, 평판표시장치의 캐소드부로부터 방출된 전자들을 집중시키기 위해 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  21. 제20항에 있어서, 단계 a)는
    a1) 절연 재료층을 상기 캐소드부 상부에 도포하는 단계;
    a2) 제1 감광 재료층을 상기 캐소드부 상부에 도포하는 단계;
    a3) 상기 멀티-레벨 도전성 포커스 와플 구조의 적어도 제1부가 형성되는 위치에서 구멍들이 상기 제1 감광 재료층에 형성되도록 상기 제1 감광 재료층의 일부를 제거하는 단계;
    a4) 상기 제1 도전 재료층이 상기 제1 감광 재료층의 구멍 내부에 위치하도록 제1 도전 재료층을 상기 캐소드 상부에 도포하는 단계;
    a5) 상기 제1 감광 재료층의 잔여부를 제거하는 단계;
    a6) 제2 감광 재료층을 상기 캐소드부 상부에 도포하는 단계;
    a7) 상기 멀티-레벨 도전성 포커스 와플 구조의 적어도 제2부가 형성되는 위치에서 구멍들이 상기 제2 감광 재료층에 형성되도록 상기 제2 감광 재료층의 일부를 제거하는 단계;
    a8) 상기 멀티-레벨 도전성 포커스 와플 구조의 제1 및 제2부가 상기 캐소드 상부에 형성되도록 상기 제2 감광 재료층의 잔여부를 제거하는 단계; 및
    a9) 상기 멀티-레벨 도전성 포커스 와플 구조의 제1 및 제2부와 상기 캐소드 사이에 남아 있는 상기 절연 재료층의 부분을 제외한 상기 캐소드 상부에 위치한 상기 절연 재료층을 제거하는 단계를 포함하는, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  22. 제8항, 16항 또는 21항에 있어서, 단계 a1)은 스핀-온-글라스층을 상기 캐소드부 상부에 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  23. 제1항, 8항 또는 21항에 있어서, 단계 a2)는 제1 포토리지스트 층을 상기 캐소드부 상부에 도포하는, 도전성 포커스 와플 구조를 형성하는 방법.
  24. 제8항의 단계 c) 또는 제21항의 단계 a4)에 있어서,
    DAG 층이 상기 감광 재료층 또는 제1 감광 재료층의 구멍 내부에 위치하도록 상기 캐소드 상부에 DAG 층을 도포하는 단계를 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  25. 제1항의 단계 c) 또는 제21항의 단계 a4)에 있어서,
    상기 도전 재료층 또는 제1 도전 재료층 및 상기 감광 재료층 또는 제1 감광 재료층을 평탄화하는 단계를 더 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  26. 제21항에 있어서, 단계 a6)은
    제2 포토리지스트 층을 상기 캐소드부 상부에 도포하는 단계를 포함하는, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  27. 제21항에 있어서, 단계 a8)은
    DAG층이 상기 제2 감광 재료층의 구멍 내부에 위치하도록 상기 DAG 층을 상기 캐소드 상부에 도포하는 단계를 포함하는, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  28. 제5항의 단계 g) 또는 제21항의 단계 a8)에 있어서
    상기 제2 도전 재료층 및 상기 제2 감광 재료층을 평탄화하는 단계를 더 포함하는, 도전성 포커스 와플 구조를 형성하는 방법.
  29. 제21항에 있어서,
    상기 멀티-레벨 도전성 포커스 와플 구조의 제2부는 상기 멀티-레벨 도전성 포커스 와플 구조의 제1부의 각 측면부와 인접한 2개의 실질적으로 평행인 부분들로 구성된, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  30. 제29항에 있어서,
    상기 실질적으로 평행인 부분들은 상기 멀티-레벨 도전성 포커스 와플 구조의 제1부보다 긴, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  31. 제20항에 있어서, 단계 a)는
    스텐실 애플리케이션 프로세스를 이용하여 상기 멀티-레벨 도전성 포커스 와플 구조의 제1 부를 형성하는 단계를 포함하는, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
  32. 제20항에 있어서, 단계 b)는
    스텐실 애플리케이션 프로세스를 이용하여 상기 멀티-레벨 도전성 포커스 와플 구조의 제2 부를 형성하는 단계를 포함하는, 멀티-레벨 도전성 포커스 와플 구조를 형성하는 방법.
KR10-2000-7013086A 1998-05-29 1999-05-14 도전성 포커스 와플 KR100403930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/087,105 US6176754B1 (en) 1998-05-29 1998-05-29 Method for forming a conductive focus waffle
US09/087,105 1998-05-29

Publications (2)

Publication Number Publication Date
KR20010043739A KR20010043739A (ko) 2001-05-25
KR100403930B1 true KR100403930B1 (ko) 2003-10-30

Family

ID=22203146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013086A KR100403930B1 (ko) 1998-05-29 1999-05-14 도전성 포커스 와플

Country Status (6)

Country Link
US (2) US6176754B1 (ko)
EP (1) EP1082745B1 (ko)
JP (1) JP3883808B2 (ko)
KR (1) KR100403930B1 (ko)
DE (1) DE69937793T2 (ko)
WO (1) WO1999063570A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001232599A (ja) * 2000-02-21 2001-08-28 Nippon Synthetic Chem Ind Co Ltd:The 立体構造体
US6596146B1 (en) * 2000-05-12 2003-07-22 Candescent Technologies Corporation Electroplated structure for a flat panel display device
FR2899572B1 (fr) * 2006-04-05 2008-09-05 Commissariat Energie Atomique Protection de cavites debouchant sur une face d'un element microstructure
US10669183B2 (en) 2018-01-24 2020-06-02 Owens-Brockway Glass Container Inc. System for preheating glass melting furnace batch materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5653619A (en) * 1992-03-02 1997-08-05 Micron Technology, Inc. Method to form self-aligned gate structures and focus rings
US5528103A (en) 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
US5731228A (en) * 1994-03-11 1998-03-24 Fujitsu Limited Method for making micro electron beam source
US6008082A (en) * 1995-09-14 1999-12-28 Micron Technology, Inc. Method of making a resistor, method of making a diode, and SRAM circuitry and other integrated circuitry
JP3139375B2 (ja) * 1996-04-26 2001-02-26 日本電気株式会社 電界放射冷陰極の製造方法
US5920151A (en) 1997-05-30 1999-07-06 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor
US6002199A (en) * 1997-05-30 1999-12-14 Candescent Technologies Corporation Structure and fabrication of electron-emitting device having ladder-like emitter electrode
US6010383A (en) * 1997-10-31 2000-01-04 Candescent Technologies Corporation Protection of electron-emissive elements prior to removing excess emitter material during fabrication of electron-emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators

Also Published As

Publication number Publication date
EP1082745A4 (en) 2006-09-20
EP1082745B1 (en) 2007-12-19
WO1999063570A1 (en) 1999-12-09
JP2002517883A (ja) 2002-06-18
JP3883808B2 (ja) 2007-02-21
DE69937793T2 (de) 2008-12-11
KR20010043739A (ko) 2001-05-25
DE69937793D1 (de) 2008-01-31
US6176754B1 (en) 2001-01-23
US6528930B1 (en) 2003-03-04
EP1082745A1 (en) 2001-03-14

Similar Documents

Publication Publication Date Title
KR100254748B1 (ko) 표시 장치 및 그 제조 방법
US5725787A (en) Fabrication of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes
US20080003916A1 (en) Field emission device
US5818162A (en) Multi-level conductive black matrix
JP2006049287A (ja) 電子放出素子とその製造方法
KR100393420B1 (ko) 복합층 도전성 매트릭스 형성 방법
KR100403930B1 (ko) 도전성 포커스 와플
JP2001237071A (ja) メタルマスク及びその製造方法
US20050017631A1 (en) El display device and method of manufacturing the same
JP2005190889A (ja) 電子放出素子、電子源、画像表示装置およびこれらの製造方法
KR20060011668A (ko) 전자 방출 소자와 이의 제조 방법
JP2007503686A (ja) 有機電子デバイスの製造方法および有機電子デバイス
JP2006524895A (ja) 電解放出装置およびそのような装置の製作方法
JP2007510290A (ja) 基板上の導電層を製造する方法
KR100830987B1 (ko) 전계 방출 표시 소자의 제조방법
US6731061B1 (en) Dual layer electroplated structure for a flat panel display device
US6100636A (en) Black matrix with conductive coating
KR100254679B1 (ko) 전계방출표시소자의 스페이서 제조방법
KR101022654B1 (ko) 전자 방출 소자 및 이의 제조 방법
JPH1145781A (ja) 配線の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee