KR100403339B1 - Program counter controlled processor - Google Patents
Program counter controlled processor Download PDFInfo
- Publication number
- KR100403339B1 KR100403339B1 KR10-2001-0038889A KR20010038889A KR100403339B1 KR 100403339 B1 KR100403339 B1 KR 100403339B1 KR 20010038889 A KR20010038889 A KR 20010038889A KR 100403339 B1 KR100403339 B1 KR 100403339B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage level
- program counter
- signal
- voltage
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 프로그램 카운터 컨트롤 프로세서에 관한 것으로, 프로세서가 프로그램을 수행하는 동안 노이즈(noise)가 발생될 경우 이를 검출하여 제거시킴으로써, 노이즈에 의한 오동작으로부터 프로세서를 안정적으로 동작시킬 수 있다. 이를 위한 본 발명의 프로그램 카운터 컨트롤 프로세서는 수신된 신호의 라이징 또는 폴링 구간의 전압 레벨을 검출한 후 제 1 전압 레벨에 속하면 '하이' 레벨의 숏 펄스를 발생하고, 상기 수신된 신호가 상기 제 1 전압레벨 또는 제 2 전압레벨로 계속 안정화되면 '로우' 레벨을 갖는 펄스를 발생하고, 상기 수신된 신호가 상기 제 1 전압레벨과 상기 제 2 전압레벨 사이의 전압레벨을 가지면 상기 제 1 전압레벨과 상기 제 2 전압레벨 사이의 전압레벨 사이의 전압레벨을 갖는 펄스를 발생하는 전압레벨 검출부와, 프로그래머에 의해 미리 설정된 어드레스값을 저장하고 있는 컨트롤 프로그램 카운터부와, 상기 전압레벨 검출부에서 발생된 신호에 의해 스위칭되는 스위칭부와, 상기 스위칭부를 통해 상기 컨트롤 프로그램 카운터부로부터 전송된 어드레스 신호 또는 정상 동작시 수신된 어드레스 신호를 1씩 증가시킨 어드레스 신호를 수신하여 1씩 카운터한 신호를 내부 어드레스 버스로 전송하는 프로그램 카운터부를 구비한 것을 특징으로 한다.The present invention relates to a program counter control processor, which detects and removes noise when a processor executes a program, thereby stably operating the processor from malfunction due to noise. To this end, the program counter control processor of the present invention detects a voltage level of a rising or falling interval of a received signal, and generates a short pulse of a 'high' level if the signal falls within a first voltage level. If the voltage is continuously stabilized to the first voltage level or the second voltage level, a pulse having a 'low' level is generated. If the received signal has a voltage level between the first voltage level and the second voltage level, the first voltage level is generated. A voltage level detector for generating a pulse having a voltage level between the voltage level and the second voltage level, a control program counter that stores an address value preset by a programmer, and a signal generated by the voltage level detector. A switching unit switched by the control unit, and an address transmitted from the control program counter unit through the switching unit Receiving a call or during normal operation is increased by the received address signals first address signal, it characterized in that it includes parts of the program counter to the counter transmits a signal to an internal address bus by one.
Description
본 발명은 프로그램 카운터 컨트롤 프로세서(program counter controlled processor)에 관한 것으로, 특히 노이즈에 의한 오동작으로부터 프로세서를 안정적으로 동작시킬 수 있는 프로그램 카운터 컨트롤 프로세서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program counter controlled processor, and more particularly, to a program counter control processor capable of stably operating a processor from malfunction due to noise.
도 1 및 도 2는 종래의 프로세서에 의해 프로그램이 수행되는 과정을 도시한 구성도 및 파형도이다.1 and 2 are a configuration diagram and a waveform diagram showing a process of performing a program by a conventional processor.
먼저 초기 리세트(reset) 신호가 해제되고 나면, 프로그램 카운터(ProgramCounter: PC)가 리세트 벡터 어드레스(reset vector address)를 가리키게되고, 그 값(스타트 어드레스)을 다시 프로그램 카운터(PC)에 전달하여, 스타트 어드레스(start address)의 오피코드(opcode)(2)를 해석하여 오피랜드(oprand)(3)의 처리뿐 아니라, 그에(오피코드)에 상응하는 프로세스를 실행한다. 그리고, 프로그램 카운터(PC)를 기본적으로 하나 1 씩 증가시켜 다음 오피코드를 해석한다.After the initial reset signal is released, the program counter (PC) points to the reset vector address, and the value (start address) is transferred back to the program counter (PC). The opcode 2 of the start address is interpreted to execute not only the oprand 3 but also a process corresponding thereto (opcode). The program counter PC is basically increased by one by one to interpret the next opcode.
도 1의 a 루프(loop)의 경우 별다른 이벤트(event)없이 프로그램 카운터의 값이 하나씩 증가할 때의 모델이고, b 루프의 경우 이벤트에 의하여 프로그램 카운터의 값이 하나 증가된 값이 아닌 이벤트에서 요구하는 어드레스로 어드레스 카운터값이 무작위로 변할때의 간단한 예이다.In the case of loop a of FIG. 1, a model is obtained when the value of the program counter is increased by one without any event. In the case of b loop, the event is not required to increase by one. This is a simple example when the address counter value is changed randomly.
이렇게 프로그램에 따라 연산도 하고, 값을 메모리에 쓰고 읽고, 컨트롤 레지스터(6)에 값을 쓰고 읽고 하여 프로그래머(programmer)가 의도한대로 프로그램은 실행된다.In this way, the operation is performed according to the program, the value is written to and read from the memory, the value is written to and read from the control register 6, and the program is executed as intended by the programmer.
그리고, 프로그램 수행중 리세트 전압 이하가 되면(도 2 참조) 다시 리세트 상태가 되어 프로그램이 종료되고 초기 상태로 된다. 한편, 리세트 전압 이상이 되면 위의 과정이 다시 수행된다.When the voltage falls below the reset voltage during the program execution (see Fig. 2), the program enters the reset state again and the program is terminated. On the other hand, if the reset voltage is higher than the above process is performed again.
그런데, 이와 같이 구성된 종래의 프로세서는 프로그램 진행 도중 내부 또는 외부에서 노이즈가 발생될 경우 프로그램이 오동작되는 문제점이 있었다. 즉, 노이즈는 프로그램 카운터(PC)에 직접적으로 영향을 주게 되어 프로그램 카운터값이 오피코드(opcode)가 아닌 오피랜드(opland)를 가리키거나, 프로그램 영역 이외의미사용 어드레스 영역(4)을 가리키거나 또는 무한 루프 영역(도 1의 c)에 빠져 헤어나지 못함으로써, 프로그램이 오동작된다.However, the conventional processor configured as described above has a problem in that the program malfunctions when noise is generated inside or outside the program. That is, the noise directly affects the program counter PC so that the program counter value indicates an opland rather than an opcode, or points to an unused address area 4 other than the program area. Or break into an infinite loop region (c in FIG. 1), the program malfunctions.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 프로세서가 프로그램을 수행하는 동안 노이즈(noise)가 발생될 경우 이를 검출하여 제거시킴으로써, 노이즈에 의한 오동작으로부터 프로세서를 안정적으로 동작시킬 수 있는 프로그램 카운터 컨트롤 프로세서를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to stably operate the processor from malfunction due to noise by detecting and removing noise when noise occurs while the processor executes a program. To provide a program counter control processor that can be used.
도 1은 종래의 프로세서에 의해 프로그램이 수행되는 과정을 도시한 구성도1 is a block diagram showing a process in which a program is executed by a conventional processor
도 2는 종래의 프로세서에 의해 프로그램이 수행되는 과정을 도시한 파형도2 is a waveform diagram showing a process in which a program is executed by a conventional processor;
도 3은 본 발명에 의한 프로그램 카운터 컨트롤 프로세서의 블록도3 is a block diagram of a program counter control processor according to the present invention.
도 4는 발 발명에 의한 프로그램 카운터 컨트롤 프로세서의 파형도4 is a waveform diagram of a program counter control processor according to the present invention;
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 전압 레벨 검출부 20 : 컨트롤 프로그램 카운터부10: voltage level detector 20: control program counter
30 : 프로그램 카운터부 40 : 내부 어드레스 버스부30: program counter section 40: internal address bus section
상기 목적을 달성하기 위하여, 본 발명에 의한 프로그램 카운터 컨트롤 프로세서는 수신된 신호의 라이징 또는 폴링 구간의 전압 레벨을 검출한 후 제 1 전압 레벨에 속하면 '하이' 레벨의 숏 펄스를 발생하고, 상기 수신된 신호가 상기 제 1 전압레벨 또는 제 2 전압레벨로 계속 안정화되면 '로우' 레벨을 갖는 펄스를 발생하고, 상기 수신된 신호가 상기 제 1 전압레벨과 상기 제 2 전압레벨 사이의 전압레벨을 가지면 상기 제 1 전압레벨과 상기 제 2 전압레벨 사이의 전압레벨 사이의 전압레벨을 갖는 펄스를 발생하는 전압레벨 검출부와, 프로그래머에 의해 미리 설정된 어드레스값을 저장하고 있는 컨트롤 프로그램 카운터부와, 상기 전압레벨 검출부에서 발생된 신호에 의해 스위칭되는 스위칭부와, 상기 스위칭부를 통해 상기 컨트롤 프로그램 카운터부로부터 전송된 어드레스 신호 또는 정상 동작시 수신된 어드레스 신호를 1씩 증가시킨 어드레스 신호를 수신하여 1씩 카운터한 신호를 내부 어드레스 버스로 전송하는 프로그램 카운터부를 구비한 것을 특징으로 한다.In order to achieve the above object, the program counter control processor according to the present invention detects the voltage level of the rising or falling interval of the received signal and generates a short pulse of 'high' level if it belongs to the first voltage level, If the received signal continues to stabilize to the first voltage level or the second voltage level, a pulse having a 'low' level is generated, and the received signal sets a voltage level between the first voltage level and the second voltage level. A voltage level detection unit for generating a pulse having a voltage level between the first voltage level and the second voltage level, a control program counter unit for storing an address value preset by a programmer, and the voltage A switching unit switched by a signal generated by a level detection unit, and the control program counter unit through the switching unit And a program counter for receiving an address signal transmitted from the address signal or an address signal obtained by incrementing the received address signal by one and transmitting the counted signal to the internal address bus.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3 및 도 4는 본 발명에 의한 프로그램 카운터 컨트롤 프로세서의 블록도 및 파형도이다.3 and 4 are block diagrams and waveform diagrams of the program counter control processor according to the present invention.
본 발명의 프로그램 카운터 컨트롤 프로세서는 수신된 전압의 레벨을 검출하여 노이즈에 의해 발생된 전압을 검출하는 전압레벨 검출부(10)와, 프로그램 수행중 발생된 노이즈로 인한 오동작을 대비하기 위해 프로그래머에 의해 미리 설정된 어드레스값을 발생하는 컨트롤 프로그램 카운터부(20)와, 어드레스 신호를 수신하여 1씩 증가된 어드레스 신호를 내부 어드레스 버스(40)로 발생하는 프로그램 카운터부(30)와, 상기 전압레벨 검출부(10)에서 발생된 신호에 의해 상기 컨트롤 프로그램 카운터부(20)에서 발생된 어드레스를 상기 프로그램 카운터부(30)로 스위칭하는 스위칭부(SW)를 구비한다.The program counter control processor of the present invention detects the level of the received voltage and detects the voltage generated by the noise, and the programmer in advance by the programmer to prepare for the malfunction due to the noise generated during the program execution. A control program counter 20 for generating a set address value, a program counter 30 for receiving an address signal and generating an address signal incremented by one to the internal address bus 40, and the voltage level detector 10 And a switching unit (SW) for switching the address generated by the control program counter unit 20 to the program counter unit 30 by a signal generated by the control unit.
상기 전압레벨 검출부(10)는 수신된 전압의 라이징(rising) 또는 폴링(falling) 구간에서 전압의 크기가 프로세서의 정상 동작전압에 도달하는지를 검출한 후 수신된 전압이 프로세서의 정상 동작전압 범위에 속하면 '하이' 레벨을 갖는 숏(shot) 펄스(Sct1)를 발생하고, 그 이후에 수신된 전압이 프로세서의 정상 동작전압(Vdd) 또는 리세트 전압(Vss)으로 안정화되면 '로우' 레벨을 갖는 펄스(Sct1)를 발생한다. 상기 전압레벨 검출부(10)는 수신된 전압이 프로세서의 정상 동작전압(Vdd)과 리세트 전압(Vss) 사이의 전압레벨을 가지면 도 4에 도시된 바와 같이, 그 출력 신호(Sct1)도 프로세서의 정상 동작전압(Vdd)과 리세트전압(Vss) 사이의 전압레벨을 갖는 펄스 신호(Q∼R 구간)를 출력한다.The voltage level detector 10 detects whether the voltage reaches the normal operating voltage of the processor in a rising or falling period of the received voltage, and then the received voltage falls within the normal operating voltage range of the processor. A short pulse Sct1 having a 'high' level is generated, and when the voltage received thereafter stabilizes to the normal operating voltage (Vdd) or the reset voltage (Vss) of the processor, the 'low' level is generated. Generate a pulse Sct1. When the received voltage has a voltage level between the normal operating voltage (Vdd) and the reset voltage (Vss) of the processor, as shown in FIG. 4, the output signal (Sct1) of the processor is also determined. A pulse signal (Q to R section) having a voltage level between the normal operating voltage Vdd and the reset voltage Vss is output.
상기 스위칭부(SW)는 상기 출력 신호(Sct1)의 '하이' 구간(W, X, Y, Q∼R 구간)에서 스위칭되어 상기 컨트롤 프로그램 카운터부(20)에서 발생된 어드레스를 상기 프로그램 카운터부(30)로 전송한다.The switching unit SW is switched in the 'high' periods (W, X, Y, Q to R periods) of the output signal Sct1 to convert the address generated by the control program counter unit 20 into the program counter unit. Transfer to 30.
상기 컨트롤 프로그램 카운터부(20)는 프로그램 수행 도중 노이즈로 인한 오동작시 상기 스위칭부(SW)를 통해 미리 저장된 어드레스값을 상기 프로그램 카운터부(30)로 전송한다.The control program counter unit 20 transmits a pre-stored address value through the switching unit SW to the program counter unit 30 when a malfunction occurs due to noise during program execution.
상기 프로그램 카운터부(30)는 정상 동작시 프로그램을 수행하다가 상기 전압레벨 검출부(10)의 출력 신호(Sct1)에 의해 스위칭된 상기 스위칭부(SW)를 통해 상기 컨트롤 프로그램 카운터부(20)에서 발생된 어드레스를 받아 내부 어드레스 버스(40)로 전송한다.The program counter unit 30 executes a program in a normal operation and is generated in the control program counter unit 20 through the switching unit SW switched by the output signal Sct1 of the voltage level detector 10. The received address is transmitted to the internal address bus 40.
도 4의 파형도를 참조하면, 상기 전압레벨 검출부(10)의 출력 신호(Sct1)의 W, Y 구간에서 W1, Y1값으로 컨트롤 프로그램 카운터의 값이 인가될 수 있으나, 다시 리세트에 의하여 리세트 벡터 어드레스가 인가될 것이기 때문에 프로그램 정상 동작에는 영향을 주지 못한다. 또한, X 구간에서 출력 신호(Sct1)는 전원 전압(VDD)에서 접지 전압(Vss)까지 떨어지므로 역시 의미가 없다.Referring to the waveform diagram of FIG. 4, the value of the control program counter may be applied to the values W1 and Y1 in the W and Y sections of the output signal Sct1 of the voltage level detector 10, but may be reset by reset. Since the set vector address will be applied, it does not affect program normal operation. In addition, since the output signal Sct1 falls from the power supply voltage VDD to the ground voltage Vss in the X period, there is no meaning.
반면에, Q, R 영역에서 Q1, R1의 프로그램 카운터(PC)값은 컨트롤 프로그램 카운터부(20)에서 발생된 어드레스값을 계속 전송받으므로 그 값이 고정된다.On the other hand, in the Q and R areas, the program counter (PC) values of the Q1 and R1 are fixed because the address value generated by the control program counter unit 20 is continuously transmitted.
따라서, 본 발명은 프로세서가 오동작을 할 수 있는 전압을 마진(margin)을 고려하여 미리 정하고, 이를 감지할 수 있는 전압레벨 검출부(10)를 통하여 검출하고, 이 검출된 신호(Sct1)를 이용하여 프로그램 카운터(PC)값을 하드웨어(hardware)적으로 또는 사용자(user)가 정할 수 있게 옵션(option)을 지원하여, 프로그램의 수행중 오동작 요인이 발생하더라도 인위의 프로그램 카운터(PC)값(프로그램 재시작 어드레스)을 세팅(setting)하여 프로그램을 수행함으로써, 보다 안정적인 프로그램을 수행할 수 있다.Therefore, in the present invention, a voltage that the processor may malfunction may be determined in advance in consideration of a margin, and may be detected through the voltage level detection unit 10 capable of detecting the same, and by using the detected signal Sct1. It supports the option to set the program counter (PC) value in hardware or user, so that even if a malfunction factor occurs during the execution of the program, the artificial program counter (PC) value (program restart) By executing the program by setting the address), a more stable program can be executed.
또한, 본 발명에 의한 프로그램 카운터 컨트롤 프로세서는 감지된 신호에 의해 컨트롤되는 프로그램 카운터값을 하드웨어적으로 또는 사용자가 정할 수 있게 옵션(option)으로 처리하는 부분을 다음과 같이 여러가지 방법으로 구현할 수 있다.In addition, the program counter control processor according to the present invention can implement a part of processing the program counter value controlled by the sensed signal as an option so that the user can determine in hardware or in various ways as follows.
즉, 프로그램 카운터(PC)부 자체에 내장할 수도 있고, 외부에 또하나의 프로그램 카운터(PC)부를 생성하여 감지된 신호에 의해 기존의 프로그램 카운터(PC)부에 전달할 수도 있다. 예를 들면, 0000H를 구현하기위해 감지된 신호에 의해 컨트롤되는 스위칭부(SW)를 풀-다운(pull-down) 소자를 사용할 수도 있고, FFFFH를 구현하기위해 감지된 신호에 의해 컨트롤되는 스위칭부(SW)를 풀-업(pull-up)을 사용할 수도 있다. 또한, BDFOH를 구현하기위해 감지된 신호에 의해 컨트롤되는 스위칭부(SW)를 풀-업(pull-up) 및 풀-다운(pull-down) 소자를 모두 사용할 수도 있다. 또한, 그 밖에 다른 옵션 처리 방법도 다양하게 구현할 수 있을 것이다.That is, it may be embedded in the program counter PC itself, or may be generated outside the program counter PC and transferred to the existing program counter PC by the detected signal. For example, a pull-down device may be used as the switching unit SW controlled by the sensed signal to implement 0000H, and the switching unit controlled by the sensed signal to implement FFFFH. You can also use pull-up (SW). In addition, both pull-up and pull-down devices may be used as the switching unit SW controlled by the sensed signal to implement BDFOH. In addition, other options processing methods may be implemented in various ways.
이상에서 설명한 바와 같이, 본 발명에 의한 프로그램 카운터 컨트롤 프로세서에 의하면, 프로세서가 프로그램을 수행하는 동안 노이즈(noise)가 발생될 경우이를 검출하여 노이즈로 인해 발생된 프로그램 카운터값은 버리고 보다 안정된 프로그램 카운터값을 프로세서로 공급함으로써, 노이즈에 의한 오동작으로부터 프로세서를 안정적으로 동작시킬 수 있다.As described above, according to the program counter control processor according to the present invention, if a noise is generated while the processor is executing a program, the program counter value detected by the noise is discarded and a more stable program counter value is discarded. By supplying to the processor, the processor can be stably operated from malfunction due to noise.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038889A KR100403339B1 (en) | 2001-06-30 | 2001-06-30 | Program counter controlled processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038889A KR100403339B1 (en) | 2001-06-30 | 2001-06-30 | Program counter controlled processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002147A KR20030002147A (en) | 2003-01-08 |
| KR100403339B1 true KR100403339B1 (en) | 2003-10-30 |
Family
ID=27712779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038889A KR100403339B1 (en) | 2001-06-30 | 2001-06-30 | Program counter controlled processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403339B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442290B1 (en) * | 2001-09-19 | 2004-07-30 | 주식회사 하이닉스반도체 | A circuit for controlling program counter |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798047A (en) * | 1980-12-10 | 1982-06-18 | Nec Corp | Data processor |
| JPH05204680A (en) * | 1992-01-30 | 1993-08-13 | Fujitsu Ltd | Malfunction preventing system for information processor |
| KR970002614A (en) * | 1995-06-16 | 1997-01-28 | 김광호 | Malfunction prevention circuit using program counter data |
| KR19990026108A (en) * | 1997-09-22 | 1999-04-15 | 구본준 | Central Processing Unit with Malfunction Protection |
| KR19990079520A (en) * | 1998-04-06 | 1999-11-05 | 김영환 | MC You Circuit |
| KR20000045666A (en) * | 1998-12-30 | 2000-07-25 | 김영환 | Micro controller with device for prevention of error movement |
-
2001
- 2001-06-30 KR KR10-2001-0038889A patent/KR100403339B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798047A (en) * | 1980-12-10 | 1982-06-18 | Nec Corp | Data processor |
| JPH05204680A (en) * | 1992-01-30 | 1993-08-13 | Fujitsu Ltd | Malfunction preventing system for information processor |
| KR970002614A (en) * | 1995-06-16 | 1997-01-28 | 김광호 | Malfunction prevention circuit using program counter data |
| KR19990026108A (en) * | 1997-09-22 | 1999-04-15 | 구본준 | Central Processing Unit with Malfunction Protection |
| KR19990079520A (en) * | 1998-04-06 | 1999-11-05 | 김영환 | MC You Circuit |
| KR20000045666A (en) * | 1998-12-30 | 2000-07-25 | 김영환 | Micro controller with device for prevention of error movement |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002147A (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100819720B1 (en) | Data processing system having an on-chip background debug system and method therefor | |
| EP0679981B1 (en) | Reset circuit of electronic device | |
| US8065512B2 (en) | Embedded memory protection | |
| US10372646B2 (en) | Programmable adapter between slow peripherals and network on-chip interfaces | |
| KR20080026664A (en) | Semiconductor memory with reset function | |
| KR20180044845A (en) | Resetting method for single chip computer system and single chip computer system | |
| US20180173667A1 (en) | Hard reset over i3c bus | |
| JP2007134031A (en) | Temperature detecting apparatus | |
| EP0549165A2 (en) | Power conserving integrated circuit | |
| EP2585934B1 (en) | Pull-up resistor activation in a memory system | |
| KR100403339B1 (en) | Program counter controlled processor | |
| JP2004260648A (en) | Power-on reset circuit | |
| US6237090B1 (en) | Synchronous or asynchronous resetting circuit | |
| US9645621B2 (en) | Single-pin command technique for mode selection and internal data access | |
| US6772360B2 (en) | Extension signal generator coupled to an extension timer and an extension register to generate an initialization extension signal | |
| US8271820B2 (en) | Micro-processor | |
| TW202024843A (en) | Electronic device and powering method thereof | |
| JP2001228936A (en) | Microcomputer provided with internal reset signal generation circuit | |
| JP4259354B2 (en) | Control device with system reset discrimination function | |
| JP6769490B2 (en) | Integrated circuit equipment | |
| KR100442290B1 (en) | A circuit for controlling program counter | |
| WO2019015087A1 (en) | A startup signal processing method and device | |
| KR20020059159A (en) | The apparatus for controlling a clock and a method of control thereof | |
| KR20010106634A (en) | Electronic system having direct memory access controller operating periodically | |
| KR20040102736A (en) | Reset signal generator can discriminate power fail reset and power on reset |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130813 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150915 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |