KR100393093B1 - manufacturing method of semiconductor package - Google Patents
manufacturing method of semiconductor package Download PDFInfo
- Publication number
- KR100393093B1 KR100393093B1 KR10-1999-0020939A KR19990020939A KR100393093B1 KR 100393093 B1 KR100393093 B1 KR 100393093B1 KR 19990020939 A KR19990020939 A KR 19990020939A KR 100393093 B1 KR100393093 B1 KR 100393093B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- hole
- semiconductor chip
- input
- encapsulant
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
이 발명은 반도체패키지의 제조 방법에 관한 것으로, 봉지재가 흘러 들어가는 런너게이트의 위치 및 형상을 자유롭게 디자인할 수 있으며, 회로기판의 도전성볼이 위치하는 면에 런너게이트를 위한 별도의 공간을 형성할 필요가 없음으로써 입출력단자수를 증가시키기 위해, 다수의 본드핑거와 볼랜드를 가지며 중앙에는 관통공이 형성되어 있는 회로기판을 제공하는 단계와; 일면에 다수의 입출력패드를 가지는 반도체칩을 상기 회로기판의 관통공내에 위치시키는 단계와; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와; 상기 반도체칩, 접속수단, 및 회로기판의 일정영역을 봉지재로 봉지하는 단계와; 상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계로 이루어진 반도체패키지의 제조 방법에 있어서, 상기 봉지 단계는 회로기판의 일면에 관통공을 폐쇄할 수 있도록 폐쇄부재를 접착하되, 상기 폐쇄부재를 통과하여 봉지재가 반도체칩 등을 봉지할 수 있도록 적어도 한 개 이상의 통공을 형성하여 접착한 것을 특징으로 하는 반도체패키지의 제조 방법.The present invention relates to a method for manufacturing a semiconductor package, and the position and shape of the runner gate through which the encapsulant flows can be freely designed, and it is necessary to form a separate space for the runner gate on the surface where the conductive ball of the circuit board is located. Providing a circuit board having a plurality of bond fingers and ball lands and a through hole formed at the center thereof to increase the number of input / output terminals by the absence of a gap; Positioning a semiconductor chip having a plurality of input / output pads on one surface in a through hole of the circuit board; Electrically connecting an input / output pad of the semiconductor chip and a bond finger of a circuit board; Encapsulating a predetermined region of the semiconductor chip, the connecting means, and the circuit board with an encapsulant; In the method of manufacturing a semiconductor package comprising the step of fusion bonding the conductive ball to the ball land of the circuit board to form an input and output terminal, the sealing step is to adhere the closing member to close the through hole on one surface of the circuit board, A method of manufacturing a semiconductor package, characterized in that the at least one through-hole formed by adhering the encapsulant to encapsulate the semiconductor chip through the closing member.
Description
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 봉지재가 흘러 들어가는 런너게이트의 위치 및 형상을 자유롭게 디자인할 수 있으며, 회로기판의 도전성볼이 위치하는 면에 런너게이트를 위한 별도의 공간을 형성할 필요가 없음으로써 입출력단자수를 증가시킬 수 있는 반도체패키지의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and in more detail, it is possible to freely design the position and shape of the runner gate into which the encapsulant flows, and to separate the runner gate on the surface where the conductive ball of the circuit board is located. The present invention relates to a method for manufacturing a semiconductor package that can increase the number of input and output terminals by not having to form a space.
최근의 반도체패키지는 볼그리드어레이(ball grid array) 반도체패키지, 칩스케일(chip scale) 반도체패키지, 마이크로볼그리드어레이(micro ball grid array) 반도체패키지 및 초박형 반도체패키지 등과 같이 점차 소형화 및 박형화 추세에 있다.Recent semiconductor packages are becoming smaller and thinner such as ball grid array semiconductor packages, chip scale semiconductor packages, micro ball grid array semiconductor packages, and ultra-thin semiconductor packages. .
또한, 이러한 반도체패키지에 탑재되는 반도체칩도 집적기술 및 제조장비의 발달로 인해 전력회로의 고성능화, 동작 주파수의 증가 및 회로기능이 확대됨으로써 점차 그 반도체칩의 작동중 발생하는 열이 증가하는 추세 있다.In addition, the semiconductor chip mounted in such a semiconductor package also has a tendency to increase the heat generated during the operation of the semiconductor chip due to the development of integrated technology and manufacturing equipment to increase the power circuit performance, increase the operating frequency and expand the circuit function. .
이러한 반도체패키지중에서 종래의 초박형 반도체패키지를 도1a에 도시하였다.Among these semiconductor packages, a conventional ultra-thin semiconductor package is shown in FIG. 1A.
도시된 바와 같이 다수의 전자회로가 집적되어 있고 그 일면에는 입출력패드(4)가 형성되어 있는 반도체칩(2)이 중앙에 위치되어 있고, 상기 반도체칩(2)의 외주연으로는 그 반도체칩(2)이 위치할 수 있도록 관통공(18)이 형성된 회로기판(10)이 형성되어 있다.As shown, a semiconductor chip 2 having a plurality of electronic circuits integrated thereon and an input / output pad 4 formed thereon is positioned at the center thereof. The circuit board 10 in which the through hole 18 is formed so that (2) can be located is formed.
상기 회로기판(10)은 수지층(11)을 기본층으로 하여, 그 표면에 다수의 본드핑거(12)와 볼랜드(15)로 이루어진 회로패턴층이 형성되어 있고, 상기 다수의 본드핑거(12)와 볼랜드(15)를 오프닝시키며 회로패턴층을 커버코트층(16)이 덮고 있다. 또한, 중앙에는 관통공(18)이 형성되어 전술한 바와 같이 그 관통공(18)에 반도체칩(2)이 위치되어 있다.The circuit board 10 has a resin layer 11 as a base layer, and a circuit pattern layer made of a plurality of bond fingers 12 and borland 15 is formed on the surface thereof, and the plurality of bond fingers 12 are formed. ) And the borland 15 are opened, and the cover coat layer 16 covers the circuit pattern layer. In addition, a through hole 18 is formed in the center, and the semiconductor chip 2 is located in the through hole 18 as described above.
상기 반도체칩(2)의 입출력패드(4)와 상기 회로기판(10)의 본드핑거(12)는 전기적으로 접속되도록 도전성와이어와 같은 전기적 접속수단(6)에 의해 상호 연결되어 있다.The input / output pads 4 of the semiconductor chip 2 and the bond fingers 12 of the circuit board 10 are connected to each other by electrical connection means 6 such as conductive wires so as to be electrically connected.
상기 회로기판(10)의 관통공(18) 내측에 위치된 반도체칩(2), 접속수단(6) 및 회로기판(10)의 일부는 봉지재(20)가 감싸고 있으며, 이때 상기 반도체칩(2)의 일면은 봉지재(20) 외측으로 노출되어 있다.The encapsulant 20 is enclosed in the semiconductor chip 2, the connecting means 6, and a part of the circuit board 10 positioned inside the through hole 18 of the circuit board 10, wherein the semiconductor chip ( One surface of 2) is exposed to the outside of the encapsulant 20.
상기 회로기판(10)의 볼랜드(15)에는 다수의 도전성볼(30)이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.A plurality of conductive balls 30 are fused to the ball lands 15 of the circuit board 10 so as to be mounted on a motherboard later.
상기와 같은 반도체패키지의 제조 방법을 간단히 설명하면 다음과 같다.A method of manufacturing the semiconductor package as described above is briefly described as follows.
먼저 수지층(11)을 기본층으로 하여 그 표면에 다수의 본드핑거(12)와 볼랜드(15)를 가지고, 상기 본드핑거(12)와 볼랜드(15)가 오픈된 상태로커버코트층(16)이 코팅되며, 중앙에는 관통공(18)이 형성되어 있는 회로기판(10)을 제공한다.First, the resin layer 11 is used as a base layer, and has a plurality of bond fingers 12 and borland 15 on the surface thereof, and the cover coat layer 16 with the bond fingers 12 and the borland 15 open. ) Is coated and provides a circuit board 10 having a through hole 18 formed in the center thereof.
일면에 다수의 입출력패드(4)를 가지는 반도체칩(2)을 상기 회로기판(10)의 관통공(18)내에 위치시킨다. 이때, 상기 회로기판(10)의 일면에는 그 관통공(18)을 폐쇄할 수 있도록 폐쇄부재(40)를 접착하고, 그 폐쇄부재(40)상에 반도체칩(2)을 위치시킨다.A semiconductor chip 2 having a plurality of input / output pads 4 on one surface thereof is positioned in the through hole 18 of the circuit board 10. At this time, the closing member 40 is adhered to one surface of the circuit board 10 so as to close the through hole 18, and the semiconductor chip 2 is positioned on the closing member 40.
상기 반도체칩(2)의 입출력패드(4)와 회로기판(10)의 본드핑거(12)를 전기적 접속수단(6)을 이용하여 상호 전기적으로 접속시킨다.The input / output pads 4 of the semiconductor chip 2 and the bond fingers 12 of the circuit board 10 are electrically connected to each other using the electrical connection means 6.
반도체패키지 자재를 금형내에 위치시키고, 상기 관통공(18)내의 반도체칩(2), 접속수단(6), 및 회로기판(10)의 일정영역을 봉지재(20)로 봉지한다.The semiconductor package material is placed in the mold, and a predetermined region of the semiconductor chip 2, the connecting means 6, and the circuit board 10 in the through hole 18 is sealed with the sealing material 20.
상기 회로기판(10)의 볼랜드(15)에 도전성볼(30)을 융착하여 입출력단자를 형성한다.The conductive ball 30 is fused to the ball land 15 of the circuit board 10 to form an input / output terminal.
여기서, 상기 봉지 단계는 도1b에 도시된 바와 같이 탑다이(TD)와 바텀다이(BD) 사이에 반도체패키지 자재를 위치시킨 후 봉지재(20)를 충진하게 된다.Here, in the encapsulation step, as shown in FIG. 1B, the semiconductor package material is positioned between the top die TD and the bottom die BD, and then the encapsulant 20 is filled.
즉, 탑다이(TD)에는 반도체칩(2)의 일면 등을 봉지재(20)가 감쌀 수 있도록 일정 공간의 캐비티(C)가 형성되어 있고, 상기 캐비티(C)와 연통되어서는 게이트(G) 및 런너(R)가 형성됨으로써 봉지재(20)가 상기 런너(R), 게이트(G)를 통하여 캐비티(C)에 충진될 수 있도록 되어 있다.That is, the cavity C of a predetermined space is formed in the top die TD so that the encapsulant 20 can be wrapped around one surface of the semiconductor chip 2, and the gate G communicates with the cavity C. And the runner R are formed so that the encapsulant 20 can be filled in the cavity C through the runner R and the gate G.
한편, 상기 회로기판(10)의 일면에는 상기 탑다이(TD)의 게이트(G) 및런너(R)와 대응되는 위치에 런너게이트(RG)가 형성되어 있으며, 이 런너게이트(RG)는 통상 금(Au) 등을 도금하여 형성한다.On the other hand, a runner gate RG is formed on one surface of the circuit board 10 at a position corresponding to the gate G and the runner R of the top die TD. It is formed by plating gold (Au) or the like.
상기의 제조 방법으로 완성된 반도체패키지의 저면 모양은 도1c에 도시된 바와 같이 회로기판(10) 일면에 다수의 도전성볼(30)이 융착되어 있고, 회로기판(10)의 중앙부에는 봉지재(20)가 봉지되어 있으며, 상기 중앙부의 봉지재(20) 형성을 위한 통로 역할을 하도록 전술한 런너게이트(RG)가 형성되어 있다.As shown in FIG. 1C, a plurality of conductive balls 30 are fused to one surface of the circuit board 10, and the bottom surface of the semiconductor package completed by the above-described manufacturing method is encapsulated in the center portion of the circuit board 10. 20 is encapsulated, and the above-described runner gate RG is formed to serve as a passage for forming the encapsulant 20 in the central portion.
이와 같이 종래의 반도체패키지는 봉지재를 이용한 봉지 공정을 수행하기 위해, 회로기판의 일면에 런너게이트를 형성해야만 하는 단점이 있다. 상기 런너게이트는 통상 봉지재와 접착성이 작은 금(Au) 등으로 이루어짐으로써 단가가 비싸지는 것은 물론, 회로패턴의 설계에 많은 제약을 주는 요소로 작용한다.As described above, the conventional semiconductor package has a disadvantage in that a runner gate must be formed on one surface of a circuit board in order to perform an encapsulation process using an encapsulant. The runner gate is generally made of gold (Au) and the like with an encapsulating material, thereby increasing the unit cost and acting as a factor that restricts the design of the circuit pattern.
더구나, 상기 런너게이트로 인해 통상 확보할 수 있는 도전성볼의 개수에 많은 제약이 따른다.In addition, the runner gate is subject to a number of restrictions on the number of conductive balls that can normally be secured.
또한, 금형의 제작에 있어서도 상기 회로기판의 런너게이트와 대응하는 모양의 런너 및 게이트를 갖는 금형 즉, 탑다이를 제작해야함으로써 설계의 어려움은 물론 제조 단가가 고가로 되는 문제점이 있다.In addition, in the manufacture of the mold, a mold having a runner and a gate having a shape corresponding to the runner gate of the circuit board, that is, a top die has to be manufactured, which causes difficulty in design and manufacturing cost.
더불어, 봉지 공정시 상기 탑다이의 런너 및 게이트와 회로기판의 런너게이트가 정확히 일치하지 않았을 경우에는 봉지재가 볼랜드로 침투할 가능성이 있고, 이는 곧 도전성볼이 상기 볼랜드에 적절하게 융착되지 않게 됨으로써 반도체패키지의 불량을 유발하게 된다.In addition, when the runner and gate of the top die and the runner gate of the circuit board do not coincide with each other during the encapsulation process, the encapsulant may penetrate into the borland, which means that the conductive balls are not properly fused to the borland. This will cause a failure of the package.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 봉지재가 흘러 들어가는 런너게이트의 위치 및 형상을 자유롭게 디자인할 수 있으며, 회로기판의 도전성볼이 위치하는 면에 런너를 위한 별도의 공간을 형성할 필요가 없음으로써 입출력단자인 도전성볼의 개수를 증가시킬 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.Therefore, the present invention has been invented to solve the conventional problems as described above, it is possible to freely design the position and shape of the runner gate in which the encapsulant flows, the separate ball for the runner on the surface of the conductive ball of the circuit board The present invention provides a method of manufacturing a semiconductor package that can increase the number of conductive balls as input / output terminals by eliminating the need to form a space.
도1a는 종래의 반도체패키지를 도시한 단면도이고, 도1b는 봉지 공정을 도시한 상태도이며, 도1c는 반도체패키지의 회로기판 일면에 런너게이트가 형성된 상태를 도시한 저면도이다.FIG. 1A is a cross-sectional view showing a conventional semiconductor package, FIG. 1B is a state diagram showing a sealing process, and FIG. 1C is a bottom view showing a state where a runner gate is formed on one surface of a circuit board of the semiconductor package.
도2는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 상태도이다.2 is a state diagram showing a method of manufacturing a semiconductor package according to the present invention.
도3a 및 도3b는 회로기판의 일면에 접착된 폐쇄부재에 형성 가능한 통공 및 런너게이트를 도시한 저면도이다.3A and 3B are bottom views illustrating a through hole and a runner gate which can be formed in a closing member bonded to one surface of a circuit board.
도4는 본 발명에 의한 반도체패키지의 제조 방법을 이용했을 경우 반도체패키지의 회로기판 저면을 도시한 저면도이다.4 is a bottom view showing the bottom surface of the circuit board of the semiconductor package when the semiconductor package manufacturing method according to the present invention is used.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
2; 반도체칩 4; 입출력패드2; Semiconductor chip 4; I / O pad
6; 전기적 접속수단 10; 회로기판6; Electrical connection means 10; Circuit board
11; 수지층 12; 본드핑거11; Resin layer 12; Bondfinger
15; 볼랜드 16; 커버코트층15; Borland 16; Cover coat layer
18; 관통공 20; 봉지재18; Through hole 20; Encapsulant
30; 도전성볼 40; 폐쇄부재30; Conductive ball 40; Closing member
RG; 런너게이트 H; 통공RG; Runnergate H; Through
TD; 탑다이 BD; 바텀다이TD; Top die BD; Bottom die
R; 런너 G; 게이트R; Runner G; gate
C; 캐비티C; Cavity
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 다수의 본드핑거와 볼랜드를 가지며 중앙에는 관통공이 형성되어 있는 회로기판을 제공하는 단계와; 일면에 다수의 입출력패드를 가지는 반도체칩을 상기 회로기판의 관통공내에 위치시키는 단계와; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와; 상기 반도체칩, 접속수단, 및 회로기판의 일정영역을 봉지재로 봉지하는 단계와; 상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계로 이루어진 반도체패키지의 제조 방법에 있어서, 상기 봉지 단계는 일정 크기의 통공이 형성된 폐쇄부재를 상기 회로기판의 관통공에 접착하여 상기 관통공을 폐쇄시키는 단계와; 상기 폐쇄부재의 통공을 통하여 반도체칩 등을 봉지할 수 있도록 봉지재를 주입하는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a semiconductor package according to the present invention includes the steps of providing a circuit board having a plurality of bond fingers and a ball land, the through hole is formed in the center; Positioning a semiconductor chip having a plurality of input / output pads on one surface in a through hole of the circuit board; Electrically connecting an input / output pad of the semiconductor chip and a bond finger of a circuit board; Encapsulating a predetermined region of the semiconductor chip, the connecting means, and the circuit board with an encapsulant; In the method of manufacturing a semiconductor package comprising the step of fusion bonding the conductive ball on the ball land of the circuit board to form an input and output terminal, the encapsulation step is to attach a closing member having a through hole of a predetermined size to the through hole of the circuit board Closing the through hole; Injecting the sealing material so as to seal the semiconductor chip through the through-hole of the closing member.
여기서, 상기 폐쇄부재에 형성된 통공은 반도체칩과 접하는 부분의 외주연과 관통공의 내주연 사이에 형성함이 바람직하다.Here, the through hole formed in the closure member is preferably formed between the outer periphery of the portion in contact with the semiconductor chip and the inner periphery of the through hole.
또한, 상기 통공은 원형, 사각형, 절곡된 사각형 중 어느 하나의 모양을 선택하여 형성할 수 있다.In addition, the through hole may be formed by selecting any one of the shape of a circle, a rectangle, a bent rectangle.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
먼저 다수의 본드핑거(12)와 볼랜드(15)를 가지며 중앙에는 관통공(18)이 형성되어 있는 회로기판(10)을 제공하는 단계, 일면에 다수의 입출력패드(4)를 가지는 반도체칩(2)을 상기 회로기판(10)의 관통공(18)내에 위치시키는 단계, 상기 반도체칩(2)의 입출력패드(4)와 회로기판(10)의 본드핑거(12)를 전기적으로 접속시키는 단계, 상기 반도체칩(2), 접속수단(6), 및 회로기판(10)의 일정영역을 봉지재(20)로 봉지하는 단계, 상기 회로기판(10)의 볼랜드(15)에 도전성볼(30)을 융착하여 입출력단자를 형성하는 단계는 종래 기술과 같다.First, providing a circuit board 10 having a plurality of bond fingers 12 and a ball land 15 and a through hole 18 formed at the center thereof, and a semiconductor chip having a plurality of input / output pads 4 on one surface thereof. 2) placing the inside of the through hole 18 of the circuit board 10, electrically connecting the input and output pad 4 of the semiconductor chip 2 and the bond finger 12 of the circuit board 10. And encapsulating a predetermined region of the semiconductor chip 2, the connection means 6, and the circuit board 10 with the encapsulant 20, and the conductive balls 30 on the ball lands 15 of the circuit board 10. ) To form the input and output terminals by the same method as in the prior art.
다만, 본 발명은 상기 봉지 단계에 있어서, 회로기판(10)의 일면에 관통공(18)을 폐쇄할 수 있도록 폐쇄부재(40)를 접착하되, 상기 폐쇄부재(40)에는 통공(H)을 형성하고, 그 통공(H)을 통하여 봉지재(20)가 반도체칩(2) 등을 봉지하도록 한 것을 특징으로 한다.However, in the encapsulation step, the closing member 40 is adhered to one surface of the circuit board 10 so as to close the through hole 18, but the through member H is provided in the closing member 40. And the encapsulant 20 encapsulates the semiconductor chip 2 or the like through the through hole H.
여기서, 상기 폐쇄부재(40)는 금형의 높은 온도(약 300℃)에서도 그 성질이 변하지 않는 재질로 하고, 또한 봉지재(20)와의 접착력은 매우 작은 것을 사용함이 바람직하다.Here, the closure member 40 is made of a material that does not change its properties even at a high temperature (about 300 ℃) of the mold, it is preferable to use a very small adhesive force with the encapsulant 20.
상기와 같은 폐쇄부재(40)는 통상 회로기판(10)을 구비하는 단계후 회로기판(10)의 일면에 접착하고, 그 후에 반도체칩(2) 접착, 와이어 본딩 및 봉지공정 등을 실시하는 것이 바람직하지만, 봉지 공정 전 어느 단계에서라도 실시 가능하며 이는 당업자의 선택 사항에 불과하다.The closure member 40 as described above is usually bonded to one surface of the circuit board 10 after the step of providing the circuit board 10, and then performing the semiconductor chip 2 bonding, wire bonding and encapsulation process. Preferred, however, may be carried out at any stage prior to the encapsulation process, which is only a choice for those skilled in the art.
한편, 도2에 도시된 바와 같이 탑다이(TD)에는 종래와 같이 소정 공간의 캐비티(C)를 형성하고, 바텀다이(BD)에는 상기 폐쇄부재(40)의 일면과 이웃하도록 런너(R) 및 게이트(G)를 형성한다. 여기서, 상기 바텀다이(BD)의 게이트(G)는 상기 폐쇄부재(40)에 형성된 통공(H)과 그 위치가 일치하도록 한다.Meanwhile, as shown in FIG. 2, the cavity C of a predetermined space is formed in the top die TD as in the prior art, and the runner R is adjacent to one surface of the closing member 40 in the bottom die BD. And the gate G is formed. Here, the gate (G) of the bottom die (BD) is to match the position of the through hole (H) formed in the closing member (40).
따라서, 봉지재(20)는 상기 바텀다이(BD)의 런너(R), 게이트(G) 및 폐쇄부재(40)의 통공(H)을 따라서 그 상부의 탑다이(TD)에 형성된 캐비티(C) 내측으로 흘러들어 감으로써 봉지 공정이 실시된다.Accordingly, the encapsulant 20 is formed in the cavity C formed in the top die TD along the runner R of the bottom die BD, the gate G, and the through hole H of the closure member 40. ) The sealing step is performed by flowing into the inside.
도3a 및 도3b는 회로기판(10)의 일면에 접착된 폐쇄부재(40)에 형성 가능한 통공(H) 및 런너게이트(RG)를 도시한 저면도이다.3A and 3B are bottom views illustrating the through-hole H and the runner gate RG that can be formed in the closing member 40 bonded to one surface of the circuit board 10.
도시된 바와 같이, 상기 폐쇄부재(40)에 형성된 통공(H)은 반도체칩(2)과 접하는 부분의 외주연과 관통공(18)의 내주연 사이에 형성함이 바람직하다. 상기 통공(H)은 원형, 사각형, 절곡된 사각형 중 어느 하나의 모양을 선택하여 형성할 수 있으며 이는 당업자의 선택 사항에 불과하다. 즉, 도3a에 도시된 바와 같이 직사각 형태로 형성하거나 또는 도3b에 도시된 바와 같이 절곡된 직사각형 형태로 형성할 수도 있으며, 이는 당업자의 선택사항에 불과하다.As shown, the through hole H formed in the closure member 40 is preferably formed between the outer periphery of the portion in contact with the semiconductor chip 2 and the inner periphery of the through hole 18. The through hole (H) may be formed by selecting any one of the shape of a circle, a rectangle, a curved rectangle, which is merely a choice of those skilled in the art. That is, it may be formed in a rectangular shape as shown in Figure 3a, or may be formed in a rectangular shape bent as shown in Figure 3b, which is only a choice of those skilled in the art.
도면중 폐쇄부재(40)에 형성된 런너게이트(RG)는 단지 바텀다이(BD)의 런너(R) 및 게이트(G)와 대응되는 부분을 도시한 것이다. 한편, 상기 폐쇄부재(40)의 런너게이트(RG)에는 종래와 같이 봉지재(20)의 흐름이 용이하도록 봉지재(20)와의 접착력이 작은 금(Au) 등을 도금할 수도 있으며, 이것 역시 당업자의 선택사항에 불과하다.In the drawing, the runner gate RG formed in the closing member 40 only shows a portion corresponding to the runner R and the gate G of the bottom die BD. On the other hand, the runner gate RG of the closing member 40 may be plated with gold (Au) having a small adhesive strength with the encapsulant 20 to facilitate the flow of the encapsulant 20 as in the related art. It is only a choice of those skilled in the art.
도4는 상기와 같은 반도체패키지의 제조 방법에 의해 제조된 반도체패키지의 회로기판(10) 저면을 도시한 저면도이다.FIG. 4 is a bottom view showing the bottom surface of the circuit board 10 of the semiconductor package manufactured by the above method of manufacturing a semiconductor package.
도시된 바와 같이 회로기판(10) 전 영역에 도전성볼(30)이 융착되어 있으며, 종래와 같은 런너게이트(RG)는 형성되어 있지 않다. 따라서 종래보다 많은 수의 입출력단자인 도전성볼(30)이 융착 될 수 있고, 또한 도시되지 않은 회로패턴의 설계에 있어서도 그 자유도가 큼을 알 수 있다.As illustrated, the conductive balls 30 are fused to the entire area of the circuit board 10, and the runner gate RG is not formed as in the prior art. Therefore, it can be seen that the conductive ball 30, which is a larger number of input / output terminals than the conventional one, can be fused, and the degree of freedom is large even in the design of a circuit pattern (not shown).
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications may be made without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지의 제조 방법에 의하면 봉지재가 흘러 들어가는 런너게이트 및 통공을 폐쇄부재에 직접 형성함으로써 그 위치 및 형상을 자유롭게 디자인 할 수 있는 효과가 있다.Therefore, according to the method of manufacturing a semiconductor package according to the present invention, the runner gate and the through-holes through which the encapsulant flows can be directly formed in the closing member, whereby the position and shape can be freely designed.
또한, 회로기판의 도전성볼이 위치하는 면에 런너게이트 등을 위한 별도의 공간이 필요없게 됨으로써 입출력단자인 도전성볼의 개수를 증대시킬 수 있는 효과가 있다.In addition, since the separate space for the runner gate is not required on the surface where the conductive balls of the circuit board are located, there is an effect of increasing the number of conductive balls serving as input / output terminals.
더불어, 금형의 형상도 복잡하게 형성하지 않아도 됨으로써 반도체패키지의 제조 비용을 절감할 수 있는 효과가 있다.In addition, since the shape of the mold does not have to be complicated, the manufacturing cost of the semiconductor package can be reduced.
Claims (3)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0020939A KR100393093B1 (en) | 1999-06-07 | 1999-06-07 | manufacturing method of semiconductor package |
| JP2000123206A JP3575001B2 (en) | 1999-05-07 | 2000-04-24 | Semiconductor package and manufacturing method thereof |
| US09/566,069 US6515356B1 (en) | 1999-05-07 | 2000-05-05 | Semiconductor package and method for fabricating the same |
| US10/306,627 US6717248B2 (en) | 1999-05-07 | 2002-11-26 | Semiconductor package and method for fabricating the same |
| US10/785,528 US7190071B2 (en) | 1999-05-07 | 2004-02-24 | Semiconductor package and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0020939A KR100393093B1 (en) | 1999-06-07 | 1999-06-07 | manufacturing method of semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001598A KR20010001598A (en) | 2001-01-05 |
| KR100393093B1 true KR100393093B1 (en) | 2003-07-31 |
Family
ID=19590461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0020939A KR100393093B1 (en) | 1999-05-07 | 1999-06-07 | manufacturing method of semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100393093B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321565A (en) * | 1995-05-25 | 1996-12-03 | Hitachi Ltd | Semiconductor device |
| JPH0936155A (en) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor device |
| KR970072364A (en) * | 1996-04-01 | 1997-11-07 | 황인길 | BGA semiconductor package |
| US5766986A (en) * | 1995-05-26 | 1998-06-16 | Hestia Technologies, Inc. | Method of transfer molding electronic packages and packages produced thereby |
| JP2000183247A (en) * | 1998-12-18 | 2000-06-30 | Nec Corp | Semiconductor device |
-
1999
- 1999-06-07 KR KR10-1999-0020939A patent/KR100393093B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321565A (en) * | 1995-05-25 | 1996-12-03 | Hitachi Ltd | Semiconductor device |
| US5766986A (en) * | 1995-05-26 | 1998-06-16 | Hestia Technologies, Inc. | Method of transfer molding electronic packages and packages produced thereby |
| JPH0936155A (en) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor device |
| KR970072364A (en) * | 1996-04-01 | 1997-11-07 | 황인길 | BGA semiconductor package |
| JP2000183247A (en) * | 1998-12-18 | 2000-06-30 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010001598A (en) | 2001-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| US6781222B2 (en) | Semiconductor package having vertically mounted passive devices under a chip and a fabricating method thereof | |
| JP2000058711A (en) | Semiconductor package with bga structure of csp | |
| JPH08148603A (en) | Ball grid array type semiconductor device and manufacture thereof | |
| KR20070015014A (en) | Method of making a stacked die package | |
| JPH1056098A (en) | Semiconductor device and manufacture thereof | |
| KR100393093B1 (en) | manufacturing method of semiconductor package | |
| KR100357883B1 (en) | Semiconductor device and its manufacturing method | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100610916B1 (en) | Semiconductor package | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR19990016047A (en) | Tape Circuit Board and Chip Size Semiconductor Chip Package Using the Same | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| KR100390453B1 (en) | semiconductor package with such circuit board and method for fabricating the same | |
| KR100221918B1 (en) | Chip scale package | |
| KR100337459B1 (en) | Manufacturing method of semiconductor package | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| KR100237329B1 (en) | The structure of chip scale semiconductor package and method of manufacturing the same | |
| JP2024507541A (en) | Open package for chip sensor | |
| KR100381836B1 (en) | Semiconductor package | |
| KR100258852B1 (en) | Manufacturing method of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080714 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |