JPH08321565A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08321565A
JPH08321565A JP12606995A JP12606995A JPH08321565A JP H08321565 A JPH08321565 A JP H08321565A JP 12606995 A JP12606995 A JP 12606995A JP 12606995 A JP12606995 A JP 12606995A JP H08321565 A JPH08321565 A JP H08321565A
Authority
JP
Japan
Prior art keywords
base substrate
semiconductor chip
semiconductor device
hole
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12606995A
Other languages
Japanese (ja)
Inventor
Ryosuke Kimoto
良輔 木本
Seiichi Ichihara
誠一 市原
Masahiro Ichitani
昌弘 一谷
Hideki Tanaka
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP12606995A priority Critical patent/JPH08321565A/en
Publication of JPH08321565A publication Critical patent/JPH08321565A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE: To prevent warping of base board and generation of reflow crack at the time of mounting at the time of leading out the bump electrode of a semiconductor chip electrically to the conductive part of base board through an intermediate conductor. CONSTITUTION: A through hole 3 is made in the center of a base board 2 and a semiconductor chip 4, comprising an LSI chip, is contained therein. Size of the through hole 3 is set such that a semiconductor chip 4 if different sizes can be contained. Thickness of the base board 2 is set larger than that of the semiconductor chip 4 contained in the through hole 3. A plurality of balls 5 of solder (Pb-Sn alloy), for example, are arranged in grid on the rear 2B of the base board 2 being connected with a mounting board. A lead 7, serving as an intermediate conductor, is arranged between the bump electrode 6 on the semiconductor chip 4 and a conductive pattern formed on the rear 4B of the base board 2 while being soldered at the opposite ends thereof.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体チップの表面に形成された複数のバンプ電極
を中間導電体を通じてベース基板の導電部に電気的に引
き出す半導体装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a plurality of bump electrodes formed on the surface of a semiconductor chip are electrically drawn out to a conductive portion of a base substrate through an intermediate conductor. Regarding effective technology.

【0002】[0002]

【従来の技術】最近のLSIのパッケージの一種とし
て、例えば、日経BP社発行、「日経エレクトロニク
ス」、1994、2−14号、P59〜P73、あるい
は同社発行、同誌、1994、2−28号、P111〜
P117に記載されているようなBGA(Ball G
rid Array)構造が知られている。このBGA
構造は、面実装型のLSIにおいて、外部端子としての
リードの代わりに半田のようなボール状導電体(以下、
ボールと称する)を用いるようにしたものであり、この
ボールは複数個がベース基板の裏面に格子状に配置され
ている。
2. Description of the Related Art As a kind of recent LSI package, for example, Nikkei BP, "Nikkei Electronics," 1994, 2-14, P59 to P73, or the same company, 1994, 2-28, P111 ~
BGA (Ball G as described in P117).
Rid Array) structure is known. This BGA
The structure is such that in a surface-mount type LSI, a ball-shaped conductor such as solder (hereinafter,
A plurality of balls are arranged in a lattice on the back surface of the base substrate.

【0003】すなわち、このBGA構造のパッケージに
おいては、表面に複数のバンプ電極が形成された半導体
チップは絶縁材料からなるベース基板の表面に接着剤に
より固着されると共に、複数のバンプ電極はボンディン
グワイヤを通じてベース基板の表面の導電部に接続され
ている。また、この表面の導電部はスルーホール配線を
介してベース基板の裏面に延長されて、この裏面におい
てボールが設けられている。
That is, in this BGA structure package, a semiconductor chip having a plurality of bump electrodes formed on the surface thereof is fixed to the surface of a base substrate made of an insulating material with an adhesive, and the plurality of bump electrodes have bonding wires. Through a conductive portion on the surface of the base substrate. Further, the conductive portion on the front surface is extended to the back surface of the base substrate through the through hole wiring, and the ball is provided on the back surface.

【0004】このBGA構造のパッケージは、LSIに
おいてこれ以前から用いられている代表的なパッケージ
であるQFP(Quad Flat Package)
に比較して、外部端子としてのボールがパッケージの側
面から引き出されることなくその全面に設けられている
ので、より高集積化された場合のピンピッチを小さくで
き、同じピン数の場合にはパッケージの面積を小さくで
きるという利点があり、多ピン系のパッケージに適して
いる。
This BGA structure package is a QFP (Quad Flat Package) which is a typical package that has been used in LSIs before this.
In comparison with, the balls as external terminals are provided on the entire surface of the package without being pulled out from the side surface of the package, so the pin pitch can be reduced in the case of higher integration, and if the number of pins is the same, the package It has the advantage of reducing the area and is suitable for multi-pin packages.

【0005】このようなPGA構造のパッケージでは、
ベース基板の表面はトランスファモールド法によって成
形した樹脂体によって覆われており、半導体チップはこ
の樹脂体によって封止されて外部雰囲気から保護されて
いる。
In such a PGA structure package,
The surface of the base substrate is covered with a resin body molded by the transfer molding method, and the semiconductor chip is sealed with this resin body and protected from the external atmosphere.

【0006】このようにして得られたBGA構造のパッ
ケージを有するLSIは、実装基板と対向させた状態で
リフロー半田炉内を通過させることにより、ボールを溶
融して実装基板の対応した導電部に接続される。
The LSI having the package of the BGA structure thus obtained is passed through the reflow soldering furnace while facing the mounting board to melt the balls to the corresponding conductive portion of the mounting board. Connected.

【0007】[0007]

【発明が解決しようとする課題】前記のようにBGA構
造は多ピン化に有効なパッケージとして実用化されてい
るが、半導体チップを封止している樹脂体はベース基板
の表面にしか形成されていないので、樹脂体の硬化収縮
時にベース基板に無理な力が加わって、ベース基板に反
りが生ずるという問題がある。
As described above, the BGA structure has been put to practical use as a package effective for increasing the number of pins, but the resin body encapsulating the semiconductor chip is formed only on the surface of the base substrate. Therefore, there is a problem that an excessive force is applied to the base substrate when the resin body is cured and contracted, and the base substrate is warped.

【0008】特に、より多ピン化を図ろうとした場合に
はベース基板が大型化するのに伴って、その反りも大き
くなる。このようにベース基板に反りが発生すると、ベ
ース基板の裏面に配置されている複数のボールのうち、
中心位置から離れた位置にあるものほど浮き上がりが著
しくなるので、実装基板への接続時に接続不良が発生す
るようになる。
In particular, when attempting to increase the number of pins, the warp increases as the base substrate increases in size. When the base substrate warps in this way, among the plurality of balls arranged on the back surface of the base substrate,
The more distant from the center position, the more prominent the swelling, so that a connection failure will occur at the time of connection to the mounting board.

【0009】また、ベース基板の表面に半導体チップを
固着するための接着剤が存在しているが、この接着剤は
周囲から水分を吸収し易い性質があるので、リフロー半
田炉内を通過させて実装基板に実装する場合に、その接
着剤に含まれている水分が加熱により蒸発するため、こ
の影響でリフロークラックが発生し易いという問題があ
る。
Further, there is an adhesive for fixing the semiconductor chip on the surface of the base substrate. However, since this adhesive has a property of easily absorbing moisture from the surroundings, it is allowed to pass through the reflow soldering furnace. When mounting on a mounting board, the moisture contained in the adhesive evaporates by heating, so that there is a problem that reflow cracks easily occur due to this effect.

【0010】すなわち、接着剤に閉じ込められた状態に
ある水分は加熱により蒸発するが、逃げ道がないため隣
接している樹脂体内に浸入するようになるので、この樹
脂体がクラックするようになる。
That is, the water trapped in the adhesive evaporates by heating, but since there is no escape route, the water enters the adjacent resin bodies, and the resin bodies crack.

【0011】本発明の目的は、半導体チップのバンプ電
極を中間導電体を通じてベース基板の導電部に電気的に
引き出す場合、ベース基板の反りを防止するとともに、
実装時にリフロークラックの発生を防止することが可能
な技術を提供するとにある。
An object of the present invention is to prevent warpage of the base substrate when electrically extracting the bump electrode of the semiconductor chip to the conductive portion of the base substrate through the intermediate conductor.
It aims to provide a technology capable of preventing the occurrence of reflow cracks during mounting.

【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
Among the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

【0014】本発明の半導体装置は、半導体チップの表
面に形成された複数のバンプ電極を中間導電体を通じて
ベース基板の導電部に電気的に引き出す半導体装置であ
って、前記ベース基板には貫通孔が形成されて、この貫
通孔に前記半導体チップが収納されるとともに、前記ベ
ース基板と半導体チップ間に前記中間導電体が配置され
ている。
The semiconductor device of the present invention is a semiconductor device in which a plurality of bump electrodes formed on the surface of a semiconductor chip are electrically drawn out to a conductive portion of a base substrate through an intermediate conductor, and the base substrate has through holes. Is formed, the semiconductor chip is housed in the through hole, and the intermediate conductor is arranged between the base substrate and the semiconductor chip.

【0015】[0015]

【作用】上述した手段によれば、本発明の半導体装置
は、半導体チップの表面に形成された複数のバンプ電極
を中間導電体を通じて、その導電部に電気的に引き出す
ベース基板には貫通孔が形成されて、この貫通孔に前記
半導体チップが収納されるとともに、前記ベース基板と
半導体チップ間に前記中間導電体が配置されている。
According to the above-mentioned means, in the semiconductor device of the present invention, the plurality of bump electrodes formed on the surface of the semiconductor chip are electrically connected to the conductive portion through the intermediate conductor to form the through hole in the base substrate. The semiconductor chip is formed and accommodated in the through hole, and the intermediate conductor is arranged between the base substrate and the semiconductor chip.

【0016】従って、半導体チップのバンプ電極を中間
導電体を通じてベース基板の導電部に電気的に引き出す
場合、ベース基板に無理な力が加わらないので、ベース
基板の反りが防止されるとともに、実装時に接着剤から
の水分の蒸発がないのでリフロークラックの発生を防止
することが可能となる。
Therefore, when the bump electrode of the semiconductor chip is electrically drawn out to the conductive portion of the base substrate through the intermediate conductor, an unreasonable force is not applied to the base substrate, so that the warp of the base substrate is prevented and at the time of mounting. Since there is no evaporation of water from the adhesive, it is possible to prevent the occurrence of reflow cracks.

【0017】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings together with embodiments.

【0018】なお、実施例を説明するための前図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
In the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals and their repeated description will be omitted.

【0019】[0019]

【実施例】以下図面を参照して本発明の実施例を説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】(実施例1)図1は本発明の実施例1によ
る半導体装置を示す平面図で、BGA構造のパッケージ
に適用した例を示し、図2は図1のA−A断面図であ
る。本実施例の半導体装置1は、例えばセラミックス、
プラスチックのような絶縁材料からなるベース基板2の
中央部には貫通孔3が形成されて、この貫通孔3にはL
SIチップからなる半導体チップ4が収納されている。
貫通孔3のサイズは、種々のサイズの半導体チップ4が
収納可能なように設定されている。また、ベース基板2
の厚さ寸法は、貫通孔3に収納される半導体チップ4の
厚さ寸法よりも大きく設定されている。一例として、半
導体チップ4の厚さ寸法は0.25〜0.60mm、ベ
ース基板2の厚さ寸法は0.6〜0.8mmのものが用
いられる。
(Embodiment 1) FIG. 1 is a plan view showing a semiconductor device according to Embodiment 1 of the present invention, showing an example applied to a package having a BGA structure, and FIG. 2 is a sectional view taken along line AA of FIG. . The semiconductor device 1 of this embodiment is made of, for example, ceramics,
A through hole 3 is formed in a central portion of a base substrate 2 made of an insulating material such as plastic, and the through hole 3 has an L
A semiconductor chip 4 composed of an SI chip is stored.
The size of the through hole 3 is set so that the semiconductor chips 4 of various sizes can be stored. In addition, the base substrate 2
Is set to be larger than the thickness of the semiconductor chip 4 housed in the through hole 3. As an example, a semiconductor chip 4 having a thickness of 0.25 to 0.60 mm and a base substrate 2 having a thickness of 0.6 to 0.8 mm are used.

【0021】ベース基板2の実装基板に接続される裏面
2B(図示で下面)には、例えば半田(Pb−Sn合
金)のような複数のボール状導電体(以下、ボールと称
する)5が、格子状に配置されている。このボール5は
ベース基板2の導電部として働いて、実装基板への実装
時にその対応した導電部へ接続される。また、ボール5
はベース基板2の裏面2Bに形成されている導電パター
ン(図示せず)と導通している。一例として、ボール5
は直径が0.4〜0.7mmのものが用いられる。
A plurality of ball-shaped conductors (hereinafter referred to as balls) 5, such as solder (Pb-Sn alloy), are formed on the back surface 2B (lower surface in the figure) connected to the mounting substrate of the base substrate 2. They are arranged in a grid. The ball 5 acts as a conductive portion of the base substrate 2 and is connected to the corresponding conductive portion when mounted on the mounting substrate. Also, the ball 5
Are electrically connected to a conductive pattern (not shown) formed on the back surface 2B of the base substrate 2. As an example, ball 5
Has a diameter of 0.4 to 0.7 mm.

【0022】半導体チップ4の表面4Aには例えば半田
(Pb−Sn合金)、Au、Cuのようなバンプ電極6
が形成されており、このバンプ電極6は半導体チップ4
の表面4Aに露出されている配線層(図示せず)に対し
て、前記のような各導電材料をめっき法、蒸着法などに
よって成長させることにより形成されている。一例とし
て、バンプ電極6は高さが0.2〜0.3mmに形成さ
れる。本実施例の場合、半導体チップ4はその表面4A
が下向きとなるように配置された例で示している。
On the surface 4A of the semiconductor chip 4, bump electrodes 6 such as solder (Pb-Sn alloy), Au, and Cu are formed.
Are formed, and the bump electrodes 6 are formed on the semiconductor chip 4
The wiring layer (not shown) exposed on the surface 4A is formed by growing each conductive material as described above by a plating method, a vapor deposition method, or the like. As an example, the bump electrode 6 is formed to have a height of 0.2 to 0.3 mm. In the case of this embodiment, the semiconductor chip 4 has its surface 4A.
In the example shown in FIG.

【0023】表面4Aが下向きとなるように配置された
半導体チップ4のバンプ電極6と、ベース基板2の裏面
4Bに形成されている導電パターン間には、両者を導通
させる中間導電体として働くリード7が配置され、この
リード7の両端は半田付けなどによって接続されてい
る。このリード7は後述するように、TAB(ape
utomated onding)テープを利用し
て形成される。これによって、半導体チップ4の表面4
Aに形成された複数のバンプ電極6は、ベース基板2の
ボール5に電気的に引き出されたことになる。
Between the bump electrode 6 of the semiconductor chip 4 arranged so that the front surface 4A faces downward and between the conductive pattern formed on the back surface 4B of the base substrate 2, a lead which functions as an intermediate conductor for conducting the both. 7 are arranged, and both ends of the lead 7 are connected by soldering or the like. As the lead 7 will be described later, TAB (T ape
It is formed by utilizing the A utomated B onding) tape. As a result, the surface 4 of the semiconductor chip 4 is
The plurality of bump electrodes 6 formed on A are electrically extracted to the balls 5 of the base substrate 2.

【0024】ベース基板2の表面2Aおよびボール5が
形成された位置を除いた裏面2Bは、ともにエポキシ樹
脂のような樹脂体8によって覆われている。この樹脂体
8は後述するように、周知のトランスファモールド法に
よって形成される。樹脂体8は貫通孔3内に完全に充填
されて、半導体チップ4、リード7を封止している。
Both the front surface 2A of the base substrate 2 and the back surface 2B except the positions where the balls 5 are formed are covered with a resin body 8 such as an epoxy resin. The resin body 8 is formed by a well-known transfer molding method as described later. The resin body 8 is completely filled in the through hole 3 to seal the semiconductor chip 4 and the leads 7.

【0025】このようにベース基板2の表面2Aおよび
裏面2Bをともに樹脂体8で覆うことによって、ベース
基板2の両面をバランス良く覆うことができ、この結
果、樹脂体8の硬化収縮時にベース基板2に対して無理
な力が加わるのを防止することができるようになる。
By thus covering both the front surface 2A and the back surface 2B of the base substrate 2 with the resin body 8, both surfaces of the base substrate 2 can be covered in a well-balanced manner, and as a result, when the resin body 8 cures and contracts, the base substrate 2 shrinks. It becomes possible to prevent an unreasonable force from being applied to 2.

【0026】図3は本実施例によって得られた半導体装
置1の実装例を示す断面図で、例えばセラミックス、ガ
ラスエポキシ系のような絶縁材料からなる実装基板10
の表面には導電部11が形成されており、半導体装置1
のベース基板2の裏面2Bの複数のボール5は実装基板
10の対応した導電部11に半田付けなどによって接続
されている。
FIG. 3 is a cross-sectional view showing a mounting example of the semiconductor device 1 obtained in this embodiment. The mounting substrate 10 is made of an insulating material such as ceramics or glass epoxy.
The conductive portion 11 is formed on the surface of the semiconductor device 1.
The plurality of balls 5 on the back surface 2B of the base substrate 2 are connected to the corresponding conductive portions 11 of the mounting substrate 10 by soldering or the like.

【0027】次に、図4乃至図9を参照して、本実施例
の半導体装置1の製造方法を工程順に説明する。
Next, with reference to FIGS. 4 to 9, a method of manufacturing the semiconductor device 1 of this embodiment will be described in the order of steps.

【0028】まず、図4に示すように、表面4Aに複数
のバンプ電極6を形成した半導体チップ4、およびバン
プ電極6に対応した複数のリード7が絶縁テープ12に
よって一体に支持されたリード部材13を用意して、両
者を対向させるように配置する。リード部材13として
は、例えばポリイミドのような厚さ50〜200μmの
絶縁テープ12上に、通常のワイヤボンディングで用い
られているワイヤの代わりに、エッチングによって形成
された例えば銅箔のような厚さ18〜70μmのリード
7を固着した構造のTABテープを利用することができ
る。
First, as shown in FIG. 4, a semiconductor chip 4 having a plurality of bump electrodes 6 formed on its surface 4A, and a plurality of leads 7 corresponding to the bump electrodes 6 are integrally supported by an insulating tape 12 as a lead member. 13 is prepared and arranged so as to face each other. As the lead member 13, for example, a thickness such as a copper foil formed by etching, instead of the wire used in normal wire bonding, on the insulating tape 12 having a thickness of 50 to 200 μm such as polyimide. A TAB tape having a structure in which the leads 7 of 18 to 70 μm are fixed can be used.

【0029】次に、図5に示すように、半導体チップ4
のバンプ電極6とリード部材13の対応するリード7の
先端を位置合わせした状態で、半導体チップ4を支持台
15によって支持するとともに、リード7の先端をボン
ディングツール16によって矢印のように圧着して、い
わゆるギャングボンディング(一括ボンディング)を行
って、リード7をバンプ電極6にボンディングする。
Next, as shown in FIG. 5, the semiconductor chip 4
With the bump electrode 6 and the corresponding tip of the lead 7 of the lead member 13 aligned, the semiconductor chip 4 is supported by the support base 15, and the tip of the lead 7 is pressure-bonded by the bonding tool 16 as indicated by the arrow. The so-called gang bonding (collective bonding) is performed to bond the leads 7 to the bump electrodes 6.

【0030】続いて、図6に示すように、図5における
リード部材13のリード7を絶縁テープ12の手前位置
で破線のようにカットすることにより、リード7が半導
体チップ4の各バンプ電極6に接続された構造が得られ
る。
Subsequently, as shown in FIG. 6, the lead 7 of the lead member 13 in FIG. 5 is cut at a position in front of the insulating tape 12 as shown by a broken line, so that the lead 7 is formed on each bump electrode 6 of the semiconductor chip 4. A structure connected to is obtained.

【0031】次に、図7に示すように、ベース基板2の
貫通孔3に半導体チップ4をその表面4Aを下向きに反
転した状態で収納して、リード7の他端をベース基板2
の裏面2Bに形成されている導電パターンに接続する。
Next, as shown in FIG. 7, the semiconductor chip 4 is housed in the through hole 3 of the base substrate 2 with its surface 4A inverted downward, and the other end of the lead 7 is attached to the base substrate 2.
To the conductive pattern formed on the back surface 2B of the.

【0032】続いて、図8に示すように、半導体チップ
4が接続されたベース基板2を、トランスファモースド
装置の上型19と下型20間にセットして、ゲート21
から矢印のようにエポキシ樹脂のような樹脂を供給して
成形を行う。これにより、図9に示すように、ベース基
板2の表面2Aおよびボール5が形成されるべき位置を
除いた裏面2Bは、ともに樹脂体8によって覆われる。
樹脂体8は貫通孔3内に完全に充填されて、半導体チッ
プ4、リード7を封止している。
Subsequently, as shown in FIG. 8, the base substrate 2 to which the semiconductor chip 4 is connected is set between the upper mold 19 and the lower mold 20 of the transfer-molded device, and the gate 21 is set.
Molding is performed by supplying a resin such as an epoxy resin as indicated by the arrow. As a result, as shown in FIG. 9, the front surface 2A of the base substrate 2 and the back surface 2B except for the positions where the balls 5 are to be formed are both covered with the resin body 8.
The resin body 8 is completely filled in the through hole 3 to seal the semiconductor chip 4 and the leads 7.

【0033】次に、図9に示すように、ベース基板2の
裏面2Aに複数のボール5を格子状に形成する。これに
よって、半導体チップ4の表面4Aに形成された複数の
バンプ電極6は、リード7を通じてベース基板2のボー
ル5に電気的に引き出されたことになる。
Next, as shown in FIG. 9, a plurality of balls 5 are formed on the back surface 2A of the base substrate 2 in a grid pattern. As a result, the plurality of bump electrodes 6 formed on the surface 4A of the semiconductor chip 4 are electrically drawn out to the balls 5 of the base substrate 2 through the leads 7.

【0034】このボール5の形成方法は、例えばベース
基板2を裏返してその裏面2Bの導電パターンの所定の
位置に、半田のような所定の導電材料からなるボール5
を搭載して配列させる。このボール5の配列は、ボール
5を接続すべき部分に僅かな凹部を加工しておくことに
より、容易に位置決めすることができる。続いて、加熱
処理を行って半田のようなボール5を溶融させて、ボー
ル5を導電パターンに固着する。
The method of forming the balls 5 is, for example, that the base substrate 2 is turned upside down, and the balls 5 made of a predetermined conductive material such as solder are provided at predetermined positions of the conductive pattern on the back surface 2B.
Install and arrange. This arrangement of the balls 5 can be easily positioned by processing a slight recess in the portion to which the balls 5 are connected. Subsequently, heat treatment is performed to melt the balls 5 such as solder to fix the balls 5 to the conductive pattern.

【0035】このボール5は、予め球径の均一なものが
用いられ、例えば前記の半田(Pb−Sn合金)を始め
として、Sn、Au、Ag等の導電材料が用いられる。
このボール5は、使用目的に応じて、任意の球径、材料
を選択することができる。以上によって、図1および図
2に示したようなBGA構造のパッケージを有する半導
体装置1が完成する。
As the balls 5, those having a uniform sphere diameter are used in advance. For example, the solder (Pb-Sn alloy) and other conductive materials such as Sn, Au and Ag are used.
The ball 5 can be selected to have an arbitrary sphere diameter and material according to the purpose of use. As described above, the semiconductor device 1 having the BGA structure package as shown in FIGS. 1 and 2 is completed.

【0036】このような実施例1によれば、次のような
効果が得られる。
According to the first embodiment, the following effects can be obtained.

【0037】(1)ベース基板2の表面2Aおよび裏面
2Bはともに樹脂体8によって覆われているので、ベー
ス基板2の両面をバランス良く覆うことができるため、
樹脂体8の硬化収縮時にベース基板2に対して無理な力
が加わらなくなる。従って、ベース基板2の反りを防止
することが可能となる。
(1) Since both the front surface 2A and the back surface 2B of the base substrate 2 are covered with the resin body 8, both surfaces of the base substrate 2 can be covered with good balance.
Unnecessary force is not applied to the base substrate 2 when the resin body 8 cures and shrinks. Therefore, it is possible to prevent the warp of the base substrate 2.

【0038】(2)半導体チップ4を固着するために接
着剤を使用しないので、実装時に水分の影響を受けない
ため、リフロークラックの発生を防止することが可能と
なる。
(2) Since no adhesive is used to fix the semiconductor chip 4, it is not affected by moisture at the time of mounting, so that reflow cracks can be prevented from occurring.

【0039】(3)ベース基板2に設ける貫通孔3のサ
イズを、種々のサイズの半導体チップ4が収納可能な大
きさに設定できるので、ベース基板2の共用化を図るこ
とができる。
(3) Since the size of the through hole 3 provided in the base substrate 2 can be set to a size capable of accommodating semiconductor chips 4 of various sizes, the base substrate 2 can be shared.

【0040】(実施例2)図10は本発明の実施例2に
よる半導体装置を示す断面図で、特に、低熱抵抗タイプ
のBGA構造のパッケージに適用した例を示している。
(Embodiment 2) FIG. 10 is a sectional view showing a semiconductor device according to Embodiment 2 of the present invention, and particularly shows an example applied to a package having a low thermal resistance type BGA structure.

【0041】本実施例の半導体装置1は、実施例1の構
造において、半導体チップ4の裏面4BにはAgペース
トのような接着剤22によって例えばCu、Al、Fe
系合金のような放熱性に優れた金属材料からなるヒート
スプレッダ23が、ベース基板2の表面2Aの一部を覆
うように取り付けられている。そして、ベース基板2の
表面2Aのヒートスプレッダ23の周囲は樹脂体8によ
って覆われている。ヒートスプレッダ23の厚さはあま
り重くならないように設定され、一例として、0.5〜
1.5mmのものが用いられる。
The semiconductor device 1 of the present embodiment has the same structure as that of the first embodiment, but the back surface 4B of the semiconductor chip 4 is made of, for example, Cu, Al, Fe by an adhesive 22 such as Ag paste.
A heat spreader 23 made of a metal material having excellent heat dissipation such as a system alloy is attached so as to cover a part of the surface 2A of the base substrate 2. The periphery of the heat spreader 23 on the surface 2A of the base substrate 2 is covered with the resin body 8. The thickness of the heat spreader 23 is set so as not to be too heavy, and as an example, 0.5 to
A 1.5 mm one is used.

【0042】図11はヒートスプレッダ23の形状の一
例を示すもので、ベース基板2の貫通孔3を完全に覆う
ような方形状に形成されて、その側面には各々樹脂を回
り込ませるための溝24が設けられている。この溝24
の存在により、ヒートスプレッダ23を取り付けた後の
樹脂成形工程において、樹脂はスムーズに貫通孔3に流
れ込むようになる。
FIG. 11 shows an example of the shape of the heat spreader 23. The heat spreader 23 is formed in a rectangular shape so as to completely cover the through hole 3 of the base substrate 2, and the side surface thereof has grooves 24 for allowing the resin to wrap around. Is provided. This groove 24
Due to the presence of the resin, the resin smoothly flows into the through hole 3 in the resin molding process after the heat spreader 23 is attached.

【0043】このような実施例2においても、半導体チ
ップ4の裏面4Bにヒートスプレッダ23を取り付けた
点を除いて、実施例1と同様な構造になっているので、
実施例1と同様な効果を得ることができる。
The second embodiment also has the same structure as that of the first embodiment except that the heat spreader 23 is attached to the back surface 4B of the semiconductor chip 4.
The same effect as that of the first embodiment can be obtained.

【0044】これに加えて、ヒートスプレッダ23を設
けたことにより、半導体チップ4で発生した熱を裏面4
Bから効率良く放熱することができるので、低熱抵抗の
パッケージを実現できるという効果を得ることができ
る。
In addition to this, by providing the heat spreader 23, the heat generated in the semiconductor chip 4 is transferred to the back surface 4
Since heat can be efficiently radiated from B, it is possible to obtain the effect of realizing a package with low thermal resistance.

【0045】図12は実施例2の変形例を示すもので、
半導体チップ4の裏面4Bに取り付けるヒートスプレッ
ダ23を、ベース基板2の表面2Aを完全に覆うような
大きさの面積に設定した例を示すものである。
FIG. 12 shows a modification of the second embodiment.
It shows an example in which the heat spreader 23 attached to the back surface 4B of the semiconductor chip 4 is set to have an area of a size that completely covers the front surface 2A of the base substrate 2.

【0046】この変形例によれば、ヒートスプレッダ2
3の面積を大きく設定したので、放熱効率をより向上す
ることができるようになる。
According to this modification, the heat spreader 2
Since the area of 3 is set large, the heat dissipation efficiency can be further improved.

【0047】なお、この変形例の構造では、ベース基板
2の貫通孔3に樹脂が充填されるので、ベース基板2の
裏面2Bのみを樹脂体8で覆っていても、ベース基板2
に無理な力は加わらないため、実施例1と同様な効果を
得ることができる。
In the structure of this modification, since the through hole 3 of the base substrate 2 is filled with resin, even if only the back surface 2B of the base substrate 2 is covered with the resin body 8, the base substrate 2 can be covered.
Since an unreasonable force is not applied, it is possible to obtain the same effect as that of the first embodiment.

【0048】(実施例3)図13は本発明の実施例3に
よる半導体装置を示す断面図で、実施例2と同様に、低
熱抵抗タイプのBGA構造のパッケージに適用した例を
示している。
(Embodiment 3) FIG. 13 is a sectional view showing a semiconductor device according to Embodiment 3 of the present invention, and shows an example applied to a package of a low thermal resistance type BGA structure, as in Embodiment 2.

【0049】本実施例の半導体装置1は、半導体チップ
4がこの表面4Aが上向きとなるようにベース基板2の
貫通孔3に収納されて、一端がバンプ電極6に接続され
たリード7の他端は、ベース基板2の表面2Aに形成さ
れた導電パターンに接続されている。この導電パターン
はベース基板2のスルーホール配線(図示せず)を介し
て、反対面である裏面2Bのボール5に導通されてい
る。一方、半導体チップ4の裏面4Bには接着剤22に
よってヒートスプレッダ23が取り付けられている。
In the semiconductor device 1 of this embodiment, the semiconductor chip 4 is housed in the through hole 3 of the base substrate 2 so that the surface 4A faces upward, and the other end of the lead 7 connected to the bump electrode 6 is provided. The end is connected to the conductive pattern formed on the surface 2A of the base substrate 2. The conductive pattern is electrically connected to the ball 5 on the opposite surface 2B via the through-hole wiring (not shown) of the base substrate 2. On the other hand, a heat spreader 23 is attached to the back surface 4B of the semiconductor chip 4 with an adhesive 22.

【0050】図14は実施例3による半導体装置1の実
装例を示すもので、実装基板10としては一部に金属板
25が埋設された構造のものが用いられて、半導体チッ
プ4の裏面4Bに取り付けられたヒートスプレッダ23
は、接着剤22によってその金属板25に固着されるよ
うに実装されている。この金属板25としては、ヒート
スプレッダ23と同様な材料を用いることができる。一
方、ボール5は実装基板10の対応した導電部11に接
続されている。また、ベース基板2の表面2Aは樹脂体
8によって覆われている。
FIG. 14 shows a mounting example of the semiconductor device 1 according to the third embodiment. As the mounting substrate 10, a structure in which a metal plate 25 is partially embedded is used, and the back surface 4B of the semiconductor chip 4 is used. Mounted on the heat spreader 23
Are mounted on the metal plate 25 with an adhesive 22. As the metal plate 25, the same material as the heat spreader 23 can be used. On the other hand, the ball 5 is connected to the corresponding conductive portion 11 of the mounting substrate 10. The surface 2A of the base substrate 2 is covered with the resin body 8.

【0051】このような実施例3によっても、ヒートス
プレッダ23を設けるようにしたので、実施例2と同様
に、半導体チップ4で発生した熱を裏面4Bから効率良
く放熱することができるので、低熱抵抗のパッケージを
実現できるという効果を得ることができる。
Since the heat spreader 23 is also provided in the third embodiment, the heat generated in the semiconductor chip 4 can be efficiently dissipated from the back surface 4B as in the second embodiment, so that the low thermal resistance is obtained. The effect that the package of can be realized can be obtained.

【0052】また、この実施例3によれば、特に図14
に示したような実装構造を採用することにより、ヒート
スプレッダ23からの熱をさらに金属板25に伝導する
ことができるので、より一層放熱効率を改善することが
できるという効果が得られる。
Further, according to the third embodiment, in particular, FIG.
By adopting the mounting structure as shown in (3), the heat from the heat spreader 23 can be further conducted to the metal plate 25, so that the effect of further improving the heat radiation efficiency can be obtained.

【0053】さらに、ベース基板2の貫通孔3に樹脂が
充填されるので、ベース基板2の表面2Aのみを樹脂体
8で覆っていても、ベース基板2に無理な力は加わらな
いため、実施例1と同様な効果を得ることができる。
Further, since the through hole 3 of the base substrate 2 is filled with the resin, even if only the surface 2A of the base substrate 2 is covered with the resin body 8, an unreasonable force is not applied to the base substrate 2. The same effect as in Example 1 can be obtained.

【0054】(実施例4)図15は本発明の実施例4に
よる半導体装置を示す断面図で、QTP(uad
ape Carrier ackage)をベース基
板2にボンディングしてなるBGA構造のパッケージに
適用した例を示している。
[0054] (Embodiment 4) FIG. 15 is a sectional view showing a semiconductor device according to Embodiment 4 of the present invention, QTP (Q UAD T
ape Carrier P ackage) a shows an example of application to a package of the BGA structure formed by bonding the base substrate 2.

【0055】本実施例の半導体装置1は、絶縁テープ1
2によって支持されたリード7の一端がバンプ電極6に
一括ボンディングにより接続され、この接続位置を含む
半導体チップ4の表面4Aおよび側面がポッティング方
式により塗布された樹脂層27で覆われてQTP28が
構成されている。そして、このQTP28は半導体チッ
プ4がこの表面4Aが上向きとなるように、ベース基板
2の貫通孔3に収納されて、リード7の他端はベース基
板2の表面2Aに形成された導電パターンに接続されて
いる。この導電パターンはベース基板2のスルーホール
配線(図示せず)を介して、反対面である裏面2Bのボ
ール5に導通されている。
The semiconductor device 1 of this embodiment is the insulating tape 1
One end of the lead 7 supported by 2 is connected to the bump electrode 6 by collective bonding, and the surface 4A and the side surface of the semiconductor chip 4 including this connection position are covered with the resin layer 27 applied by the potting method to form the QTP 28. Has been done. The QTP 28 is housed in the through hole 3 of the base substrate 2 so that the semiconductor chip 4 faces upward, and the other end of the lead 7 becomes a conductive pattern formed on the surface 2A of the base substrate 2. It is connected. The conductive pattern is electrically connected to the ball 5 on the opposite surface 2B via the through-hole wiring (not shown) of the base substrate 2.

【0056】一例として、樹脂層27は厚さが100〜
200μmに塗布される。絶縁テープ12は樹脂の塗布
時にダムとして働く。
As an example, the resin layer 27 has a thickness of 100 to
It is applied to 200 μm. The insulating tape 12 acts as a dam when the resin is applied.

【0057】次に、図16乃至図18を参照して、本実
施例の半導体装置1の製造方法を工程順に説明する。
Next, with reference to FIGS. 16 to 18, a method of manufacturing the semiconductor device 1 of this embodiment will be described in the order of steps.

【0058】まず、図16に示すように、TABテープ
を用いて半導体チップ4の表面4Aのバンプ電極6に一
括ボンディングによりリード7の一端を接続した後、こ
の接続位置を含む半導体チップ4の表面4Aおよび側面
にポッティング方式により樹脂を塗布することにより樹
脂層27で覆ってQTP28を形成する。
First, as shown in FIG. 16, one end of the lead 7 is connected to the bump electrode 6 on the surface 4A of the semiconductor chip 4 by batch bonding using a TAB tape, and then the surface of the semiconductor chip 4 including this connection position. 4A and the side surface are coated with a resin by the potting method to cover the resin layer 27 and form the QTP 28.

【0059】次に、図17に示すように、リード7を所
定の長さにカットした後、ベース基板2の貫通孔3に半
導体チップ4をその表面4Aを上向きにした状態で収納
して、リード7の他端をベース基板2の表面2Aに形成
されている導電パターンに接続する。
Next, as shown in FIG. 17, after cutting the lead 7 to a predetermined length, the semiconductor chip 4 is housed in the through hole 3 of the base substrate 2 with its surface 4A facing upward, The other end of the lead 7 is connected to the conductive pattern formed on the surface 2A of the base substrate 2.

【0060】続いて、図18に示すように、ベース基板
2の裏面2Bに複数のボール5を格子状に形成する。こ
のボール5の形成方法は、図9に示した方法と同様な方
法によって行われる。これによって、半導体チップ4の
表面4Aに形成された複数のバンプ電極6は、リード7
を通じてベース基板2のボール5に電気的に引き出され
たことになる。
Subsequently, as shown in FIG. 18, a plurality of balls 5 are formed in a grid pattern on the back surface 2B of the base substrate 2. The ball 5 is formed by a method similar to the method shown in FIG. As a result, the bump electrodes 6 formed on the front surface 4A of the semiconductor chip 4 are connected to the leads 7
It is electrically drawn to the ball 5 of the base substrate 2 through.

【0061】以上によって、図15に示したようなBG
A構造のパッケージを有する半導体装置1が完成する。
As described above, the BG as shown in FIG.
The semiconductor device 1 having the A structure package is completed.

【0062】このような実施例4によれば、ベース基板
2の表面2Aおよび裏面2Bはともに樹脂体8によって
覆われていないので、ベース基板2に対して無理な力が
加わらないため、ベース基板2の反りを防止することが
可能となる。また、半導体チップ4を固着するために接
着剤を使用しないだけでなく、種々のサイズの半導体チ
ップ4が収納可能な大きさの貫通孔3を有するベース基
板2を用いるので、実施例1と同様な効果を得ることが
できる。
According to the fourth embodiment, since the front surface 2A and the back surface 2B of the base substrate 2 are not covered with the resin body 8, an unreasonable force is not applied to the base substrate 2 and thus the base substrate 2 is not applied. It is possible to prevent the warp of 2. Further, not only the adhesive is not used for fixing the semiconductor chip 4, but also the base substrate 2 having the through hole 3 having a size capable of accommodating the semiconductor chips 4 of various sizes is used. It is possible to obtain various effects.

【0063】さらに、半導体チップ4をポッティングに
より形成した樹脂層27で覆っているので、トランスフ
ァモールド装置を用いる必要がないため、工程を省略で
きるようになって、コストダウンを図れるという効果が
得られる。
Furthermore, since the semiconductor chip 4 is covered with the resin layer 27 formed by potting, it is not necessary to use a transfer molding device, so that the steps can be omitted and the cost can be reduced. .

【0064】(実施例5)図19は本発明の実施例5に
よる半導体装置を示す断面図で、実施例4と同様に、Q
TPをベース基板2にボンディングしてなるBGA構造
のパッケージに適用した例を示している。
(Fifth Embodiment) FIG. 19 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.
An example is shown in which a TP is bonded to the base substrate 2 to be applied to a BGA structure package.

【0065】本実施例の半導体装置1は、半導体チップ
4がこの表面4Aが下向きとなるようにベース基板2の
貫通孔3に収納されて、一端がバンプ電極6に接続され
たリード7の他端は屈曲されて、貫通孔3を挿通してベ
ース基板2の反対面である表面2Aに形成された導電パ
ターンに接続されている。この導電パターンはベース基
板2のスルーホール配線(図示せず)を介して、裏面2
Bのボール5に導通されている。
In the semiconductor device 1 of this embodiment, the semiconductor chip 4 is housed in the through hole 3 of the base substrate 2 with its front surface 4A facing downward, and the other end of the lead 7 connected to the bump electrode 6 at one end. The end is bent and inserted into the through hole 3 to be connected to a conductive pattern formed on the surface 2A opposite to the base substrate 2. This conductive pattern is formed on the back surface 2 through the through-hole wiring (not shown) of the base substrate 2.
It is conducted to the ball 5 of B.

【0066】このような実施例5によっても、実施例4
と同様に、ベース基板2の表面2Aおよび裏面2Bはと
もに樹脂体8によって覆われておらず、また、他の構造
も同じなので、実施例1と同様な効果を得ることができ
る。
According to the fifth embodiment, the fourth embodiment is also possible.
Similarly, since the front surface 2A and the back surface 2B of the base substrate 2 are not covered with the resin body 8 and the other structures are the same, the same effect as that of the first embodiment can be obtained.

【0067】さらに、半導体チップ4の裏面4Bは実装
面と反対側を向くように配置されているので、半導体チ
ップ4で発生した熱を裏面4Bから効率良く放熱できる
という効果が得られ、低熱抵抗のパッケージを実現でき
る。
Further, since the back surface 4B of the semiconductor chip 4 is arranged so as to face the side opposite to the mounting surface, the effect that the heat generated in the semiconductor chip 4 can be efficiently radiated from the back surface 4B is obtained, and the low thermal resistance is obtained. The package of can be realized.

【0068】(実施例6)図20は本発明の実施例6に
よる半導体装置を示す断面図で、実施例4と同様に、Q
TPをベース基板2にボンディングしてなるBGA構造
のパッケージに適用した例を示している。
(Embodiment 6) FIG. 20 is a sectional view showing a semiconductor device according to Embodiment 6 of the present invention.
An example is shown in which a TP is bonded to the base substrate 2 to be applied to a BGA structure package.

【0069】本実施例の半導体装置1は、実施例4の構
造において、半導体チップ4の裏面4Bには接着剤22
によって放熱性に優れた金属材料からなるヒートスプレ
ッダ23が、ベース基板2の裏面2Bの一部を覆うよう
に取り付けられている。
The semiconductor device 1 of this embodiment has the same structure as that of the fourth embodiment except that the adhesive 22 is applied to the back surface 4B of the semiconductor chip 4.
A heat spreader 23 made of a metal material having excellent heat dissipation is attached so as to cover a part of the back surface 2B of the base substrate 2.

【0070】本実施例の半導体装置1は、図14に示し
たような構造と同じ実装基板10に実装することができ
る。
The semiconductor device 1 of this embodiment can be mounted on the same mounting substrate 10 as the structure shown in FIG.

【0071】このような実施例6によっても、実施例1
と同様な効果を得ることができる。
According to the sixth embodiment as well, the first embodiment
The same effect as can be obtained.

【0072】さらに、ヒートスプレッダ23からの熱を
さらに金属板25に伝導することができるので、より一
層放熱効率を改善することができるという効果が得られ
る。
Furthermore, since the heat from the heat spreader 23 can be further conducted to the metal plate 25, the effect of further improving the heat radiation efficiency can be obtained.

【0073】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0074】例えば、半導体チップを収納するためにベ
ース基板に設ける貫通孔の数は1個に限らず、複数個設
けるようにしても良い。この場合、複数個の半導体チッ
プの向きは必ずしも一方向に揃える必要はない。
For example, the number of through holes provided in the base substrate for housing the semiconductor chip is not limited to one, but a plurality of through holes may be provided. In this case, the plurality of semiconductor chips need not necessarily be aligned in one direction.

【0075】また、ベース基板のサイズ、厚さ寸法、材
料などは、目的、用途などに応じて、任意に変更するこ
とができる。ヒートスプレッダに関しても同様である。
The size, thickness and material of the base substrate can be arbitrarily changed according to the purpose and application. The same applies to the heat spreader.

【0076】さらに、半導体チップとベース基板間に配
置するリードは、TABテープを用いる例で説明した
が、これに限らず導電体なら同様に用いることができ
る。
Further, although the lead arranged between the semiconductor chip and the base substrate has been described as an example using the TAB tape, the lead is not limited to this, and any conductor may be used.

【0077】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも半
導体チップのバンプ電極を中間導電体を通じてベース基
板の導電部に電気的に引き出す条件のものには適用でき
る。
In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of the semiconductor device which is the field of application which is the background has been described, but the invention is not limited thereto. The present invention can be applied at least under the condition that the bump electrode of the semiconductor chip is electrically drawn out to the conductive portion of the base substrate through the intermediate conductor.

【0078】[0078]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0079】(1)ベース基板の表面および裏面はとも
に樹脂によって覆われ、あるいはともに覆われていない
ので、ベース基板に対して無理な力が加わらなくなるた
め、ベース基板の反りを防止することが可能となる。
(1) Since the front surface and the back surface of the base substrate are both covered with the resin or not covered with them, an unreasonable force is not applied to the base substrate, so that the warp of the base substrate can be prevented. Becomes

【0080】(2)半導体チップを固着するために接着
剤を使用しないので、実装時に水分の影響を受けないた
め、リフロークラックの発生を防止することが可能とな
る。
(2) Since no adhesive is used to fix the semiconductor chip, it is not affected by moisture during mounting, so that it is possible to prevent the occurrence of reflow cracks.

【0081】(3)ベース基板に設ける貫通孔のサイズ
を、種々のサイズの半導体チップが収納可能な大きさに
設定できるので、ベース基板の共用化を図ることができ
る。
(3) Since the size of the through hole provided in the base substrate can be set to a size capable of accommodating semiconductor chips of various sizes, the base substrate can be shared.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1による半導体装置を示す平面
図である。
FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present invention.

【図2】図1のA−A裏面図である。FIG. 2 is a rear view of AA of FIG.

【図3】実施例1による半導体装置の実装例を示す断面
図である。
FIG. 3 is a cross-sectional view showing a mounting example of the semiconductor device according to the first embodiment.

【図4】実施例1による半導体装置の製造方法の一工程
を示す断面図である。
FIG. 4 is a cross-sectional view showing a step in the semiconductor device fabrication method of the first example.

【図5】実施例1による半導体装置の製造方法の他の工
程を示す断面図である。
FIG. 5 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the first embodiment.

【図6】実施例1による半導体装置の製造方法のその他
の工程を示す断面図である。
FIG. 6 is a cross-sectional view showing another process of the method for manufacturing the semiconductor device according to the first embodiment.

【図7】実施例1による半導体装置の製造方法のその他
の工程を示す断面図である。
FIG. 7 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the first embodiment.

【図8】実施例1による半導体装置の製造方法のその他
の工程を示す断面図である。
FIG. 8 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the first embodiment.

【図9】実施例1による半導体装置の製造方法のその他
の工程を示す断面図である。
FIG. 9 is a cross-sectional view showing another process of the method for manufacturing the semiconductor device according to the first embodiment.

【図10】本発明の実施例2による半導体装置を示す断
面図である。
FIG. 10 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【図11】実施例2による半導体装置に用いられるヒー
トスプレッダを示す斜視図である。
FIG. 11 is a perspective view showing a heat spreader used in the semiconductor device according to the second embodiment.

【図12】実施例2による半導体装置の変形例を示す断
面図である。
FIG. 12 is a sectional view showing a modification of the semiconductor device according to the second embodiment.

【図13】本発明の実施例3による半導体装置を示す断
面図である。
FIG. 13 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.

【図14】実施例3による半導体装置の実装例を示す断
面図である。
FIG. 14 is a sectional view showing a mounting example of a semiconductor device according to a third embodiment.

【図15】本発明の実施例4による半導体装置を示す断
面図である。
FIG. 15 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.

【図16】実施例4による半導体装置の製造方法の一工
程を示す断面図である。
FIG. 16 is a cross-sectional view showing a step in the semiconductor device fabrication method of the fourth example.

【図17】実施例4による半導体装置の製造方法の他の
工程を示す断面図である。
FIG. 17 is a sectional view showing another step of the method for manufacturing the semiconductor device according to the fourth embodiment.

【図18】実施例4による半導体装置の製造方法のその
他の工程を示す断面図である。
FIG. 18 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the fourth embodiment.

【図19】本発明の実施例5による半導体装置を示す断
面図である。
FIG. 19 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.

【図20】本発明の実施例6による半導体装置を示す断
面図である。
FIG. 20 is a sectional view showing a semiconductor device according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…半導体装置、2…ベース基板、3…貫通孔、4…半
導体チップ、5…ボール状導電体、6…バンプ電極、7
…リード、8…樹脂体、10…実装基板、11…実装基
板の導電部、12…絶縁テープ、13…リード部材、1
5…支持台、16…ボンディングツール、19…上型、
20…下型、21…ゲート、22…接着剤、23…ヒー
トスプレッダ、24…溝、25…金属板、27…樹脂
層、28…QTP(uad ape Carrie
ackage)。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Base substrate, 3 ... Through hole, 4 ... Semiconductor chip, 5 ... Ball-shaped conductor, 6 ... Bump electrode, 7
... Leads, 8 ... Resin body, 10 ... Mounting board, 11 ... Conductive part of mounting board, 12 ... Insulating tape, 13 ... Lead member, 1
5 ... Support base, 16 ... Bonding tool, 19 ... Upper mold,
20 ... lower mold, 21 ... gate, 22 ... adhesive, 23 ... heat spreader, 24 ... groove, 25 ... metal plate, 27 ... resin layer, 28 ... QTP (Q uad T ape Carrie
r P package).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 一谷 昌弘 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 田中 英樹 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masahiro Ichitani, Masahiro Ichitani 5-201-1, Kamimizuhoncho, Kodaira-shi, Tokyo Inside the Semiconductor Business Division, Hitachi, Ltd. (72) Inventor Hideki Tanaka, Kamimizumoto-cho, Kodaira-shi, Tokyo 5-20-1 Hitachi Ltd. Semiconductor Division

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの表面に形成された複数の
バンプ電極を中間導電体を通じてベース基板の導電部に
電気的に引き出す半導体装置であって、前記ベース基板
には貫通孔が形成されて、この貫通孔に前記半導体チッ
プが収納されるとともに、前記ベース基板と半導体チッ
プ間に前記中間導電体が配置されたことを特徴とする半
導体装置。
1. A semiconductor device in which a plurality of bump electrodes formed on a surface of a semiconductor chip are electrically drawn out to a conductive portion of a base substrate through an intermediate conductor, wherein a through hole is formed in the base substrate. A semiconductor device, wherein the semiconductor chip is housed in the through hole, and the intermediate conductor is arranged between the base substrate and the semiconductor chip.
【請求項2】 前記ベース基板の厚さ寸法は、前記半導
体チップの厚さ寸法よりも大きいことを特徴とする請求
項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the thickness of the base substrate is larger than the thickness of the semiconductor chip.
【請求項3】 前記ベース基板の表面および裏面は、前
記半導体チップを封止する樹脂によって覆われたことを
特徴とする請求項1または2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein a front surface and a back surface of the base substrate are covered with a resin that seals the semiconductor chip.
【請求項4】 少なくとも前記中間導電体と前記半導体
チップの接続部分は、樹脂によって覆われたことを特徴
とする請求項1または2に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein at least a connection portion between the intermediate conductor and the semiconductor chip is covered with a resin.
【請求項5】 前記ベース基板の導電部は、ベース基板
の裏面に配置された複数のボール状導電体からなること
を特徴とする請求項1乃至4のいずれか1項に記載の半
導体装置。
5. The semiconductor device according to claim 1, wherein the conductive portion of the base substrate comprises a plurality of ball-shaped conductors arranged on the back surface of the base substrate.
【請求項6】 前記半導体チップのバンプ電極に一端が
接続された前記中間導電体の他端は、前記ベース基板の
導電部が形成された面に接続されたことを特徴とする請
求項1乃至5のいずれか1項に記載の半導体装置。
6. The one end of the intermediate conductor, one end of which is connected to a bump electrode of the semiconductor chip, is connected to the surface of the base substrate on which the conductive portion is formed. 5. The semiconductor device according to any one of 5 above.
【請求項7】 前記半導体チップのバンプ電極に一端が
接続された前記中間導電体の他端は、前記ベース基板の
導電部が形成された面と反対の面に接続されたことを特
徴とする請求項1乃至5のいずれか1項に記載の半導体
装置。
7. The other end of the intermediate conductor, one end of which is connected to a bump electrode of the semiconductor chip, is connected to a surface of the base substrate opposite to a surface on which a conductive portion is formed. The semiconductor device according to claim 1.
【請求項8】 前記半導体チップの裏面にヒートスプレ
ッダが取り付けられたことを特徴とする請求項1乃至7
のいずれか1項に記載の半導体装置。
8. The heat spreader is attached to the back surface of the semiconductor chip.
The semiconductor device according to claim 1.
【請求項9】 前記中間導電体は、絶縁テープに支持さ
れた導電箔からなることを特徴とする請求項1乃至8の
いずれか1項に記載の半導体装置。
9. The semiconductor device according to claim 1, wherein the intermediate conductor comprises a conductive foil supported by an insulating tape.
JP12606995A 1995-05-25 1995-05-25 Semiconductor device Withdrawn JPH08321565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12606995A JPH08321565A (en) 1995-05-25 1995-05-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12606995A JPH08321565A (en) 1995-05-25 1995-05-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH08321565A true JPH08321565A (en) 1996-12-03

Family

ID=14925852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12606995A Withdrawn JPH08321565A (en) 1995-05-25 1995-05-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH08321565A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248792B1 (en) * 1996-12-18 2000-03-15 김영환 Chip size semiconductor package using single layer ceramic substrate
KR20000073182A (en) * 1999-05-07 2000-12-05 마이클 디. 오브라이언 semi-conductor package and manufacturing method thereof
KR20000074351A (en) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 semi-conductor package and manufacturing method thereof
KR100393093B1 (en) * 1999-06-07 2003-07-31 앰코 테크놀로지 코리아 주식회사 manufacturing method of semiconductor package
KR100411808B1 (en) * 1999-12-30 2003-12-24 앰코 테크놀로지 코리아 주식회사 semiconductor package and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248792B1 (en) * 1996-12-18 2000-03-15 김영환 Chip size semiconductor package using single layer ceramic substrate
KR20000073182A (en) * 1999-05-07 2000-12-05 마이클 디. 오브라이언 semi-conductor package and manufacturing method thereof
KR20000074351A (en) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 semi-conductor package and manufacturing method thereof
KR100393093B1 (en) * 1999-06-07 2003-07-31 앰코 테크놀로지 코리아 주식회사 manufacturing method of semiconductor package
KR100411808B1 (en) * 1999-12-30 2003-12-24 앰코 테크놀로지 코리아 주식회사 semiconductor package and its manufacturing method

Similar Documents

Publication Publication Date Title
JP5442368B2 (en) IC chip package with direct lead wire
US6790710B2 (en) Method of manufacturing an integrated circuit package
US7476976B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US6599779B2 (en) PBGA substrate for anchoring heat sink
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
US6964888B2 (en) Semiconductor device and method for fabricating the same
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US6703698B2 (en) Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same
US9184107B2 (en) Semiconductor package
US5598321A (en) Ball grid array with heat sink
US6759752B2 (en) Single unit automated assembly of flex enhanced ball grid array packages
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US9093486B2 (en) Molded leadframe substrate semiconductor package
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
US6489667B1 (en) Semiconductor device and method of manufacturing such device
JPH08321565A (en) Semiconductor device
US9761435B1 (en) Flip chip cavity package
JP3397725B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor device mounting tape
KR101008534B1 (en) Power semiconductor mudule package and method for fabricating the same
JP3314574B2 (en) Method for manufacturing semiconductor device
US20090096070A1 (en) Semiconductor package and substrate for the same
JPH0817975A (en) Semiconductor device
KR19980025877A (en) Ball grid array package with a heat sink attached to the chip
JP2000058699A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806