KR19980025877A - Ball grid array package with a heat sink attached to the chip - Google Patents
Ball grid array package with a heat sink attached to the chip Download PDFInfo
- Publication number
- KR19980025877A KR19980025877A KR1019960044169A KR19960044169A KR19980025877A KR 19980025877 A KR19980025877 A KR 19980025877A KR 1019960044169 A KR1019960044169 A KR 1019960044169A KR 19960044169 A KR19960044169 A KR 19960044169A KR 19980025877 A KR19980025877 A KR 19980025877A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- heat dissipation
- semiconductor chip
- attached
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은, 반도체 칩에 방열 기판이 부착된 볼 그리드 어레이(ball grid array; BGA) 패키지에 관한 것으로, 반도체 칩의 상부면에 부착된 방열 기판이 절연 기판의 양면에 금속 기판이 부착된 구조를 가짐으로써, 그 방열 기판의 열팽창 계수가 반도체 칩의 열팽창계수와 큰 차이가 없기 때문에, 열적 스트레스에 의한 반도체 칩, 접착제 및 방열 기판의 경계면이 벌어지는 문제점을 해결할 수 있는 장점이 있다.The present invention relates to a ball grid array (BGA) package in which a heat dissipation substrate is attached to a semiconductor chip, wherein the heat dissipation substrate attached to an upper surface of the semiconductor chip has a structure in which a metal substrate is attached to both sides of the insulating substrate. Since the thermal expansion coefficient of the heat dissipation substrate is not significantly different from the thermal expansion coefficient of the semiconductor chip, there is an advantage that the interface between the semiconductor chip, the adhesive and the heat dissipation substrate due to thermal stress can be solved.
그리고, 방열 기판이 열 전도도와 열 방출 특성이 우수한 예를 들면, 절연 기판으로는 세라믹 기판과 금속 기판으로는 구리 기판의 접합으로 제조되기 때문에 패키지 내부에서 발생되는 열을 외부로 효과적으로 방출시킬 수 있는 장점이 있다.In addition, since the heat dissipation substrate has excellent thermal conductivity and heat dissipation characteristics, for example, the insulation substrate is manufactured by the bonding of the ceramic substrate and the metal substrate, the heat dissipation substrate can effectively discharge heat generated inside the package to the outside. There is an advantage.
Description
본 발명은 볼 그리드 어레이 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩의 상부면에 절연 기판 양면에 금속 기판이 접합된 방열 기판이 부착되어 열 방출 특성이 우수한 볼 그리드 어레이(ball grid arry; BGA) 패키지에 관한 것이다.The present invention relates to a ball grid array package, and more particularly, a ball grid array (BGA) having excellent heat dissipation characteristics by attaching a heat dissipation substrate having a metal substrate bonded to both surfaces of an insulating substrate on an upper surface of a semiconductor chip. It's about packages.
일반적으로 저렴한 비용으로 제한된 패키지 영역에서 반도체 칩의 실장 밀도를 높이는 방법, 반도체 칩 패키지가 고속으로 동작할 때 발생되는 열을 효과적으로 방출시키는 방법 및 보다 많은 정보를 입·출력 할 수 있는 방법 등에 대한 연구는 계속되고 있다.In general, research on how to increase the mounting density of semiconductor chips in the limited package area at low cost, how to effectively release heat generated when the semiconductor chip package operates at high speed, and how to input and output more information Is going on.
최근에는 전술한 바와 같은 효과를 얻기 위하여 외부 접속 단자로서 솔더 볼과 반도체 칩이 실장되는 기판을 이용한 BGA 패키지가 등장하게 되었다.Recently, in order to obtain the effects described above, a BGA package using a substrate on which solder balls and semiconductor chips are mounted as external connection terminals has emerged.
상기한 BGA 패키지의 기판으로는 금속, 세라믹, 플라스틱과 같은 세종류의 기판이 주로 사용된다.As the substrate of the BGA package, three kinds of substrates such as metal, ceramic, and plastic are mainly used.
특히, 금속, 세라믹 기판은 패키지의 신뢰성, 열방출 특성 등의 측면에서는 우수하나 제조 공정이 복잡하고 제조 비용이 높은 단점이 있으며, 플라스틱 기판은 금속, 세라믹 기판에 비해 패키지의 신뢰성, 열방출 특성면에서 떨어지나 생산 공정 및 생산 비용이 저렴하기 때문에 BGA 패키지에서는 플라스틱 기판의 사용이 주류를 이루고 있다.In particular, metal and ceramic substrates are excellent in terms of package reliability and heat dissipation characteristics, but the manufacturing process is complicated and manufacturing costs are high. Plastic substrates have higher reliability and heat dissipation characteristics than metal and ceramic substrates. The use of plastic substrates is the mainstay in BGA packages because of their low cost and low production process and production costs.
BGA 패키지의 특징으로 종래의 패키지와 비교해서 설명하면, 리드 타입 플라스틱 패키지중 초다핀을 실현할 수 있는 QFP(quad flat package)에 있어서, 초다핀을 구성하기 위해서는 패키지 크기가 반도체 칩의 크기와 무관하게 증가하게 되며, 0.3mm정도의 초미세한 리드 간격이 요구되는 문제점을 안고 있다.When explaining the characteristics of the BGA package compared to the conventional package, in a quad flat package (QFP) capable of realizing ultrafine fins among lead-type plastic packages, in order to form ultrafine fins, the package size is independent of the size of the semiconductor chip. Increasingly, there is a problem that an ultra fine lead spacing of about 0.3 mm is required.
그러나, BGA 패키지의 크기는 내장되는 반도체 칩 크기와 유사할 정도로 패키지의 크기를 줄이는 것이 가능하며 솔더 볼 사이의 간격을 줄임으로써, 초다핀을 보유하여 많은 정보의 입출 및 출력을 신속하게 할 수 있는 장점이 있다.However, the size of the BGA package is similar to that of the embedded semiconductor chip, and the size of the package can be reduced, and by reducing the spacing between the solder balls, it is possible to hold ultra-high pins to quickly import and output a lot of information. There is an advantage.
도 1은 종래 기술의 실시 예에 따른 BGA 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a BGA package according to an embodiment of the prior art.
도 1을 참조하면, 종래 기술에 따른 BGA 패키지(100)는 상부면에 복수개의 본딩 패드(12)가 형성된 반도체 칩(10)이 구비되며, 그 반도체 칩(10)의 하부면이 기판(20) 상부면의 다이 패드(21) 영역에 접착제(도시 안됨)에 의해 부착되어 있다.Referring to FIG. 1, the BGA package 100 according to the related art includes a semiconductor chip 10 having a plurality of bonding pads 12 formed on an upper surface thereof, and a lower surface of the semiconductor chip 10 may be a substrate 20. ) Is attached to the die pad 21 area of the upper surface by an adhesive (not shown).
그리고, 기판(20)의 상부면에는 반도체 칩(10)이 실장되는 다이 패드(21) 영역의 바깥쪽에 전도성 패드들(25)이 형성되어 있으며, 그 전도성 패드들(25)과 본딩 패드들(12)이 각기 대응되어 본딩 와이어(40)에 의해 전기적으로 연결된 구조를 갖는다.In addition, conductive pads 25 are formed on an upper surface of the substrate 20 outside the region of the die pad 21 on which the semiconductor chip 10 is mounted, and the conductive pads 25 and the bonding pads ( 12) correspond to each other, and have a structure electrically connected by the bonding wire 40.
여기서, 기판(20)은 BT 수지(bismaleimide triazine resin) 또는 프리프레그(prepreg) 층과 구리 패턴층들(23, 25, 26)이 압착되어 있는 구조를 갖는 플라스틱 기판(20)이다.Here, the substrate 20 is a plastic substrate 20 having a structure in which a bismaleimide triazine resin or a prepreg layer and copper pattern layers 23, 25, and 26 are compressed.
여기서, 기판의 구리 패턴층(23, 25, 26)은 반도체 칩(10)과 솔더 볼(30)을 전기적으로 연결시키기 위한 배선층으로서, 기판의 상부면에는 전도성 패드층(25)과, 기판 내부의 회로 패턴층(26) 및 기판 하부면의 솔더 볼 패드층(23)이 형성되어 있다.Here, the copper pattern layers 23, 25, and 26 of the substrate are wiring layers for electrically connecting the semiconductor chip 10 and the solder balls 30, and the conductive pad layer 25 and the inside of the substrate are formed on the upper surface of the substrate. The circuit pattern layer 26 and the solder ball pad layer 23 on the lower surface of the substrate are formed.
그리고, 기판(20)의 하부면에 형성된 솔더 볼 패드(23)와 전도성 패드들(25)을 각기 전기적으로 연결하는 비아 구멍(24)이 기판(20)을 관통하여 형성되어 있다.In addition, a via hole 24 electrically connecting the solder ball pad 23 and the conductive pads 25 formed on the lower surface of the substrate 20 to pass through the substrate 20 is formed.
여기서, 비아 구멍(24)의 내측벽은 전기적 연결을 위하여 구리 도금이 실시 된다.Here, the inner wall of the via hole 24 is copper plating for electrical connection.
그리고, 다이 패드(21) 영역의 하부에 형성된 기판(20)을 관통하는 구멍(27)은 반도체 칩(10)이 동작하는 도중에 발생하는 열을 외부로 방출하기 위한 열 방출용 비아 구멍(27)이다.In addition, the hole 27 penetrating the substrate 20 formed under the die pad 21 region may have a heat release via hole 27 for dissipating heat generated during the operation of the semiconductor chip 10 to the outside. to be.
그리고, 복수개의 솔더 볼(30)이 각기 솔더 볼 패드(23)에 부착된다.The plurality of solder balls 30 are attached to the solder ball pads 23, respectively.
반도체 칩(10)이 기판(20)의 전도성 패드와 와이어 본딩되기 전에 기판(20)의 상부면과 하부면에는 솔더 레지스트(28)가 도포되는데, 상부면의 와이어 본딩되는 전도성 패드(25)의 영역과 하부면의 솔더 볼 패드(23) 영역을 제외한 전표면에 솔더 레스트(28)가 도포된다.Before the semiconductor chip 10 is wire bonded to the conductive pad of the substrate 20, a solder resist 28 is applied to the upper and lower surfaces of the substrate 20. The solder rest 28 is applied to the entire surface except the region of the solder ball pad 23 on the region and the lower surface.
그 다음에 반도체 칩(10)과 기판(20) 상부면의 전도성 패드(25) 및 본딩 와이어(40)를 보호하기 위하여 에폭시 계열의 성형 수지로 봉지하여 패키지 몸체(50)가 형성된 구조를 갖는다.Then, the package body 50 is formed by encapsulating it with an epoxy-based molding resin to protect the conductive pad 25 and the bonding wire 40 on the upper surface of the semiconductor chip 10 and the substrate 20.
이와 같은 구조를 갖는 BGA 패키지는 반도체 칩이 실장되는 기판으로 플라스틱 기판을 사용하기 때문에, 반도체 칩이 실장되는 다이 패드 영역의 하부면에 열 방출용 비아 구멍을 형성시키더라도, 금속, 세라믹 기판에 비해서 열 방출 특성면에서 떨어진다.Since a BGA package having such a structure uses a plastic substrate as a substrate on which the semiconductor chip is mounted, even if a heat dissipation via hole is formed in the lower surface of the die pad region in which the semiconductor chip is mounted, compared to a metal or ceramic substrate, In terms of heat release properties.
도 2는 종래 기술의 다른 실시 예에 따른 칩에 방열판이 부착된 BGA 패키지를 나타내는 단면도이다.2 is a cross-sectional view illustrating a BGA package having a heat sink attached to a chip according to another embodiment of the prior art.
도 2를 참조하면, 종래 기술의 다른 실시 예에 따른 BGA 패키지(200)는 열방출 특성을 향상시키기 위해서 도 1의 반도체 칩(10)의 상부면에 방열판(60)이 접착제(70)에 의해 부착되어 있으며, 그 방열판(60)이 부착된 부분을 포함하여 에폭시 계열의 성형 수지에 의해 봉지되어 패키지 몸체(50)가 형성된 구조를 가지며, 나머지 구조는 도 1에서 설명되었던 BGA 패키지(100)의 구조와 동일하다.Referring to FIG. 2, in the BGA package 200 according to another embodiment of the prior art, the heat sink 60 is formed on the top surface of the semiconductor chip 10 of FIG. 1 by an adhesive 70 to improve heat dissipation characteristics. It is attached, and has a structure in which the package body 50 is formed by being encapsulated with an epoxy-based molding resin, including a portion to which the heat sink 60 is attached, and the remaining structure of the BGA package 100 described in FIG. Same as the structure.
그리고, 방열판(60)은 반도체 칩(10)의 중간 부분 즉, 반도체 칩(10)의 가장 자리에 형성된 본딩 패드들(12) 사이에 부착된다.In addition, the heat sink 60 is attached between the bonding pads 12 formed at the middle of the semiconductor chip 10, that is, at the edge of the semiconductor chip 10.
여기서, 사용된 방열판(60)의 재질은 열 전도도가 좋은 금속, 예를 들면 구리판이 사용되며, 구리판의 열팽창 계수는 16.5μm/℃이다.Here, the material of the heat sink 60 used is a metal having good thermal conductivity, for example, copper plate, the thermal expansion coefficient of the copper plate is 16.5μm / ° C.
그리고, 방열판(60)을 반도체 칩(10)에 부착시키는 접착제(70)는 은-에폭시 접착제 또는 솔더 등이 있을수 있으나, 열 방출 측면에서는 솔더가 바람직하다.In addition, the adhesive 70 for attaching the heat sink 60 to the semiconductor chip 10 may include silver-epoxy adhesive or solder, but solder is preferable in terms of heat dissipation.
이와 같은 구조를 갖는 BGA 패키지는 반도체 칩의 열팽창 계수가 약 5μm/℃와 비교해서 그 반도체 칩의 상부면에 부착된 방열판의 열팽창 계수와 큰 차이를 보이기 때문에 반도체 칩, 접착제 및 방열판의 경계면에서 열적 스트레스에 따른 경계면이 벌어지는 문제점이 발생된다.The BGA package having such a structure has a large thermal expansion coefficient at the interface between the semiconductor chip, the adhesive, and the heat sink because the thermal expansion coefficient of the semiconductor chip is significantly different from that of the heat sink attached to the upper surface of the semiconductor chip compared with about 5 μm / ° C. The problem arises that the interface is opened due to stress.
따라서, 본 발명의 목적은 반도체 칩에서 발생되는 열을 효과적으로 방출할 수 있으며, 반도체 칩, 접착제 및 방열판의 경계면이 벌어지는 문제점을 해결할 수 있는 반도체 칩의 상부면에 절연 기판 양면에 금속 기판이 접합된 방열 기판이 부착된 BGA 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to effectively dissipate heat generated in the semiconductor chip, and the metal substrate is bonded to both sides of the insulating substrate on the upper surface of the semiconductor chip, which can solve the problem of the interface between the semiconductor chip, the adhesive, and the heat sink. To provide a BGA package with a heat radiation board attached.
도 1은 종래 기술의 실시 예에 따른 볼 그리드 어레이 패키지를 나타내는 단면도.1 is a cross-sectional view showing a ball grid array package according to an embodiment of the prior art.
도 2는 종래 기술의 다른 실시 예에 따른 칩에 방열판이 부착된 볼 그리드 어레이 패키지를 나타내는 단면도.2 is a cross-sectional view showing a ball grid array package having a heat sink attached to a chip according to another embodiment of the prior art.
도 3은 본 발명의 실시 예에 따른 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지를 나타내는 단면도.3 is a cross-sectional view showing a ball grid array package having a heat dissipation substrate attached to a chip according to an embodiment of the present invention.
도 4는 본 발명에 사용되는 방열 기판의 분리 사시도.Figure 4 is an exploded perspective view of the heat radiation board used in the present invention.
도 5는 본 발명의 다른 실시 예에 따른 칩에 부착된 방열 기판이 패키지 표면에 노출된 볼 그리드 어레이 패키지를 나타내는 단면도.5 is a cross-sectional view illustrating a ball grid array package in which a heat dissipation substrate attached to a chip is exposed on a package surface according to another embodiment of the present disclosure.
※ 도면의 주요 부분에 대한 설명 ※※ Description of the main parts of the drawings ※
10, 110 : 반도체 칩 20, 120 : 기판10, 110: semiconductor chip 20, 120: substrate
23, 123 : 솔더 볼 패드 24, 124 : 비아 구멍23, 123: solder ball pad 24, 124: via hole
25,125 : 전도성 패드 26, 126 : 회로 패턴층25,125: conductive pads 26, 126: circuit pattern layer
28, 128 : 솔더 레지스트 30, 130 : 솔더 볼28, 128: solder resist 30, 130: solder ball
40,140 : 본딩 와이어 50, 150 : 패키지 몸체40,140: bonding wire 50, 150: package body
70, 170 : 접착제 60 : 방열판70, 170: adhesive 60: heat sink
160, 260 : 방열 기판160, 260: heat dissipation board
상기 목적을 달성하기 위하여, 상부면에 복수개의 본딩 패드를 갖는 반도체 칩과; 상기 본딩 패드들 사이에 부착되어 있으며, 절연 기판의 양면에 금속 기판이 접합된 3개의 층을 갖는 방열 기판과; 상부에 반도체 칩의 하부면이 부착된 다이 패드 영역과, 상기 다이 패드 영역의 외측에 형성되어 있으며, 상기 본딩 패드와 각기 대응되어 전기적으로 연결된 전도성 패드와, 하부에 형성된 솔더 볼 패드 및 상기 전도성 패드와 솔더 볼 패드를 관통하여 전기적으로 연결하는 비아 구멍을 포함하는 기판과; 상기 솔더 볼 패드에 각기 부착된 복수개의 솔더 볼; 및 상기 반도체 칩, 전도성 패드, 본딩 와이어 및 방열 기판을 보호하기 위하여 성형 수지에 의해 봉지된 패키지 몸체를 포함하는 것을 특징으로 하는 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지를 제공한다.In order to achieve the above object, a semiconductor chip having a plurality of bonding pads on the upper surface; A heat dissipation substrate attached between the bonding pads and having three layers in which metal substrates are bonded to both surfaces of the insulating substrate; A die pad region having an upper surface with a lower surface of the semiconductor chip attached thereto, a conductive pad formed outside the die pad region and electrically connected to the bonding pads to be electrically connected to each other, a solder ball pad formed below, and the conductive pad And a via hole penetrating through the solder ball pad and electrically connected thereto. A plurality of solder balls respectively attached to the solder ball pads; And a package body sealed by a molding resin to protect the semiconductor chip, the conductive pad, the bonding wire, and the heat dissipation substrate.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 3은 본 발명의 실시 예에 따른 칩에 방열 기판이 부착된 BGA 패키지를 나타내는 단면도이다.3 is a cross-sectional view illustrating a BGA package having a heat dissipation substrate attached to a chip according to an embodiment of the present invention.
도 4는 본 발명에 사용되는 방열 기판의 분리 사시도이다.4 is an exploded perspective view of the heat dissipation substrate used in the present invention.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 BGA 패키지(300)는 상부면에 복수개의 본딩 패드(112)가 형성된 반도체 칩(110)이 구비되며, 그 반도체 칩(110)의 하부면이 기판(120) 상부면의 다이 패드(121) 영역에 접착제(도시 안됨)에 의해 부착되어 있다.3 and 4, the BGA package 300 according to an exemplary embodiment of the present invention includes a semiconductor chip 110 having a plurality of bonding pads 112 formed on an upper surface thereof, and of the semiconductor chip 110. The lower surface is attached to the die pad 121 region of the upper surface of the substrate 120 by an adhesive (not shown).
그리고, 기판(120)의 상부면에는 반도체 칩(110)이 실장되는 다이 패드(121) 영역의 바깥쪽에 전도성 패드들(125)이 형성되어 있으며, 그 전도성 패드들(125)과 본딩 패드들(112)이 각기 대응되어 본딩 와이어(140)에 의해 전기적으로 연결된 구조를 갖는다.In addition, conductive pads 125 are formed on the upper surface of the substrate 120 at an outer side of the die pad 121 region on which the semiconductor chip 110 is mounted, and the conductive pads 125 and the bonding pads ( 112 corresponds to each other and has a structure electrically connected by the bonding wire 140.
그리고, 반도체 칩(110)의 상부면에 3층으로 이루어진 방열 기판(160)이 접착제(170)에 의해 부착되어 있다.The heat dissipation substrate 160 having three layers is attached to the upper surface of the semiconductor chip 110 by the adhesive 170.
이때, 방열 기판(160)은 반도체 칩(110)의 중간 부분 즉, 반도체 칩(110)의 가장 자리 양측에 형성된 본딩 패드들(112) 사이에 부착된다.In this case, the heat dissipation substrate 160 is attached between the bonding pads 112 formed at the middle portion of the semiconductor chip 110, that is, at both sides of the edge of the semiconductor chip 110.
여기서, 사용되는 접착제(170)로는 은-에폭시 접착제와 솔더 등이 있으며, 열방출 측면에서는 솔더에 의해 방열 기판(160)을 반도체 칩(110)의 상부면에 부착시키는 것이 바람직하다.Here, the adhesive 170 used may be a silver-epoxy adhesive, a solder, or the like. In the heat dissipation side, it is preferable to attach the heat dissipation substrate 160 to the upper surface of the semiconductor chip 110 by soldering.
그리고, 반도체 칩(110)과 전도성 패드들(125), 본딩 와이어 및 방열 기판(160)을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 봉지되어 패키지 몸체(150)가 형성된 구조를 가지며, 나머지 구조는 종래 기술에 따른 도 1 및 도 2에 도시된 BGA 패키지(100, 200)의 구조와 동일하다.In addition, in order to protect the semiconductor chip 110, the conductive pads 125, the bonding wires, and the heat dissipation substrate 160 from the external environment, the package body 150 is formed by being encapsulated with an epoxy-based molding resin. The remaining structure is the same as that of the BGA packages 100 and 200 shown in FIGS. 1 and 2 according to the prior art.
여기서, 방열 기판(160)에 대하여 상세하게 설명하면, 방열 기판(160)은 3개의 층으로 이루어져 있으며, 가운데의 절연 기판(162) 양면에 금속 기판(161)이 접합된 구조를 갖는다.Here, the heat dissipation substrate 160 will be described in detail. The heat dissipation substrate 160 includes three layers, and the metal substrate 161 is bonded to both surfaces of the insulating substrate 162 in the center.
여기서, 절연 기판(162)으로는 열 방출 특성이 우수한 세라믹 기판을 사용하며, 금속 기판(161) 또한 열 방출 특성이 우수한 구리 기판을 사용한다.Here, a ceramic substrate having excellent heat dissipation characteristics is used as the insulating substrate 162, and a metal substrate 161 also uses a copper substrate having excellent heat dissipation characteristics.
그리고, 세라믹 기판(162)에는 재질에 따라서 Al2O3기판과 AlN 기판이 있다.The ceramic substrate 162 includes an Al 2 O 3 substrate and an AlN substrate, depending on the material.
Al2O3기판에서는 양면에 구리 기판을 직접 접합 시키는 공정(direct copper bonding; DCB)이 진행된다.In an Al 2 O 3 substrate, a direct copper bonding (DCB) process is performed to directly bond a copper substrate to both surfaces.
그리고, AlN 기판에서는 AlN과 구리 기판의 접속이 용이하지 않기 때문에 DCB 공정보다는 그 기판의 양면에 수μm 정도의 Al2O3막을 입힌후 구리 기판의 접합 공정이 진행되며, 접합의 신뢰성을 향상시키기 위해 티타늄(Ti), 지르코늄(Zr) 등의 ⅳ족 금속을 중간 접합제로 사용하는 활성 금속법이 일반적으로 사용되고 있다.In addition, since AlN substrates are not easily connected to AlN substrates, Al 2 O 3 films are coated on both sides of the substrate rather than the DCB process, and the bonding process of the copper substrates proceeds to improve the reliability of the bonding. For this purpose, an active metal method using a Group VIII metal such as titanium (Ti) or zirconium (Zr) as an intermediate binder is generally used.
그리고, 3층으로 접합된 방열 기판(160)의 열팽창 계수는 세라믹 기판(162)의 열팽창 계수(Al2O3기판; 7.3μm/℃, AlN 기판; 4.5μm/℃)와 거의 동일하며, 이는 실장되는 반도체 칩(110)의 열팽창 계수(5μm/℃)와 유사하기 때문에 열적 스트레스에 따른 방열 기판(160), 접착제(170) 및 반도체 칩(110)의 경계면에서의 신뢰성을 보장할 수 있다.In addition, the thermal expansion coefficient of the heat dissipation substrate 160 bonded in three layers is substantially the same as the thermal expansion coefficient (Al 2 O 3 substrate; 7.3 μm / ° C., AlN substrate; 4.5 μm / ° C.) of the ceramic substrate 162. Since it is similar to the thermal expansion coefficient (5 μm / ° C.) of the semiconductor chip 110 to be mounted, reliability at the interface between the heat dissipation substrate 160, the adhesive 170, and the semiconductor chip 110 may be ensured due to thermal stress.
또한, 방열 기판(160)의 두께는 반도체 칩(110) 상부면에 충진된 성형 수지의 두께와 반도체 칩(110)의 크기에 따라서 달라질 수 있다.In addition, the thickness of the heat dissipation substrate 160 may vary according to the thickness of the molding resin filled in the upper surface of the semiconductor chip 110 and the size of the semiconductor chip 110.
본 발명의 실시 예에서는 방열 기판(160)이 패키지 몸체(150)를 이루는 성형 수지에 봉지된 구조를 하고 있다.In the embodiment of the present invention, the heat dissipation substrate 160 has a structure encapsulated in a molding resin constituting the package body 150.
도 5는 본 발명의 다른 실시 예에 따른 반도체 칩에 부착된 방열 기판이 패키지 표면에 노출된 BGA 패키지를 나타내는 단면도이다.5 is a cross-sectional view illustrating a BGA package in which a heat dissipation substrate attached to a semiconductor chip is exposed on a package surface according to another exemplary embodiment of the present disclosure.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 BGA 패키지(400)는 도 3에서 의 방열 기판(260)이 패키지 몸체(150)의 상표면에 노출된 구조를 가지며, 나머지 구조는 도 3의 구조와 동일하다.Referring to FIG. 5, the BGA package 400 according to another embodiment of the present invention has a structure in which the heat dissipation board 260 of FIG. 3 is exposed to the trademark surface of the package body 150, and the rest of the structure is shown in FIG. 3. Same as the structure of
여기서, 상기 패키지 몸체(150)의 상표면에 노출된 방열 기판의 구리 기판(161)은 외부의 공기와 접촉되어 산화되어 때문에, 노출된 구리 기판(161)의 상표면은 도금 처리된다.Here, since the copper substrate 161 of the heat radiation substrate exposed to the trademark surface of the package body 150 is oxidized in contact with the outside air, the trademark surface of the exposed copper substrate 161 is plated.
도금 처리에 사용되는 금속은 금(Au), 니켈(Ni), 은(Ag), 주석(Sn), 납(Pb), 주석-납 합금, 니켈-은 합금, 니켈-주석 합금 또는 니켈-주석-납 합금 등이 있다.Metals used for the plating treatment are gold (Au), nickel (Ni), silver (Ag), tin (Sn), lead (Pb), tin-lead alloys, nickel-silver alloys, nickel-tin alloys or nickel-tin Lead alloys;
따라서, 본 발명의 의한 구조를 따르면, 반도체 칩의 상부면에 부착된 방열 기판의 열팽창 계수가 반도체 칩의 열팽창계수와 큰 차이가 없기 때문에, 열적 스트레스에 의한 반도체 칩, 접착제 및 방열 기판의 경계면이 벌어지는 문제점을 해결할 수 있는 이점(利點)이 있다.Therefore, according to the structure of the present invention, since the thermal expansion coefficient of the heat dissipation substrate attached to the upper surface of the semiconductor chip is not significantly different from the thermal expansion coefficient of the semiconductor chip, the interface between the semiconductor chip, the adhesive, and the heat dissipation substrate due to thermal stress is There is an advantage that can solve the problem that occurs.
그리고, 방열 기판이 열 전도도와 열 방출 특성이 우수한 세라믹 기판과 구리 기판으로 제조되기 때문에 패키지 내부에서 발생되는 열을 방열 기판을 통해서 외부로 효과적으로 방출시킬 수 있다.Further, since the heat dissipation substrate is made of a ceramic substrate and a copper substrate having excellent thermal conductivity and heat dissipation characteristics, heat generated inside the package can be effectively released to the outside through the heat dissipation substrate.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044169A KR100203932B1 (en) | 1996-10-05 | 1996-10-05 | BGA package having thermal emissive substrate attached to chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044169A KR100203932B1 (en) | 1996-10-05 | 1996-10-05 | BGA package having thermal emissive substrate attached to chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025877A true KR19980025877A (en) | 1998-07-15 |
| KR100203932B1 KR100203932B1 (en) | 1999-07-01 |
Family
ID=19476367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044169A KR100203932B1 (en) | 1996-10-05 | 1996-10-05 | BGA package having thermal emissive substrate attached to chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203932B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698526B1 (en) * | 2005-07-20 | 2007-03-22 | 삼성전자주식회사 | Substrate having heat spreading layer and semiconductor package using the same |
| KR100711255B1 (en) * | 2005-06-17 | 2007-04-25 | 삼성전기주식회사 | A chip package and manufacturing method thereof |
| KR100760953B1 (en) * | 2001-05-02 | 2007-09-21 | 앰코 테크놀로지 코리아 주식회사 | BGA Semiconductor Package with Heatsink |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
-
1996
- 1996-10-05 KR KR1019960044169A patent/KR100203932B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100760953B1 (en) * | 2001-05-02 | 2007-09-21 | 앰코 테크놀로지 코리아 주식회사 | BGA Semiconductor Package with Heatsink |
| KR100711255B1 (en) * | 2005-06-17 | 2007-04-25 | 삼성전기주식회사 | A chip package and manufacturing method thereof |
| KR100698526B1 (en) * | 2005-07-20 | 2007-03-22 | 삼성전자주식회사 | Substrate having heat spreading layer and semiconductor package using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100203932B1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781242B1 (en) | Thin ball grid array package | |
| JP3437369B2 (en) | Chip carrier and semiconductor device using the same | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US6060778A (en) | Ball grid array package | |
| KR100698526B1 (en) | Substrate having heat spreading layer and semiconductor package using the same | |
| US20020038908A1 (en) | Thermal enhanced ball grid array package | |
| JPH10200012A (en) | Package of ball grid array semiconductor and its manufacturing method | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| US20040004281A1 (en) | Semiconductor package with heat sink | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| KR100203932B1 (en) | BGA package having thermal emissive substrate attached to chip | |
| KR100186759B1 (en) | Heat radiating structure of ball grid array semiconductor package using solder ball as input-output | |
| JP2891426B2 (en) | Semiconductor device | |
| KR19980025878A (en) | Ball grid array package with a heat sink attached to the chip | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| KR100218633B1 (en) | Ball grid array package having a carrier frame | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JPH08321565A (en) | Semiconductor device | |
| KR100456482B1 (en) | Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer | |
| KR100542672B1 (en) | Semiconductor package | |
| KR100533762B1 (en) | Semiconductor package | |
| KR20000001487A (en) | Ball grid array package having super-heat emission characteristic | |
| KR20010066269A (en) | semiconductor package and metod for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |