KR100390911B1

KR100390911B1 - 이피롬의 전원전압 공급회로

Info

Publication number: KR100390911B1
Application number: KR10-2001-0036989A
Authority: KR
Inventors: 최상신
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-07-12
Also published as: KR20030000835A

Abstract

본 발명은 EPROM의 전원전압 공급회로에 관한 것으로, EPROM을 비롯한 모든 메모리 소자에서 2개의 전원전압을 사용하여 메모리 셀을 라이트 및 리드 할 때 2개의 전원전압의 스위칭에 의해 원하지 않는 오버슈트 리키지 커런트의 발생을 최소화하여 칩(Chip) 내부에 인가되는 데미지를 최소화할 수 있다. 또한, 스위칭된 전원전압을 순차적으로 턴온시킴으로써 내부 로직(logic)에 최소한의 스트레스가 가해지도록 하였다.

Description

이피롬의 전원전압 공급회로{CIRCUIT FOR SUPPLY POWER VOLTAGE IN EPROM}

본 발명은 이피롬(EPROM)의 리드(Read) 및 라이트(Write) 동작을 수행하기 위해 필요한 전원전압을 EPROM에 공급하는 전원전압 공급회로에 관한 것으로, 특히 칩 내부 회로에 인가되는 스트레스(Stress) 전압을 최소화시킨 EPROM의 전원전압 공급회로에 관한 것이다.

통상적으로, EPROM은 리드 동작에서는 EPROM의 디코더 및 셀(cell)에 전원 전압(Vcc)을 공급하고, 라이트 동작에서는 고전원전압(Vpp)을 공급하는 전원전압 공급회로를 사용하고 있다.

도 1은 종래 기술에 따른 EPROM의 전원전압 공급 회로도로서, 전원전압 인가부(40), 전원전압 스위칭 회로부(30), 전원전압 공급부(20), 제어부(10)로 구성되어 있다.

상기 전원전압 인가부(40)는 EPROM의 라이트 동작시 셀의 게이트 및 디코더(도시하지 않음)에 고전원전압(Vpp)을 인가하고 리드 동작시 전원전압(Vcc)을 인가한다.

상기 전원전압 스위칭 회로부(30)는 EPROM의 라이트 동작시 셀의 게이트 및 디코더에 고전원전압(Vpp)을 인가하도록 상기 전원전압 인가부(40)를 제어하고 리드 동작시에는 전원전압(Vcc)을 인가하도록 상기 전원전압 인가부(40)를 제어한다.

상기 전원전압 공급부(20)는 EPROM의 리드 동작시 상기 전원전압 스위칭 회로부(30)에 전원전압(Vcc)을 공급하고, EPROM의 라이트 동작시에는 고전원전압(Vpp)을 공급한다.

상기 제어부(10)는 EPROM의 리드 동작시 상기 전원전압 스위칭 회로부(30)에 전원전압(Vcc)을 공급하도록 상기 전원전압 공급부(20)를 제어하고, EPROM의 라이트 동작시에는 상기 전원전압 스위칭 회로부(30)로 고전원전압(Vpp)을 공급하도록 상기 전원전압 공급부(20)를 제어한다.

상기 제어부(10)는 출력 노드(Nd6)의 신호가 '로직 로우'일 때 고전원전압(Vpp)을 노드(Nd5)로 전송하는 PMOS 트랜지스터(P7)와, 상기 노드(Nd5)의 신호가 '로직 로우'일 때 고전원전압(Vpp)을 상기 출력 노드(Nd6)로 전송하는 PMOS 트랜지스터(P8)와, 고전원전압 검출신호(Vpp_DET)를 수신하여 반전된 신호를 발생하는 인버터(INV2)와, 상기 인버터(INV2)의 출력 신호를 수신하여 반전된 신호를 발생하는 인버터(INV3)와, 상기 인버터(INV2)의 출력 신호와 상기 인버터(INV3)의 출력 신호를 각각 수신하여 상기 노드(Nd5)의 신호와 상기 출력 노드(Nd6)의 신호를 접지(Vss)로 방전시키는 NMOS 트랜지스터(N3)(N4)로 구성되어 있다.

상기 전원전압 공급부(20)는 상기 제어부(10)의 출력 노드(Nd6)의 신호가 '로직 로우'일 때(EPROM의 리드 동작시) 상기 전원전압 스위칭 회로부(30)의 풀업 노드(Nd1)로 전원 전압(Vcc)을 전송하는 PMOS 트랜지스터(P3)와, 상기 제어부(10)의 인버터(INV2)의 출력 신호가 '로직 로우'일 때(EPROM이 라이트 동작시) 상기 전원전압 스위칭 회로부(30)의 풀업 노드(Nd1)로 고전원전압(Vpp)을 전송하는 PMOS트랜지스터(P4)로 구성되어 있다.

상기 전원전압 스위칭 회로부(30)는 제 1 출력 노드(Nd3)의 신호가 '로직 로우'일 때 상기 노드(Nd1)의 신호를 제 2 출력 노드(Nd2)로 전송하는 PMOS 트랜지스터(P1)와, 상기 제 2 출력 노드(Nd2)의 신호가 '로직 로우'일 때 상기 노드(Nd1)의 신호를 상기 제 1 출력 노드(Nd3)로 전송하는 PMOS 트랜지스터(P2)와, 제어 신호(WTROM)를 수신하여 반전된 신호를 발생하는 인버터(INV1)와, 상기 인버터(INV1)의 출력 신호와 상기 제어 신호(WTROM)를 각각 수신하여 상기 제 2 출력 노드(Nd2)의 신호와 상기 제 1 출력 노드(Nd3)의 신호를 접지(Vss)로 방전시키는 NMOS 트랜지스터(N1)(N2)로 구성되어 있다.

마지막으로, 상기 전원전압 인가부(40)는 상기 전원전압 스위칭 회로부(30)의 제 1 출력 노드(Nd3)의 신호가 '로우'일 때(EPROM의 라이트 동작시) 고전원전압(Vpp)을 셀의 게이트 및 디코더에 인가하는 PMOS 트랜지스터(P5)와, 상기 전원전압 스위칭 회로부(30)의 제 2 출력 노드(Nd2)의 신호가 '로우'일 때(EPROM의 리드 동작시) 전원전압(Vcc)을 셀의 게이트 및 디코더에 인가하는 PMOS 트랜지스터(P6)로 구성되어 있다.

그러나, 이와 같이 구성된 종래의 EPROM의 전원전압 공급 회로에 있어서는 EPROM의 라이트 동작을 위해 전원전압을 스위칭할 때 고전원전압(Vpp)을 셀의 게이트 및 디코더로 공급하는 PMOS 트랜지스터(P5)와 전원전압(Vcc)을 공급하는 PMOS 트랜지스터(P6)가 동시에 턴온(turn-on)되는 구간이 발생된다. 이로 인해, 고전원전압(Vpp)에서 전원전압(Vcc)으로 오버슈트 리키지 커런트(Overshoot Leakage Current)가 발생하여 칩(Chip) 내부의 EPROM 관련 회로에 데미지(damage)를 입히는 문제점이 있었다.

도 2는 종래의 EPROM의 전원전압 공급 회로의 시뮬레이션 결과를 나타낸 파형도로서, 도시된 바와 같이 고전원전압(Vpp)단을 통해 70mA 이상의 누설 전류가 발생되고 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 라이트 동작시 전원을 공급하는 트랜지스터가 스위칭 될 때 고전원전압(Vpp)을 공급하는 트랜지스터와 전원 전압(Vcc)을 공급하는 트랜지스터가 동시에 턴온되는 구간이 발생하지 않도록 단계적으로 조절하므로써, 칩 내부 회로에 인가되는 스트레스 전압을 최소화시킨 EPROM의 전원전압 공급회로를 제공하는데 있다.

도 1은 종래 기술에 따른 EPROM의 전원전압 공급 회로도

도 2는 종래의 EPROM의 전원전압 공급 회로의 시뮬레이션 결과를 나타낸 파형도

도 3은 본 발명에 의한 EPROM의 전원전압 공급 회로도

도 4는 본 발명의 EPROM의 전원전압 공급 회로의 시뮬레이션 결과를 나타낸 파형도

* 도면의 주요부분에 대한 부호의 설명 *

100 : 논 오버랩 신호 발생부 120 : 제 1 딜레이 회로부

130 : 제 2 딜레이 회로부 140 : 제 3 딜레이 회로부

150 : 제 4 딜레이 회로부 160 : 논리 게이트부

210 : 제 1 전압레벨 스위칭부 220 : 제 2 전압레벨 스위칭부

230 : 제 3 전압레벨 스위칭부 240 : 제 4 전압레벨 스위칭부

250 : 제 5 전압레벨 스위칭부 260 : 제 6 전압레벨 스위칭부

270 : 제 7 전압레벨 스위칭부 300 : 제어부

310 : 전압 공급부 400 : 고전원전압 스위칭부

500 : 전원전압 스위칭부

상기 목적을 달성하기 위한 본 발명의 EPROM의 전원전압 공급회로는 상기 EPROM의 라이트 동작시 셀의 게이트 및 디코더에 고전원전압(Vpp)을 공급하는 고전원전압 스위칭부와, 상기 EPROM의 리드 동작시 상기 셀의 게이트 및 상기 디코더에 전원전압(Vcc)을 공급하는 전원전압 스위칭부와, 상기 EPROM의 리드 명령신호와 라이트 명령신호를 수신하여 리드 동작에서 제 1 전위레벨을 갖는 라이트 신호와 제 2 전위레벨을 갖는 리드 신호를 발생하고, 라이트 동작에서는 제 2 전위레벨을 갖는 상기 라이트 신호와 제 1 전위레벨을 갖는 상기 리드 신호를 발생하며, 상기 라이트 신호와 상기 리드 신호는 서로 오버랩되지 않도록 발생하는 논 오버랩 신호발생부와, 상기 라이트 신호를 수신하여 반전된 신호를 발생하는 제 1 인버터부와, 상기 라이트 신호를 수신하여 제 1 및 제 2 시간 딜레이된 신호를 발생하는 제 1 딜레이부와, 상기 제 1 인버터부와 상기 제 1 딜레이부의 출력 신호를 수신하여 단계적으로 전압레벨 쉬프트된 신호를 상기 고전원전압 스위칭부로 발생하여 동작을 제어하는 제 1 전압레벨 스위칭부와, 상기 리드 신호를 수신하여 반전된 신호를 발생하는 제 2 인버터부와, 상기 리드 신호를 수신하여 제 1 및 제 2 시간 딜레이된 신호를 발생하는 제 2 딜레이부와, 상기 리드 신호와 제어 신호를 수신하여 논리 연산된 신호를 발생하는 논리 게이트부와, 상기 제 2 인버터부와 상기 제 2 딜레이부 및 상기 논리 게이트부의 출력 신호를 수신하여 단계적으로 전압레벨 쉬프트된 신호를 상기 전원전압 스위칭부로 발생하여 동작을 제어하는 제 2 전압레벨 스위칭부와, 상기 EPROM의 리드 동작에서는 상기 제 1 및 제 2 전압레벨 스위칭부의 전원입력단자와 상기 고전원전압 스위칭부의 전원입력단자 및 상기 전원전압 스위칭부의 벌크 단자로 전원전압을 공급하고, 상기 EPROM의 라이트 동작에서는 상기 제 1 및 제 2 전압레벨 스위칭부의 전원입력단자와 상기 고전원전압 스위칭부의 전원입력단자 및 상기 전원전압 스위칭부의 벌크 단자로 고전원전압을 공급하는 전압 공급부와, 상기 제어 신호에 의한 상기 EPROM의 리드 동작시 상기 전압 공급부가 전원 전압을 출력하도록 제어하고, 상기 제어 신호에 의한 상기 EPROM의 라이트 동작시에는 상기 전압 공급부가 고전원전압을 출력하도록 제어하는 제어부를 구비한 것을 특징으로 한다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 2는 본 발명에 의한 EPROM의 전원전압 공급 회로도로서, 고전원전압(Vpp) 스위칭부(400), 전원전압(Vcc) 스위칭부(500), 논 오버랩(Non-Overlap) 신호 발생부(100), 제 1 내지 제 4 딜레이 회로부(120-150), 논리 게이트부(160), 제어부(300), 전압 공급부(310), 제 1 내지 제 7 전압레벨 스위칭부(210-270)를 구비한다.

상기 고전원전압(Vpp) 스위칭부(400)는 EPROM의 라이트 동작시 셀의 게이트 및 디코더(도시하지 않음)에 고전원전압(Vpp)을 스위칭하여 공급한다. 상기 고전원전압(Vpp) 스위칭부(400)는 상기 제 1 내지 제 3 전압레벨 스위칭부(210-230)의 출력 신호(wtvp<0:2>)에 의해 각각 제어되는 PMOS 트랜지스터(401-403)로 구성된다.

상기 전원전압(Vcc) 스위칭부(500)는 EPROM의 리드 동작시 셀의 게이트 및 디코더에 전원전압(Vcc)을 스위칭하여 공급한다. 상기 전원전압(Vcc) 스위칭부(500)는 상기 제 4 내지 제 7 전압레벨 스위칭부(240-270)의 출력 신호(rdvd<0:3>)에 의해 각각 제어되는 PMOS 트랜지스터(501-504)로 구성된다.

상기 논 오버랩 신호 발생부(100)는 EPROM의 리드 신호(rst_dir)와 라이트 신호(wtotp)를 수신하여 리드 및 라이트 동작에 의해 오버랩되지 않는 라이트 신호(wton)와 리드 신호(rdon)를 발생한다.

상기 논 오버랩 신호 발생부(100)는 리드 신호(rst_dir)와 라이트신호(wtotp)의 반전 신호를 수신하는 NOR 게이트(102)와, 상기 NOR 게이트(102)의 출력단과 신호(wton)를 출력하는 단자 사이에 직렬로 연결된 인버터(103-106)와, 라이트 신호(wton)와 상기 신호(wton)를 수신하는 NOR 게이트(107)와, 상기 NOR 게이트(107)의 출력단과 신호(rdon)를 출력하는 단자 사이에 직렬로 연결된 인버터(108-111)로 구성된다.

리드 동작에서는 라이트 신호(wtotp)가 '로직 하이'로 디스에이블되어 초기 리세트(Reset)에 의해 정해진 초기값만을 출력한다. 이때, 라이트 신호(wton)는 '로직 로우'이고, 리드 신호(rdon)는 '로직 하이'를 갖는다.

한편, 라이트 동작에서는 라이트 신호(wtotp)가 '로직 하이'에서 '로직 로우'로 인에이블되어 라이트 신호(wton)는 '로직 하이', 리드 신호(rdon)는 '로직 로우'를 갖는다. 이때, 라이트 신호(wton)와 리드 신호(rdon)는 동시에 같이 전이(transition)가 일어나지 않고 리드 신호(rdon)가 먼저 전이된 후 일정시간 뒤에 라이트 신호(wton)가 전이된다.

한편, 라이트 신호(wtotp)가 '로직 하이'에서 '로직 로우'로 디스에이블 될 경우에는 라이트 신호(wton)가 먼저 '로직 하이'에서 '로직 로우'로 전이된 후 일정시간 뒤에 리드 신호(rdon)가 '로직 로우'에서 '로직 하이'로 전이된다.

상기 논 오버랩 신호 발생부(100)로부터 발생된 라이트 신호(wton)는 인버터(112)에 의해 신호(wtvpp<0>)로 반전된다.

그리고, 상기 논 오버랩 신호 발생부(100)로부터 발생된 라이트 신호(wton)는 제 1 딜레이 회로부(120)를 통해 신호(wtvpp<1>)로 딜레이되고, 또한 제 2 딜레이 회로부(130)를 통해 신호(wtvpp<2>)로 딜레이된다.

또한, 상기 논 오버랩 신호 발생부(100)로부터 발생된 리드 신호(rdon)는 인버터(113)에 의해 신호(rdvdd<0>)로 반전된다.

그리고, 상기 논 오버랩 신호 발생부(100)로부터 발생된 리드 신호(rdon)는 제 3 딜레이 회로부(140)를 통해 신호(rdvdd<1>)로 딜레이되고, 또한 제 4 딜레이 회로부(150)를 통해 신호(rdvdd<2>)로 딜레이된다.

상기 제 1 내지 제 4 딜레이 회로부(120-150)는 직렬로 연결된 3개의 인버터로 각각 구성된다.

그리고, 상기 논 오버랩 신호 발생부(100)로부터 발생된 리드 신호(rdon)는 제어 신호(Vppon)의 반전 신호와 함께 상기 논리 게이트부(160)로 수신되어 신호(rdvdd<3>)를 발생한다.

상기 논리 게이트부(160)는 상기 논 오버랩 신호 발생부(100)로부터 발생된 리드 신호(rdon)와 제어 신호(Vppon)의 반전 신호를 수신하는 AND 게이트(161)와, 상기 AND 게이트(161)로 부터의 신호를 수신하여 반전된 신호(rdvdd<3>)를 출력하는 인버터(162)로 구성된다.

상기 제 1 내지 제 7 전압레벨 스위칭부(210-230)는 상기 인버터(112)와 상기 제 1 및 제 2 딜레이 회로부(120)(130)로 부터의 신호(wtvpp<0:2>)와 상기 인버터(113)와 상기 제 3, 제 4 딜레이 회로부(140)(150) 및 상기 논리 게이트부(160)로 부터의 신호(rdvdd<0:3>)를 수신하여 단계적으로 전압 레벨 쉬프트된 신호(wtvp<0:2>)(rdvd<0:3>)를 발생한다.

상기 제 1 내지 제 7 전압레벨 스위칭부(210-230)는 EPROM의 리드 동작에서 상기 고전원전압 스위칭부(400)의 PMOS 트랜지스터(401-403)를 단계적으로 턴오프시키고 상기 전원전압 스위칭부(500)의 PMOS 트랜지스터(501-504)를 단계적으로 턴온시켜 셀 및 디코더에 전원전압(Vcc)을 공급하여 리드 동작을 수행한다. 반면에, 라이트 동작에서는 상기 전원전압 스위칭부(500)의 PMOS 트랜지스터(501-504)를 단계적으로 턴오프시키고 상기 고전원전압 스위칭부(400)의 PMOS 트랜지스터(401-403)를 단계적으로 턴온시켜 셀 및 디코더에 고전원전압(Vpp)을 공급하여 라이트 동작을 수행한다.

상기 전압 공급부(310)는 EPROM의 리드 동작시 상기 제 1 내지 제 7 전압레벨 스위칭부(210-270)와 상기 고전원전압(Vpp) 스위칭부(400) 및 상기 전원전압(Vcc) 스위칭부(500)의 벌크 단자로 전원전압(Vcc)을 공급하고, EPROM의 라이트 동작시에는 상기 제 1 내지 제 7 전압레벨 스위칭부(210-270)와 상기 고전원전압(Vpp) 스위칭부(400) 및 상기 전원전압(Vcc) 스위칭부(500)의 벌크 단자로 고전원전압(Vpp)을 공급한다.

상기 전압 공급부(310)는 상기 제어부(300)의 출력 신호에 의해 전원전압(Vcc)을 공급하는 PMOS 트랜지스터(311)와, 상기 제어 신호(Vppon)의 반전 신호에 의해 고전원전압(Vpp)을 공급하는 PMOS 트랜지스터(312)(313)로 구성되며, 상기 PMOS 트랜지스터들(311-313)은 서로 병렬로 연결되어 있다.

상기 제어부(300)는 EPROM의 리드 동작시 상기 전압 공급부(310)가 전원 전압(Vcc)을 공급하도록 제어하고, EPROM의 라이트 동작시에는 상기 전원전압 스위칭회로부(30)로 고전원전압(Vpp)을 공급하도록 제어한다.

상기 제어부(300)는 상기 제어 신호(Vppon)의 반전 신호에 의해 고전원전압(Vpp)을 출력하는 PMOS 트랜지스터(301)와 상기 제어 신호(Vppon)의 반전 신호에 의해 출력 신호를 접지(Vss) 전압으로 방전시키는 NMOS 트랜지스터(302)로 구성된다.

상기 구성을 갖는 본 발명에 의한 EPROM의 전원전압 공급회로의 동작은 다음과 같다.

먼저, EPROM이 일반적인 리드 동작 모드에서는 Vppon 신호가 인에이블 되지 않는다. 이때 상기 전압 공급부(310)의 PMOS 트랜지스터(311)를 통해 전원전압(Vcc)이 상기 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터(401-403)와 상기 전원전압(Vcc) 스위칭부(500)의 PMOS 트랜지스터(501-504)의 기판으로 인가된다. 이때, VPP단을 통해서는 전원전압(Vcc)이 인가되거나 또는 접지(Vss) 전압이 인가된다.

라이트 신호(wtotp)는 리드 동작 모드에서는 인에이블 되지 않아, 상기 논 오버랩 신호 발생부(100)는 초기 리세트(Reset)에 의해 정해진 초기값만을 출력한다. 따라서 rdon 신호는 '로직 하이'이고 rdvdd<0:3> 신호는 '로직 로우'를 갖는다. 그리고, 상기 제 4 내지 제 7 전압레벨 스위칭부(240-270)를 통한 rdvd<0:3> 신호도 단계적으로 '로직 로우'를 갖게 된다. 상기 rdvd<0:3> 신호에 의해 상기 전원전압(Vcc) 스위칭부(500)의 PMOS 트랜지스터들(501-504)은 단계적으로 턴온되어 EPROM의 셀 및 디코더에 전원전압(Vcc)을 공급한다. 반대로, wton 신호는 '로직 로우'가 되어 상기 제 1 내지 제 3 전압레벨 스위칭부(210-230)의 출력 신호(wtvp<0:2>)를 단계적으로 '로직 로우'로 만든다. 따라서, 상기 제 1 내지 제 3 전압레벨 스위칭부(210-230)의 출력 신호(wtvp<0:2>)에 의해 상기 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터들(401-403)을 단계적으로 턴오프된다.

다음으로, EPROM의 라이트 동작 모드에서는 고전원전압(Vpp) 입력핀을 통해 고전원전압(Vpp)(12.0V)이 입력되고, 제어 신호(Vppon)가 '로직 하이'로 인에이블되어 전압 공급부(310)의 PMOS 트랜지스터(312)(313)을 턴온시킨다. 따라서, 상기 전압 공급부(310)의 PMOS 트랜지스터(312)(313)를 통해 고전원전압(Vpp)이 상기 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터(401-403)와 상기 전원전압(Vcc) 스위칭부(500)의 PMOS 트랜지스터(501-504)의 기판으로 인가되어 EPROM의 라이트 동작시 기판으로 누설 전류가 발생하는 것을 방지한다.

라이트 신호(wtotp)가 '로직 하이'로 인에이블 되면 상기 논 오버랩 신호 발생부(100)를 통해 라이트 신호(wtotp)는 2개의 rdon 신호와 wton 신호를 발생한다. 이들 신호는 서로 오버랩 구간이 발생하지 않는 상태로 다음 딜레이 회로로 전달되어진다.

상기 rdon 신호는 wtotp 신호가 인에이블시 '로직 하이'에서 '로직 로우'로 전이되고, 상기 wton 신호는 '로직 로우'에서 '로직 하이'로 전이된다. 이때, 상기 rdon 신호와 상기 wtotp 신호는 동시에 같이 전이가 일어나지 않고 상기 rdon 신호가 먼저 전이된 후 일정시간 뒤에 상기 wtotp 신호가 전이된다. 상기 wtotp신호가 '로직 하이'에서 '로직 로우'로 디스에이블 될 경우에는 상기 wton 신호가 먼저 '로직 하이'에서 '로직 로우'로 전이되고 일정시간 후에 상기 rdon 신호가 '로직 로우'에서 '로직 하이'로 전이된다.

그리고, 상기 rdon 신호가 먼저 입력되어 rdvdd<0:2> 신호를 모두 '로직 하이'로 만들며, 이 출력은 상기 제 4 내지 제 7 전압레벨 스위칭부(240-270)에 의해 rdvd<0:2> 신호의 출력을 단계적으로 '로직 하이(VPP)'로 만들어 상기 전원전압(Vcc) 스위칭부(500)의 PMOS 트랜지스터들(501-504)을 턴오프시킨다. 이 동작이 완료된 후 상기 wton 신호가 '로직 하이'로 입력되어 wtvpp<0:2> 신호를 상기 제 1 및 제 2 딜레이부(120)(130)에 의해 순차적으로 '로직 하이'에서 '로직 로우'로 만든다. 상기 wtvpp<0:2> 신호는 상기 제 1 내지 제 3 전압레벨 스위칭부(210-230)에 의해 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터들(401-403)을 단계적으로 턴온시켜 셀 및 디코더에 고전원전압(Vpp)을 공급하여 라이트 동작을 수행한다.

라이트 동작이 완료되면 상기 wton 신호가 먼저 '로직 로우'에서 '로직 하이'로 전이하게 되며, 이 출력은 상기 제 1 및 제 2 딜레이부(120)(130)를 통해 상기 제 1 내지 제 3 전압레벨 스위칭부(210-230)에 전달되어져 wtvp<0:2> 신호를 단계적으로 '로직 하이(Vpp)'로 만든다. 따라서, 상기 wtvp<0:2>에 의해 상기 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터(401-403)는 턴오프된다.

그리고, 상기 고전원전압(Vpp) 스위칭부(400)의 PMOS 트랜지스터(401-403)는 턴오프되면 상기 rdon 신호가 '로직 하이'에서 '로직 로우'로 전이되고, 이 출력은상기 제 3 및 제 4 딜레이부(140)(150)를 거쳐 상기 제 4 내지 제 7 전압레벨 스위칭부(240-270)로 전달되어진다.

상기 전압레벨 스위칭부(240-270)는 rdvd<0:3> 신호를 단계적으로 '로직 로우'로 만들어서 상기 전원전압(Vcc) 스위칭부(500)의 PMOS 트랜지스터들(501-504)을 단계적으로 턴오프시킨다.

도 4는 본 발명의 EPROM의 전원전압 공급 회로의 시뮬레이션 결과를 나타낸 파형도로서, 고전원전압(Vpp)단에 흐르는 전류가 종래에 비해 60% 정도 감소되었음을 알수 있다.

본 발명은 EPROM의 리드 및 라이트 동작을 수행하기 위해 필요한 전원전압을 EPROM에 공급하는 전원전압 공급회로에 관한 것으로, EPROM을 내장하여 사용하는 모든 제품에 적용이 가능하다.

이상에서 설명한 바와 같이, 본 발명에 의한 EPROM의 전원전압 공급회로는 EPROM을 비롯한 모든 메모리 소자에서 2개의 전원전압을 사용하여 메모리 셀을 라이트 및 리드 할 때 2개의 전원전압의 스위칭에 의해 원하지 않는 오버슈트 리키지 커런트(Overshoot Leakage Current)의 발생을 최소화하여 칩(Chip) 내부에 인가되는 데미지를 최소화할 수 있다. 또한, 스위칭된 전원전압을 순차적으로 턴온시킴으로써 내부 로직(logic)에 최소한의 스트레스가 가해지도록 하였다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

이피롬(EPROM)의 전원전압 공급회로에 있어서,

상기 EPROM의 라이트 동작시 셀의 게이트 및 디코더에 고전원전압(Vpp)을 공급하는 고전원전압 스위칭부와,

상기 EPROM의 리드 동작시 상기 셀의 게이트 및 상기 디코더에 전원전압(Vcc)을 공급하는 전원전압 스위칭부와,

상기 EPROM의 리드 명령신호와 라이트 명령신호를 수신하여 리드 동작에서 제 1 전위레벨을 갖는 라이트 신호와 제 2 전위레벨을 갖는 리드 신호를 발생하고, 라이트 동작에서는 제 2 전위레벨을 갖는 상기 라이트 신호와 제 1 전위레벨을 갖는 상기 리드 신호를 발생하며, 상기 라이트 신호와 상기 리드 신호는 서로 오버랩되지 않도록 발생하는 논 오버랩 신호 발생부와,

상기 라이트 신호를 수신하여 반전된 신호를 발생하는 제 1 인버터부와,

상기 라이트 신호를 수신하여 제 1 및 제 2 시간 딜레이된 신호를 발생하는 제 1 딜레이부와,

상기 제 1 인버터부와 상기 제 1 딜레이부의 출력 신호를 수신하여 단계적으로 전압레벨 쉬프트된 신호를 상기 고전원전압 스위칭부로 발생하여 동작을 제어하는 제 1 전압레벨 스위칭부와,

상기 리드 신호를 수신하여 반전된 신호를 발생하는 제 2 인버터부와,

상기 리드 신호를 수신하여 제 1 및 제 2 시간 딜레이된 신호를 발생하는 제2 딜레이부와,

상기 리드 신호와 제어 신호를 수신하여 논리 연산된 신호를 발생하는 논리 게이트부와,

상기 제 2 인버터부와 상기 제 2 딜레이부 및 상기 논리 게이트부의 출력 신호를 수신하여 단계적으로 전압레벨 쉬프트된 신호를 상기 전원전압 스위칭부로 발생하여 동작을 제어하는 제 2 전압레벨 스위칭부와,

상기 EPROM의 리드 동작에서는 상기 제 1 및 제 2 전압레벨 스위칭부의 전원입력단자와 상기 고전원전압 스위칭부의 전원입력단자 및 상기 전원전압 스위칭부의 벌크 단자로 전원전압을 공급하고, 상기 EPROM의 라이트 동작에서는 상기 제 1 및 제 2 전압레벨 스위칭부의 전원입력단자와 상기 고전원전압 스위칭부의 전원입력단자 및 상기 전원전압 스위칭부의 벌크 단자로 고전원전압을 공급하는 전압 공급부와,

상기 제어 신호에 의한 상기 EPROM의 리드 동작시 상기 전압 공급부가 전원 전압을 출력하도록 제어하고, 상기 제어 신호에 의한 상기 EPROM의 라이트 동작시에는 상기 전압 공급부가 고전원전압을 출력하도록 제어하는 제어부를 구비한 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서,

상기 고전원전압 스위칭부는 상기 제 1 전압레벨 스위칭부의 출력 신호에 의해 제어되는 3개의 PMOS 트랜지스터가 병렬로 연결된 것을 특징으로 하는 EPROM의전원전압 공급회로.
제 1 항에 있어서,

상기 전원전압 스위칭부는 상기 제 2 전압레벨 스위칭부의 출력 신호에 의해 제어되는 4개의 PMOS 트랜지스터가 병렬로 연결된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서,

상기 라이트 신호는 리드 동작시 '로직 하이'로 디스에이블되어 초기 리세트에 의해 정해진 초기값만을 출력하는 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서,

상기 제 1 전위레벨은 '로직 로우'이고, 상기 제 2 전위레벨은 '로직 하이'인 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서, 상기 논 오버랩 신호 발생부는,

상기 리드 신호와 상기 라이트 신호의 반전 신호를 수신하는 제 1 NOR 게이트와,

상기 제 1 NOR 게이트의 출력단과 출력 단자 사이에 직렬로 연결된 4개의 인버터와,

상기 라이트 신호와 상기 출력 단자로 부터의 신호를 수신하는 제 2 NOR 게이트와,

상기 제 2 NOR 게이트의 출력단과 상기 출력 단자 사이에 직렬로 연결된 4개의 인버터로 구성된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서, 상기 제 1 딜레이부는,

상기 라이트 신호를 수신하는 단자와 상기 제 1 시간 딜레이된 신호를 발생하는 단자 사이에 직렬로 연결된 3개의 인버터와,

상기 라이트 신호를 수신하는 단자와 상기 제 2 시간 딜레이된 신호를 발생하는 단자 사이에 직렬로 연결된 3개의 인버터로 구성된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서, 상기 제 2 딜레이부는,

상기 라이트 신호를 수신하는 단자와 상기 제 1 시간 딜레이된 신호를 발생하는 단자 사이에 직렬로 연결된 3개의 인버터와,

상기 라이트 신호를 수신하는 단자와 상기 제 2 시간 딜레이된 신호를 발생하는 단자 사이에 직렬로 연결된 3개의 인버터로 구성된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서,

상기 논리 게이트부는 NAND 게이트로 구성된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서,

상기 논리 게이트부는 AND 게이트와 인버터가 직렬로 연결된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서, 상기 전압 공급부는,

상기 제어부의 출력 신호에 의해 전원전압을 공급하는 제 1 PMOS 트랜지스터와,

상기 제어 신호의 반전 신호에 의해 고전원전압을 공급하는 제 2 및 제 3 PMOS 트랜지스터로 구성되며, 상기 제 1 내지 제 3 PMOS 트랜지스터는 서로 병렬로 연결된 것을 특징으로 하는 EPROM의 전원전압 공급회로.
제 1 항에 있어서, 상기 제어부는,

상기 제어 신호의 반전 신호에 의해 고전원전압을 출력하는 PMOS 트랜지스터와,

상기 제어 신호의 반전 신호에 의해 출력 신호를 접지 전압으로 방전시키는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 EPROM의 전원전압 공급회로.