KR100386132B1 - 프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로및 이를 프로그램하기 위한 방법 - Google Patents

프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로및 이를 프로그램하기 위한 방법 Download PDF

Info

Publication number
KR100386132B1
KR100386132B1 KR1019970705538A KR19970705538A KR100386132B1 KR 100386132 B1 KR100386132 B1 KR 100386132B1 KR 1019970705538 A KR1019970705538 A KR 1019970705538A KR 19970705538 A KR19970705538 A KR 19970705538A KR 100386132 B1 KR100386132 B1 KR 100386132B1
Authority
KR
South Korea
Prior art keywords
memory cells
memory
address
redundant
programming
Prior art date
Application number
KR1019970705538A
Other languages
English (en)
Other versions
KR19980702143A (ko
Inventor
제임스 이. 오틀레
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR19980702143A publication Critical patent/KR19980702143A/ko
Application granted granted Critical
Publication of KR100386132B1 publication Critical patent/KR100386132B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Abstract

프로그램 가능 비휘발성 메모리 장치가 주소 가능한 메모리 셀들의 메모리 배열 그리고 상기 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들을 포함한다. 메모리 장치를 프로그램하기 위해, 자료가 상기 메모리 배열내의 하나 또는 둘 이상의 주소 가능한 메모리 셀들로 기록된다. 자료가 주소 메모리 셀들내로 유효하게 기록되지 않는 경우에 반복해서 같은 메모리 셀들을 프로그램하기 위한 시도가 있게 된다. 이같은 메모리 장치는 한 계수기를 포함하여 같은 메모리 셀들이 프로그래밍 목적을 위해 접근되는 횟수를 계수한다. 예정된 수의 이같은 프로그래밍 주기가 달성되는 때 주소 메모리 셀들은 결함이 있는 것으로 판명된다. 반복 주소 정합 회로가 이때에 결함이 있는 메모리 셀들을 유효하게 프로그램될 수 있는 중복 메모리 셀들로 대체시키도록 한다. 뒤이어 메모리 장치가 결함이 있는 메모리 셀들대신 상기 중복 메모리 셀들로 자료를 보낸다. 프로그래밍 장치와 프로그램 가능 비휘발성 메모리 장치를 포함하는 시스템, 그리고 이같은 메모리 장치를 프로그램하기 위한 방법도 제공된다.

Description

프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로 및 이를 프로그램하기 위한 방법
집적회로(IC) 메모리 장치의 생산율을 개선하기 위한 반도체 메모리 기술의 계속적인 연구가 있어왔다. "산출률"이함은 일정한 생산 배치(batch)중에 생산되는 IC 메모리 총수의 퍼센트로서 마켓팅에 적합한 동작 가능한 IC 메모리 장치의 수로 표현된다. 전통적으로 개별적인 IC 메모리 장치는 칩의 어떤 부분도 적절히 동작하지 않으면 결함이 있는 것으로 알려져 있다. 이는 불행하게도 전체 배열중 수개의 메모리 셀만이라도 동작하지 않으면 IC 칩은 허용되지 않도록 한다.
산출률을 개선시키기 위해 반도체 메모리 생산자는 추가의 넉넉한 메모리 셀들을 갖도록 메모리 칩을 디자인하기 시작하였다. 결함이 있는 메모리 셀이 제조과정중에 탐지되는 때 과잉 메모리 셀이 연결되어 패키징하기 전에 결함이 있는 셀들을 대체하도록 하였다. 동작 가능 메모리 셀들로 동작불능 메모리 셀들을 대체시키므로써 그렇지 않았더라면 결함이 있을 메모리 장치가 판매에 적합한 동작가능 장치로 엎그레이드될 수 있다. 따라서 과잉 셀을 사용하므로써 산출률을 개선시키었다.
결함이 있는 메모리 셀들을 처리하는 또다른 종래 기술은 메모리 장치외부의 소프트웨어 또는 펌웨어에서 실시되었던 특수 동작 시스템을 사용하므로써 불량 셀들을 피하는 것이었다. 본 발명의 한가지 목적은 결함이 있는 메모리 바이트에 대한 칩내장 해결을 제공하는 것이다.
프로그램 가능한 비휘발성 메모리는 메모리 장치의 개별 메모리 셀내에 전하를 위치시키므로써 프로그램될 수 있는 메모리 장치이다. 이때의 전하는 이진 자료를 대표하며, 대게 5볼트 전하가 이진 자료 "1"을 나타내고 미소전하 또는 제로전하가 이진 자료 "0"을 나타낸다. 비휘발성 메모리는 전원이 장치로부터 제거된 때에도 이같은 전하를 유지한다.
프로그램 가능한 비휘발성 메모리는 대개 다음과 같은 그룹으로 분류된다. 프로그램 가능 판독 전용 메모리(PROMs), 전기적 프로그램 가능 판독 전용 메모리(EPROMs) 그리고 전기적 삭제 가능한 프로그램 가능 판독 전용 메모리(EEPROMs). PROM은 1회 프로그램 가능(OTP) 장치로서 자료가 단 한번 메모리 셀로 기록될 수 있다. 이와 대비하여, EPROM과 EEPROM은 자료가 메모리 셀로 기록되었다가 지워지고는 여러 번에 걸쳐서 다시 기록될 수 있기 때문에 여러번 프로그램 가능한 장치이다.
이같은 메모리를 프로그램하기 위해, 높은 프로그래밍 전압(가령 12.75볼트)이 메모리 배열로 적용되어 선택된 메모리 셀내로 필요한 전하를 구동시키도록 한다. 셀이 프로그램 되어진 후에, 높은 프로그래밍 전압이 제거되며, 전하가 무한 기간동안 유지된다.
이상적으로는, 프로그램 가능한 비휘발성 메모리 내 모든 메모리 셀들이 프로그램될 수 있으며 일정기간동안 전하를 유지시킬 수 있다. 그러나, 실제로는 모든 메모리 셀 전하를 수신하고 유지하는데 사용되는 것은 아님이 밝혀졌다. 셀의 총수에 대한 유효하게 프로그램될 수 있는 동작 가능한 셀들의 퍼센트가 "프로그래밍 산출률"이다. 프로그래밍 산출률을 개선시키기 위해 프로그램 가능한 비휘발성 메모리의 생산에서 계속되는 요구가 있다.
프로그래밍 산출률은 선적하기 전에 공장에서 검사된다. MTP 프로그램가능 메모리의 경우 셀들은 프로그램되고 검사된 뒤에 선적이전에 삭제된다. 개별 셀들이 프로그램될 수 없기 때문에 OTP 프로그램 가능 메모리의 경우 공장에서 완전히 검사될 수 없는 애로가 있다. 따라서 OTP 프로그램가능 메모리는 MTP 메모리보다 더욱 낮은 프로그래밍 산출률을 갖는다. 따라서 OTP 메모리의 프로그래밍 산출률을 개선시키기 위한 필요가 있다.
프로그래밍 산출률과 관련되지 않은 또다른 특징은 MTP 메모리(EPROM과 EEPROM과 같은)로 자료를 여러번 기록하고, 삭제하며, 그리고 재기록할 수 있는 능력이다. 메모리가 이같은 기능을 수행할 수 있는 횟수는 "내구성(endurance)"으로 알려져 있다. 메모리 칩은 자료가 동일한 메모리 셀들로 기록되고 삭제되며 그런 다음 재기록될 수 있는 횟수만큼 더욱더 긴 내구성을 갖는 것으로 알려져 있다. 산업 현장에서는 비휘발성 메모리의 내구성을 연장해야 하는 필요가 있다.
내구성을 개선하기 위한 종래 기술의 해결 방안은 오류 연결 회로(ECC)를 사용하는 것이다. 이같은 시스템은 올바른 자료가 메모리 셀내로 기록되고 이로부터 판독될 수 있도록 하기 위해 복소수 알고리즘 및 회로를 사용한다. 이같은 회로의 사용은 이것이 상당한 칩 공간을 필요로 하는 단점을 가진다.
본 발명은 프로그래밍 산출률(MTP 및 OTP 메모리 모두의 경우)과 내구성을 개선시키는 프로그램가능 비휘발성 메모리 장치를 제공하는 것이다. 본 발명의 신규한 메모리 장치는 결함이 있는 메모리 바이트를 확인하고 대체하기 위한 칩내장 회로를 가진다.
하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 프로그램 가능 비휘발성 메모리 및 이들을 프로그램하기 위한 방법에 대한 것이다.
도 1 은 프로그램 가능 비휘발성 메모리 장치가 외부 프로그래밍 장치에 의해 프로그램된 본 발명의 한 실시예를 도시한 블럭 도표.
도 2 는 자체-프로그래밍 회로가 프로그램 가능 비휘발성 메모리 칩상에서 사용되는 본 발명의 또다른 실시예를 도시하는 블럭 도표.
도 3 는 메모리 장치를 프로그램 하도록 프로그래밍 순서를 시작하기 위해 메모리 장치 외부에서 수행되는 단계를 설명하는 흐름도.
도 4 는 본 발명에 따른 프로그램가능 비휘발성 메모리 장치의 상세한 블럭도.
도 5 는 프로그램중 도 4 메모리 장치에 의해 수행되는 단계의 흐름도로서, 매 프로그래밍 주기마다 발생되는 내부 메모리 단계와 메모리 장치 외부에서 수행된 도 3 프로그래밍 순서사이의 상관관계를 도시한 도면.
* 부호설명
10...시스템 12...메모리 장치
14...프로그래밍 장치 20...자체 프로그래밍 회로
30...메모리 배열 34...주소 버퍼
44...행 디코더 48...입력 버퍼
50...출력 버퍼 52...증폭기/기록 구동기
58...컨덕터 60...프로그래밍 제어기
72...계수기 74...프로그래밍 모드 신호
76...전이 탐지기(트랜지스터 탐지기)
80...중복 주소 정합회로 84...리세트 신호
본 발명의 한 특징에 따라, 프로그램 가능 비휘발성 메모리 장치는
메모리 셀 내 전자 자료를 저장하기 위해 주소 가능한 메모리 셀들의 메모리 배열,
메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀,
(1) 메모리 배열 내 하나 또는 둘 이상의 메모리 셀들을 선택된 주소로 어드레스하고, (2) 상기 어드레스된 메모리 셀들로 자료를 기록하며, 그리고 (3) 자료가 어드레스된 메모리 셀내로 유효하게 기록되지 않는 경우 어드레스된 메모리 셀로 자료를 다시 기록하기 위한 프로그래밍 수단,
어드레스된 메모리 셀들로 자료를 기록하기 위해 프로그래밍 수단이 한 시도 횟수를 계수하고 시도 횟수가 예정 수에 도달하는 때 중복 가능 신호를 발생시키기 위한 계수기, 그리고
중복 가능 신호를 수령하자마자 어드레스된 메모리 셀들을 중복 메모리 셀들로 대체시키기 위한 중복 메모리 대체 수단을 포함한다.
본 발명의 또다른 특징에 따라, 결함이 있는 메모리 셀들을 식별하고 가능하게 하기 위한 프로그램 가능 비휘발성 메모리 장치를 검사하기 위한 시스템이,
전자 자료를 저장하기 위한 주소 가능한 메모리 셀들과 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들의 메모리 배열을 갖는 프로그램 가능 비휘발성 집적회로 메모리 장치,
프로그램 가능 비휘발성 메모리 장치를 프로그램하고 뒤이어서 유효하게 프로그램 되었는가를 결정하기 위해 메모리 장치를 모니터하기 위한 프로그래밍 장치로서, 메모리 내 개별 메모리 셀들을 프로그램하기 위해 알고리즘에 따라 동작되며, 메모리 셀들이 유효하게 프로그램되지 않는 때 프로그래밍 장치가 메모리 셀들을 유효하게 프로그램하기 위해 예정된 수의 프로그래밍 시도동안 같은 메모리 셀들을 계속해서 프로그램하게 되는 상기 프로그래밍 장치를 포함하고,
상기 프로그램 가능 비휘발성 메모리 장치가
메모리 배열내에 하나 또는 둘 이상의 메모리 셀들로 선택된 주소를 유지시키기 위해 메모리 배열로 결합된 주소 버퍼,
메모리 셀내로 입력되기 위한 자료를 선택된 주소로 유지시키기 위해 메모리 배열에 결합된 자료 버퍼,
프로그래밍 장치에 의한 프로그래밍 시도에 응답해서 메모리 배열을 시작하기 위해 내부 프로그래밍 주기를 시작하기 위한 제어기로서, 한 내부 프로그래밍 주기가 주소 버퍼내에 보유된 선택된 주소에 있는 메모리 배열에 접근함을 포함하고, 자료 버퍼내에 보유된 자료를 선택된 주소에 있는 메모리 셀들내로 기록하는 제어기,
자료가 주소된 메모리 셀들내로 유효하게 기록되지 않는 경우 프로그래밍 장치에 의한 계속된 프로그래밍 시도에 응답해서 같은 주소된 메모리 셀들에 대하여 프로그래밍 주기를 반복적으로 개시하는 제어기,
같은 주소로 제어기가 시작하는 다수의 내부 프로그래밍 주기를 계수하기 위한 계수기로서, 프로그래밍 주기의 수가 주소된 메모리 셀들이 결함이 있는 것으로 나타내는 일정 수에 도달하는 때 계수기가 한 중복가능 신호를 출력시키고, 예정된 수의 내부 프로그래밍 주기가 예정된 수의 프로그래밍 시도보다 작거나 같게 되는 계수기,
중복 메모리 셀들로 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 계수기와 주소 버퍼에 동작할 수 있도록 결합되고, 계수기로부터 중복 가능 신호를 수령하자마자 결함이 있는 메모리 셀들을 대체 중복 메모리 셀들로 할당하는 중복 주소 매치(matching) 회로, 그리고
뒤이어서 결함이 있는 메모리 셀들대신 자료를 중복 메모리 셀들로 보내는 메모리 장치들로 구성된다.
본 발명의 또다른 특징에 따라, 비휘발성 메모리 장치를 프로그램하기 위한 방법은
주소 가능한 메모리 셀들의 메모리 배열을 제공하고,
상기 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 다수의 중복 메모리 셀들을 제공하며,
선택된 한 주소에 따라 메모리 배열 내 하나나 둘 이상의 메모리 셀들을 어드레싱하고, 자료를 어드레스된 메모리 셀들로 기록하며, 자료가 어드레스된 메모리 셀들내로 유효하게 기록되었는가를 탐지하고,
자료가 어드레스된 메모리 셀들내로 유효하게 기록되지 않는 경우에, 자료를 메모리 배열 내 어드레스된 같은 메모리 셀들내로 유효하게 기록하기 위해 어드레스된 같은 메모리 셀들로 재기록하며,
자료를 어드레스된 같은 메모리 셀들로 기록하기 위한 시도 횟수를 계수하고, 그리고
계수기에 의해 계수된 기록 시도의 수가 예정된 수에 도달하는 때 주소된 메모리 셀들을 중복 메모리 셀들로 대체시키는 단계들을 포함한다.
도 1 은 결함이 있는 메모리 셀들을 식별하고 불능이도록 하기 위해 프로그램 가능한 비휘발성 메모리 장치를 검사하기 위한 시스템(10)을 도시한다. 이 시스템(10)은 프로그래밍 장치(14)에 결합된 프로그램 가능 비휘발성 집적회로(IC) 메모리 장치(12)를 포함한다. 바람직하게는 집적회로 메모리 장치를 프로그램하기 위해 사용된 분리된 프로그래밍 머신 또는 장치이다. 이같은 프로그래밍 장치들은 메모리 장치의 구입자가 소유하는 것이 일반적이므로 이들의 특정 필요에 따라 메모리 장치를 프로그램할 수 있도록 한다.
프로그래밍 장치(14)를 IC 장치의 메모리 배열내에 필요 자료 패턴을 만들기 위해 프로그램 가능한 IC 장치 내 모든 셀로 자료가 기록되는 한 동작 모드를 가진다. 이같은 모드에서, 프로그래밍 장치를 각기 다른 전하 크기의 자료를 어드레스된 메모리 셀들로 보내므로써 메모리 장치 내 하나 또는 둘이상의 메모리 셀들을 프로그램한다. 다음에 이같은 프로그래밍 장치가 메모리 장치를 모니터하여 이들 셀들이 유효하게 프로그램 되었는지 그리고 상기 셀들에서 그 전하를 유지하는지를 결정하도록 한다.
만약 셀들이 유효하게 프로그램되지 않았다면, 프로그래밍 장치를 25회 같은 일정수의 시도동안 같은 메모리 셀들을 반복해서 프로그램하도록 한다. 만약 메모리 셀들일 25회 시도이후까지 적절히 프로그램되지 못했다면 프로그래밍 장치는 이들 셀들이 결함이 있으며 메모리 장치가 결함이 있음을 선언한다. 이같은 프로그래밍 장치는 시장에서 유통되며 따라서 본원 명세서에서는 상세히 설명되지 않는다. 메모리 장치들을 프로그램하기 위해 프로그래밍 장치에 의해 사용된 알고리즘들은 공지되어 있다. 한 알고리즘 예가 인텔에 의해 제공되는 퀵-펄스 프로그래밍 알고리즘이다.
도 3 은 퀵-펄스 프로그래밍 알고리즘을 기초로한 IC 메모리 장치(12)를 프로그램하기 위한 기술이다. 흐름도 주위의 메모리 장치(12)를 제외한 점선은 프로그래밍 장치(14)에 의해 수행되는 동작 단계들을 설명한다. 도 3 에서 도시된 프로그래밍 단계는 메모리 장치(12) 내 각 배열 메모리 셀을 프로그램하려 하며, 유효하게 프로그램 되었는가를 결정하기 위해 조사한다. 프로그램을 개시하자마자(단계 100), 메모리 배열 내 하나 또는 둘이상 메모리 셀들의 첫 번째 주소가 메모리 장치의 주소 입력으로 공급된다(단계 102). 대개 8개 또는 16개의 메모리 셀들로 이루어진 전 바이트는 동시에 어드레스된다. 메모리 장치내로 프로그램 되어질 자료는 자료 I/O에서 제공된다(단계 104). 다음에, 프로그래밍 시도(PA)의 수는 제로로 초기화되고(단계 106), 프로그래밍 장치가 IC 메모리 장치(12)를 프로그램하기 위해 첫 번째 시도를 시작한다(단계 108). 선택된 주소, 자료 및 제어 신호들은 IC 메모리 장치(12)로 보내져서 메모리 장치내에서 하나의 프로그래밍 주기를 시작하도록 하며, 여기서 선택된 메모리 셀들이 공급된 주소와 자료에 따라 접근되고 기록된다.
이같은 프로그래밍 시도 이후에, 프로그래밍 장치(14)를 IC 메모리 장치(12)를 모니터하여 자료가 어드레스된 메모리 셀들내로 유효하게 기록되는가를 결정하도록 한다(단계 110). 프로그래밍 시도(PA) 계수기는 단계(112)에서 증가된다. 단계(114)에서 프로그래밍 장치는 같은 주소로의 시도 횟수가 25회와 같은 정해진 프로그래밍 시도 수에 도달하였는가를 결정한다. 만약 같은 셀들을 프로그램하기 위한 시도 횟수가 25회 이하이면, 알고리즘은 셀들이 유효한 자료로 기록되었는가를 결정한다(단계 116). 자료가 유효하면, 프로그래밍 장치(14)는 다음 주소를 제공할 것이며(단계 118 및 120) 한 새로운 주소에서 새로운 프로그래밍을 시도한다. 반면, 자료가 단계(116)에서 유효하지 않으면, 프로그래밍 장치는 같은 주소를 사용하여 같은 바이트를 다시 한 번 프로그램한다. 사실, 프로그래밍 장치는 같은 메모리 셀을 계속해서 25회 재프로그램할 것이다. 만약 25회 시도 이후에 메모리 셀들이 적절히 프로그램되지 않으면, 메모리 장치는 실패한 것으로 간주된다(단계 122 및 124).
프로그래밍 장치(14)는 모든 어드레스된 메모리 셀들이 이들이 동작가능한지 혹은 결함이 있는지를 결정하기 위해 프로그램되고 모니터될 때까지 전체 IC 메모리 장치(12)를 통과한다. 마지막 주소에 도달하자마자 모든 바이트들이 다시 한 번 본래의 자료와 비교되며(단계 126), 만약 그 비교가 성공인 것으로 판명되면, 장치가 통과된다(단계 128).
IC 메모리 장치를 프로그래밍하기 위한 다른 알고리즘이 이용될 수 있으며, 본 발명과 관련하여서도 사용될 수 있다.
도 2 는 결함이 있는 메모리 셀을 식별하고 가능하게 하기 위해 프로그램 가능한 비휘발성 메모리 장치를 검사하기 위한 시스템(16)의 선택적 실시예를 도시한다. 자체-프로그래밍 회로(20)는 상기에서 논의된 바와 같은 각 메모리 셀의 검사를 수행하기 위한 유사한 알고리즘을 포함한다. 도 2 의 실시예는 회로(20)가 칩 공간을 소비하며 이는 그렇지 않았더라면 다른 회로 또는 추가의 메모리로 사용될 수 있었기 때문에 덜 바람직하다.
도 1 의 실시예가 가장 바람직하기 때문에, 도 4-5 에서의 계속되는 논의는 프로그래밍 장치(14)에 동작할 수 있도록 결합된 IC 메모리 장치(12)와 관련하여 설명될 것이다.
도 4 는 프로그램가능 비휘발성 집적회로 메모리 장치(12)를 더욱더 상세히 도시한다. 메모리 장치(12)는 행과 열로 배열된 주소가능 메모리 셀들의 한 메모리 배열(30)을 가진다. 개별적인 메모리 셀들은 전기 전하의 형태로 전자 자료를 저장하는데, 이때 통상 +5 볼트 전하는 이진수 "1"을 나타내고, 미소 또는 제로 볼트 전하는 이진수 "0"을 나타낸다. 한 메모리 배열 위치로의 주소는 주소 입력 32I,…,32N에서 입력되며 주소 래치와 버퍼(34)에서 유지된다. 주소 버퍼(34)는 메모리 장치(12)내로 적재된 주소를 변경시키거나 이에 영향을 미치지 않고 다른 정보처리 작업을 위해 외부의 버스(도시되지 않음)를 자유로이 하기 위해 그 속에서 주소를 래치시킨다.
주소 버퍼(34)는 주소 버스(36)를 통해 메모리 배열(30)로 연결된다. 버스(36)를 통해 전달된 주소는 행과 열 컴포넌트들로 분리되며, 이때 열주소는 열버스 부분(38)을 통해 전달되고, 열 디코더(40)내로 입력되며 행 주소는 행 버스 부분(42)을 통해 운반되고 행 디코더(44)내로 입력된다. 열 디코더(40)와 행 디코더(44)는 접근되는 하나나 둘이상의 메모리 셀 메모리 배열 내 특정 위치를 발견하기 위해 주소를 해독한다. 대개, 전체 바이트 또는 단어는 한 주소와 동시에 접근된다. 가령, 16M 안티-퓨즈 PROM에서, 16개의 메모리 셀들은 16-비트 바이트 또는 단어를 만든다.
접근된 메모리 배열내로 입력될 자료는 자료 I/O 46I,…,46N에서 입력된다. 자료 I/O 는 또한 자료가 메모리 배열(30)로부터 수신되는 때 판독 동작중에 사용된다. 자료 I/O 46I,…,46N는 입력 버퍼(48)와 출력 버퍼(50)에 연결된다. 입력과 출력 버퍼는 각각의 버스(54)(56), 감지 증폭기/기록 구동기(52), 그리고 열 해독기(44)를 통해서 메모리 배열(30)로 연결된다. 컨덕터(58)에 의해 운반되는 I/O 선택 신호는 입력 버퍼(48) 또는 출력 버퍼(50)를 선택적으로 가능하게 하여 필요에 따라 메모리 배열로 또는 메모리 배열로부터 자료를 이동시키도록 한다.
메모리 장치(12)는 메모리 배열(30)의 프로그래밍 주기를 시작시키기 위해 프로그래밍 제어기(60)를 더욱더 포함한다. 프로그래밍 제어기(60)는 입력(62)에서 외부의 칩-가능 신호(CE)에 응답하여 프로그래밍 주기를 시작한다. 프로그램중에, 칩 가능 신호가 프로그래밍 장치(14)(도 1)에 의해 제공된다. 각 프로그래밍 주기는 주소 버퍼(34)내에 보유된 메모리 배열(30)의 선택된 주소에 접근하고 입력 자료 버퍼(48)내에 보유된 자료를 선택된 주소에서 메모리 셀내로 기록함을 포함한다. 열 해독기(40)와 행 해독기(44)를 사용하여 한 메모리 셀에 접근하는 동작은 당해 기술에서 잘 알려진 기술이다.
프로그래밍 제어기(60)는 검사중에 프로그래밍 장치(14)로부터 프로그래밍 전압(VPP)을 수신한다. 프로그램 가능 비휘발성 장치(PROM, EPROM 그리고 EEPROM과 같은)에서 메모리 셀들은 대개 플롯팅(floating) 게이트 기술을 사용하는데, 이때 게이트로 전기전하를 구동시키기에 효과적인 셀로 고전압을 적용시키므로써 플롯팅 게이트에서 전하가 있게 된다. 제어기(60)는 자료 I/O 46I,…,46N에서 제공된 자료에 따라 메모리 배열(30) 내 선택된 메모리 셀들을 프로그램하기 위해 프로그래밍 주기중에 고전압 제어신호(64)를 출력시킨다. 또한 제어기(60)는 버퍼(34) 내 선택된 주소를 래치시키기 위해 한 래치 신호(66)를 출력시킨다.
이같은 회로 구성에 따라, 프로그래밍 제어기(60), 주소 버퍼(34), 입력 버퍼(48), 버싱(36, 38, 42, 54 및 56), 열 해독기(40), 행 해독기(44), 감지 증폭기(52) 및 메모리 배열(30)이 외부 프로그래밍 장치에 응답해서 메모리 배열 프로그래밍 수단을 만든다. 프로그래밍 수단은 다음의 작업을 수행한다.
(1) 버퍼(34)내에 보유된 선택된 한 주소에 있는 메모리 배열(30) 내 하나 또는 둘이상의 메모리 셀을 어드레스하고,
(2) 메모리 셀들을 어드레스하기 위해 버퍼(48)내에 보유된 자료를 기록하며, 그리고
(3) 자료가 이전 시도에서 유효하게 기록되지 않는 경우에 어드레스된 동일한 메모리 셀들로 동일한 자료들을 재기록한다.
또한 IC 메모리 장치(12)는 결함이 있는 메모리 셀(30)들을 대체시키기 위해 다수의 중복 메모리 셀(70)들을 포함한다. 바람직하게는, 중복 메모리 셀들이 메모리 배열(30) 내 결함이 있는 전체 바이트 또는 단어 열을 편리하게 대체시키기 위해 열로 배열된다. 본 발명을 실시하는 16M 안티-퓨즈 PROM에서 여분의 48개 열의 중복 메모리 셀(70)들이 메모리 배열을 위해 제공된다.
본 발명에 따라, 메모리 장치(12)는 메모리 배열(30) 내 결함이 있는 바이트를 중복 열(70)들로 대체시키도록 디자인된다. 이같은 중복 대체는 프로그래밍 장치(14)가 IC 칩 결함을 하기 전에 자동으로 일어난다. 이같은 대체를 관리하기 위해, 메모리 장치(12)가 추가의 회로를 가지며, 이 회로가 프로그래밍 장치(14)가 메모리 배열을 프로그램 하였던 시도 횟수를 추적한다. 메모리 셀들이 일정한 시도 횟수 내에 유효하게 프로그램되지 않은 경우에는 메모리 장치(12)가 중복 메모리 대체 수단을 가져서 배열(30) 내 결함이 있는 어드레스된 메모리 셀들을 중복 배열(70)로부터 동작 가능한 중복 셀들로 자동으로 대체시키도록 한다. 이같은 대체가 칩내부에서 완전히 수행되며 프로그래밍 장치가 프로그래밍 시도의 최대수(가령 25회)에 도달하기 전에 발생된다. 이같은 중복 대체는 프로그래밍 장치(14) 및 사용자에게 알려진바 없는 것이다. 이점과 관련하여 중복 셀들의 사용은 프로그래밍 산출률과 내구력 모두를 개선하였는데, 이에 대하여서는 하기에서 상세히 설명된다.
특히 도 4 에 관련하여서는, IC 메모리 장치(12)가 제어기(60)로부터 프로그래밍 모드 신호(74)를 수신하도록 결합된 계수기(72)를 가진다. 계수기(72)는 제어기가 버퍼(34)내에 보유된 같은 주소로 시작한 내부 프로그래밍 주기의 수를 계수한다. 계수기(72)는 "0"과 같은 초기 값으로부터 한 정해진 값으로 점차로 계수하는 엎-계수기이다. 전이 탐지기(76)는 버퍼내에 보유된 주소에서의 변경을 탐지하기 위해 주소 버스(36)를 통해 주소 버퍼(34)에 동작할 수 있도록 연결된다. 주소의 변경은 앞선 주소에서의 메모리 셀들이 유효하게 프로그램 되었음을 나타낸다. 주소 변경이 일어난 때, 트랜지스터 탐지기(76)가 리세트 신호(77)를 통해 계수기의 초기 값으로 계수기(72)를 리세트시킨다.
거꾸로, 계수기가 주소 변경없이 예정된 수의 프로그래밍 주기에 도달하면, 이것은 메모리 배열 내 주소된 메모리 셀들이 유효하게 프로그램되지 않았음을 나타내는 것이다. 따라서 메모리 장치는 이들 메모리 셀들이 자체적으로 결함이 있음을 나타내게 되는 것이다. 본원 명세서에서, "결함이 있다"라는 것은 어떤 이유에서든 메모리 셀들이 셀들내에 저장된 자료를 나타내는 필요한 전하를 적절히 수신하거나, 보유하고, 그리고 출력하지 못함을 의미하는 것이다. 예정된 프로그래밍 주기의 수에 도달하자마자, 계수기(72)가 중복 주소 정합회로(80)내로 공급된 중복 가능 신호(78)를 출력시킨다.
중복 주소 정합 회로(80)는 메모리 배열 내 결함이 있는 메모리 셀들을 중복 메모리 셀들(70)로 대체시킴을 조정한다. 이 중복 주소 정합 회로는 결함이 있는 메모리 셀들의 주소를 저장하며, 계수기(72)로부터 중복 가능 신호(78)를 수신하자마자 결함이 있는 바이트에 대하여 중복 메모리 셀들의 한 대체 열을 할당한다. 이같은 할당과 대체가 있은 뒤에, 중복 주소 정합 회로(80)가 계수기(72)를 리세트시키기 위해 리세트 신호(84)를 출력시킨다.
그 뒤에, 뒤이은 주소들이 버퍼(34)내로 적재되는 때, 주소들이 정합 회로(80)내에서 이미 메모리 배열(30) 내 결함이 있는 바이트와 관련된 것으로 나타난 저장된 주소들과 비교된다. 정합이 있어나는 때, 메모리 장치는 결함이 있는 셀들대신 앞서 할당된 중복 셀들로 대체시킬 것이다. 정합 회로(80)는 메모리 배열(30)과 그 속의 결함이 있는 바이트를 불능이도록 하며, 할당된 중복 메모리 셀(70)들의 열을 가능이도록 하는 한 정합 신호(82)를 출력시킨다. 메모리 장치(12)는 이에 의해서 뒤이어 결함이 있는 셀들의 주소가 버퍼(34)내에서 수신되는 때마다 메모리 배열 내 결함이 있는 메모리 셀들대신 중복 메모리 셀들로 보낸다.
계수기(72)에 의해 출력된 중복 가능 신호(78)는 메모리 배열과 중복 열들(70)을 불능토록 하기 위해 사용되기도 한다. 이와 같이하여, 메모리 장치가 결함이 있는 바이트를 한 중복 열로 대체시키기 위해 준비하는 프로그래밍 주기중에는 어떠한 셀들도 접근되지 않는다. 다시 말해서, 하나의 프로그래밍 주기가 결함이있는 메모리 셀들을 중복 셀들로 대체시키도록 사용된다. 배열 불능 주의는 대체 전이중에 어떠한 오류 자료가 어떠한 셀들로도 입력되지 않도록 한다.
도 4 에서 IC 메모리 장치(12)의 동작이 도 5 와 관련하여 상세하게 설명될 것이다. 도 5 는 프로그래밍 장치(14)에서와 같은 메모리 장치의 외부에서 발생되는 동작 단계(도 1)와 메모리 장치의 내부에서 일어나는 동작 단계 사이의 관계를 설명한다. 따라서 도 5 에서 도시된 흐름도는 도 3 가 관련하여 상기에서 설명된 몇가지 동일한 단계들을 도시한다(같은 참고 부호를 사용).
프로그래밍 시작시에, IC 메모리 장치(12)의 계수기(72) 내 프로그램 주기(PC) 계수기가 단계 130에서 제로로 초기화된다. 다음에 이 프로그래밍 장치(14)가 메모리 장치의 버퍼내에 담긴 자료와 주소를 사용하여 IC 장치(12)를 프로그램하도록 한다. 프로그래밍 장치(14)는 칩 가능 신호(CE)를 칩내에서 프로그래밍 주기를 개시하기 위해 프로그램 제어기(60)를 지시하는 메모리 장치 입력(62)으로 보낸다.
상기에서 언급한 바와 같이, 바람직한 실시예에서, 프로그래밍 장치는 대략 25회 같은 메모리 셀들을 프로그램하려 시도한다. IC 메모리 장치(12)가 결함이 있는 메모리 셀들을 프로그래밍 장치가 25회 프로그래밍 시도에 도달하기 전에 중복 메모리 셀들로 대체시키는 것이 바람직하다. 이와 같이 하여, 그렇지 않았더라면 프로그래밍 장치(14)에 의해 동작할 수 없거나 결함이 있는 것으로 생각되는 칩이 내부적으로 대체될 수 있는 중복 메모리를 사용하여 동작될 수 있는 것으로 분류된다. 따라서 프로그래밍 계수기(72)는 25회 이하인 상측 계수 한계를 가지며, 예정된 프로그래밍 주기의 수가 5 또는 그 이하인 것이 가장 바람직하다. 도 5 에서 도시된 흐름도에서는 상측 한계가 4인 것이 사용된다.
따라서 프로그래밍 장치가 IC 장치를 프로그램하기 시작한 후에 계수기(72) 내 내부 프로그래밍 주기(PC)의 수가 4인 상측 한계 수에 도달하였는 가가 먼저 결정된다(단계 132). 만약 프로그래밍 주기의 수가 4이거나 그 이하이면, 메모리 장치가 버퍼(34)내에 담긴 주소의 메모리 셀들로 접근하고 입력 버퍼(48)내에 담긴 자료를 메모리 셀들로 적재하므로써 (단계 134) 내부의 프로그래밍 주기를 시작한다. 다음에 계수기(72)가 단계(136)에서 프로그램 주기(PC)를 증가시킨다.
프로그래밍 장치(14)는 자료가 어드레스된 메모리 셀들내로 유효하게 기록되었는가(단계 110)를 결정하기 위해 메모리 장치를 모니터한다. 상기에서 논의된 바와 같이, 만약 주소가 유효하게 기록되지 않으면 프로그래밍 장치는 같은 셀들을 프로그램하기 위한 또다른 시도를 계속할 것이다. 이는 메모리 셀들이 25회 까지 적절히 프로그램되지 않는 한 계속될 것이다.
프로그래밍 주기의 수가 4를 초과하는 때, 계수기(72)가 중복 가능 신호(78)를 출력하여 결함이 있는 메모리 셀들을 중복 메모리 셀들로 대체시키는 과정을 시작하도록 한다(단계 138). 이같은 주기가 결함이 있는 메모리 셀들을 중복 메모리 셀들로 대체시키도록 사용되는 때 이같은 처리중에 시작되는 내부의 프로그래밍 주기는 없다. 이같은 대체가 일어난 뒤에는, 계수기(72)가 신호(84)를 통해 리세트되어 프로그래밍 주기(PC)의 수는 제로로 다시 초기화된다(단계 140).
본 발명의 또다른 특징에 따라 중복 메모리 셀들(70)은 중복 주소 정합 회로(80) 내 결함이 있는 메모리 셀들 주소와 상관 관계가 있다. 이는 메모리 셀들내에서 사용된 퓨우즈 또는 다른 엘리먼트를 사용하여 수행될 수 있다. 결함이 있는 메모리 셀들이 중복 셀들로 대체되고 상기 주소들이 중복 주소 정합 회로내에서 상관 관계를 갖게된 후에, 상기 메모리 장치는 결함이 있는 셀들의 주소가 버퍼(34)에서 나타나는 때는 관련된 중복 셀들로 자료를 기록하고 이들로부터 자료를 읽어내도록 프로그램된다. 이와 같이 하여 중복 주소 정합 회로(80)가
(1) 중복 메모리 셀들에 의해 대체되어진 메모리 셀들의 선택된 주소를 저장하고,
(2) 메모리 배열로의 뒤이은 어드레스를 저장된 어드레스들과 비교하며, 그리고
(3) 자료가 결함이 있는 메모리 셀들이 아닌 중복 메모리 셀들로 보내지도록 정합이 발생하는 때 중복 메모리 셀들을 대체시키기 위한 중복 메모리 대체 수단을 제공한다.
본 발명의 프로그램 가능 비휘발성 메모리 장치는 외부 프로그래밍 장치에 의한 프로그래밍 시도의 수를 내부적으로 계속해서 계수하는 데에서 종래 기술의 메모리 장치보다 장점을 갖는다. 이같은 시도의 수가 프로그래밍 장치가 할 수 있는 총 시도 수보다 작은 일정 횟수에 도달하는 때 메모리 장치 자체가 메모리 셀들이 결함이 있음을 나타내며 이들을 중복 메모리 셀들로 대체시킨다. 이와 같이 하여, 중복 메모리 셀들이 프로그래밍 장치가 그 상한(가령, 25회)에 도달하기 전에 대체되어 메모리 장치의 프로그래밍 산출률을 증가시키도록 한다. 즉 프로그래밍 장치를 중복 메모리 셀들이 6번째 또는 그 뒤의 시도에서 동작되게 되는 본래 어드레스된 메모리 셀들인 것으로 간주한다. 따라서 프로그래밍 장치는 전체 메모리 장치가 고장난 것으로 선언하지 않고 다음 주소로 진행할 것이다.
중복 셀들이 동작할 수 없는 것으로 판명되는 때 메모리 장치가 결함이 있는 중복 메모리 셀들을 새로운 중복 메모리 셀들의 세트로 대체시킬 수 있다. 이론적으로는, 프로그래밍 시도의 수가 25회로 세트되고 예정된 수의 프로그래밍 주기가 4로 세트되는 때(중복 대체를 유효하게 하기 위해 추가의 한 주기를 더한다), 프로그래밍 장치가 그 상한에 도달하여 장치가 동작할 수 없음을 선언하기 전에 4개의 각기 다른 중복 열 메모리 셀들을 대체시킬 수 있다.
본 발명은 메모리 장치의 수명중에 결함이 있는 메모리 셀들을 중복 메모리 셀들로 나중에 대체될 수 있게 되는 추가의 장점도 갖는다. 결과적으로, 본 발명은 중복 셀들이 영구고장 없이 메모리의 수명중 보다 많은 기록-삭제-재기록 작업을 용이하게 할 수 있기 때문에 그와 같은 메모리 장치의 내구력을 개선시킨다.
상기 설명은 본 발명의 실시예에 불과한 것이어서 이로서 본 발명을 제한해서는 아니되며, 여러 수정이 가능한 것이다.

Claims (32)

  1. 전자 자료를 저장하기 위한 주소가능 메모리 셀들의 한 메모리 배열,
    메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들,
    메모리 배열내에 하나 또는 둘 이상의 메모리 셀들로 선택된 주소를 유지시키기 위해 메모리 배열로 결합된 주소 버퍼,
    메모리 셀내로 입력되기 위한 자료를 선택된 주소로 유지시키기 위해 메모리 배열에 결합된 자료 버퍼,
    메모리 배열을 프로그램하기 위해 프로그래밍 주기를 시작하기 위한 제어기로서, 한 프로그래밍 주기가 주소 버퍼내에 보유된 선택된 주소에 있는 메모리 배열에 접근함을 포함하고, 자료 버퍼내에 보유된 자료를 선택된 주소에 있는 메모리 셀들내로 기록하는 제어기,
    자료가 주소된 메모리 셀들내로 유효하게 기록되지 않는 경우 자료를 메모리 배열 내 어드레스된 메모리 셀들내로 유효하게 기록하기 위해 어드레스된 메모리 셀들에 대하여 프로그래밍 주기를 반복적으로 개시하는 제어기,
    같은 주소로 제어기가 시작하는 다수의 프로그래밍 주기를 계수하기 위한 계수기로서, 프로그래밍 주기의 수가 주소된 메모리 셀들이 결함이 있는 것으로 나타내는 일정 수에 도달하는 때 계수기가 한 중복가능 신호를 출력시키는 계수기,
    중복 메모리 셀들로 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 계수기와 주소 버퍼에 동작할 수 있도록 결합되고, 계수기로부터 중복 가능 신호를 수령하자마자 결합이 있는 메모리 셀들을 대체 중복 메모리 셀들로 할당하는 중복 주소 매치(matching) 회로, 그리고
    뒤이어서 결함이 있는 메모리 셀들대신 자료를 중복 메모리 셀들로 보내는 메모리 장치로 구성되는 프로그램 가능 비휘발성 메모리 장치.
  2. 제 1 항에 있어서, 메모리 배열 내 메모리 셀들이 행과 열들로 배열되고, 그리고
    중복 메모리 셀들이 열들로 배열되는 프로그램 가능 비휘발성 메모리 장치.
  3. 제 1 항에 있어서, 예정된 수의 프로그래밍 주기가 5회 또는 2 이하인 프로그램 가능 비휘발성 메모리 장치.
  4. 제 1 항에 있어서, 계수기에 의한 중복 가능 신호 출력이 메모리 배열과 중복 메모리 셀들을 일시적으로 불능이게 하도록 사용되며, 중복 메모리 셀들이 결함이 있는 메모리 셀들을 대체시키도록 할당되는 프로그램 가능 비휘발성 메모리 장치.
  5. 제 1 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들대신 대체 중복 메모리 셀들을 할당하여 계수기를 리세트시키는 프로그램 가능 비휘발성 메모리 장치.
  6. 제 1 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들의 주소를 저장하는 프로그램 가능 비휘발성 메모리 장치.
  7. 제 1 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들의 주소를 저장하고, 상기 주소내에 보유된 뒤이은 주소들을 저장된 주소들과 비교하며, 자료가 결함이 있는 메모리 셀들이 아닌 중복 메모리 셀들로 보내지도록 한 정합(일치)이 발생되는 때 상기 중복 주소 정합 회로가 관련된 대체 중복 메모리 셀들을 대체시키는 프로그램 가능 비휘발성 메모리 장치.
  8. 제 1 항에 있어서, 메모리 장치내에 보유된 주소의 변경을 탐지하기 위해 주소 버퍼에 동작할 수 있도록 결합된 주소 변경 탐지기를 더욱더 포함하며, 상기 주소 변경 탐지기가 주소 버퍼내에 보유된 주소가 변경되는 때 계수기를 리세트시키는 프로그램 가능 비휘발성 메모리 장치.
  9. 메모리 셀들내에 전자 자료를 저장하기 위한 행렬로 배열된 주소가능 메모리 셀들의 한 메모리 배열,
    메모리 배열 내 결함이 있는 메모리 셀들의 열을 대체시키기 위한 다수의 중복 메모리 셀들의 열,
    메모리 배열내에 한 열의 메모리 셀들로 선택된 주소를 유지시키기 위해 메모리 배열로 결합된 주소 버퍼,
    메모리 셀내로 입력되기 위한 자료를 선택된 주소로 유지시키기 위해 메모리 배열에 결합된 자료 버퍼,
    메모리 배열을 프로그램 하기 위해 프로그래밍 주기를 시작하기 위한 제어기로서, 한 프로그래밍 주기가 주소 버퍼내에 보유된 선택된 주소에 있는 메모리 배열에 접근함을 포함하고, 자료 버퍼내에 보유된 자료를 선택된 주소에 있는 메모리 셀들내로 기록하는 제어기,
    자료가 주소된 메모리 셀들내로 유효하게 기록되지 않는 경우 자료를 메모리 배열 내 어드레스된 메모리 셀들내로 유효하게 기록하기 위해 어드레스된 메모리 셀들에 대하여 프로그래밍 주기를 반복적으로 개시하는 제어기,
    같은 주소로 제어기가 시작하는 다수의 프로그래밍 주기를 계수하기 위한 계수기로서, 프로그래밍 주기의 수가 주소된 메모리 셀들이 결함이 있는 것으로 나타내는 일정 수에 도달하는 때 계수기가 한 중복가능 신호를 출력시키는 계수기,
    주소 버퍼 내 주소의 변경을 탐지하기 위해 동작할 수 있도록 결합되며 주소 버퍼내에 보유된 주소가 변경되는 때 계수기를 리세트시키는 주소 변경 탐지기,
    중복 메모리 셀들로 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 계수기와 주소 버퍼에 동작할 수 있도록 결합되고, 결함이 있는 메모리 셀들의 주소를 저장하며 계수기로부터 중복 가능 신호를 수령하자마자 결함이 있는 메모리 셀들을 대체 중복 메모리 셀들로 할당하는 중복 주소 매치(matching) 회로, 그리고
    뒤이어서 결함이 있는 메모리 셀들대신 자료를 중복 메모리 셀들로 보내는 메모리 장치로 구성되는 프로그램 가능 비휘발성 메모리 장치.
  10. 제 9 항에 있어서, 예정된 수의 프로그래밍 주기가 5 또는 그 이하인 프로그램 가능 비휘발성 메모리 장치.
  11. 제 9 항에 있어서, 중복 주소 정합 회로가 대체 열의 메모리 셀들을 할당한 뒤에 계수기를 리세트시키는 프로그램 가능 비휘발성 메모리 장치.
  12. 제 9 항에 있어서, 중복 주소 정합 회로가 주소를 저장하고, 상기 주소 버퍼내에 보유된 뒤이은 주소들을 저장된 주소들과 비교하며, 자료가 결함이 있는 메모리 셀들이 아닌 중복 메모리 셀들로 보내지도록 한 정합(일치)이 발생되는 때 상기 중복 주소 정합 회로가 관련된 대체 열의 중복 메모리 셀들을 대체시키는 프로그램 가능 비휘발성 메모리 장치.
  13. 메모리 셀 내 전자 자료를 저장하기 위해 주소 가능한 메모리 셀들의 메모리 배열,
    메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀,
    (1) 메모리 배열 내 하나 또는 둘 이상의 메모리 셀들을 선택된 주소로 어드레스하고, (2) 상기 어드레스된 메모리 셀들로 자료를 기록하며, 그리고 (3) 자료가 어드레스된 메모리 셀내로 유효하게 기록되지 않는 경우 어드레스된 메모리 셀로 자료를 다시 기록하기 위한 프로그래밍 수단,
    어드레스된 메모리 셀들로 자료를 기록하기 위해 프로그래밍 수단이 한 시도 횟수를 계수하고 시도 횟수가 예정 수에 도달하는 때 중복 가능 신호를 발생시키기 위한 계수기, 그리고
    중복 가능 신호를 수령하자마자 어드레스된 메모리 셀들을 중복 메모리 셀들로 대체시키기 위한 중복 메모리 대체 수단을 포함하는 프로그램 가능 비휘발성 메모리 장치.
  14. 제 13 항에 있어서, 중복 메모리 대체 수단이 중복 메모리 셀들에 의해 대체된 메모리 셀들의 선택된 주소를 저장하는 프로그램 가능 비휘발성 메모리 장치.
  15. 제 13 항에 있어서, 중복 메모리 대체 수단이 (1) 중복 메모리 셀들에 의해 대체되어진 메모리 셀들의 선택된 주소를 저장하고,
    (2) 상기 메모리 배열로의 뒤이은 주소들을 저장된 주소들과 비교하며, 그리고
    (3) 자료가 결함이 있는 메모리 셀들이 아닌 중복 메모리 셀들로 보내지도록 정합이 일어나는때 중복 메모리 셀들을 대체시키는 프로그램 가능 비휘발성 메모리 장치.
  16. 제 13 항에 있어서, 중복 메모리 대체 수단이 주소된 메모리 셀들을 중복 메모리 셀들로 대체시킨 뒤에 계수기를 리세트시키는 프로그램 가능 비휘발성 메모리 장치.
  17. 전자 자료를 저장하기 위한 주소 가능한 메모리 셀들과 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들의 메모리 배열을 갖는 프로그램 가능 비휘발성 집적 회로 메모리 장치,
    프로그램 가능 비휘발성 메모리 장치를 프로그램하고 뒤이어서 유효하게 프로그램 되었는가를 결정하기 위해 메모리 장치를 모니터하기 위한 프로그래밍 장치로서, 메모리 내 개별 메모리 셀들을 프로그램하기 위해 알고리즘에 따라 동작되며, 메모리 셀들이 유효하게 프로그램되지 않는 때 프로그래밍 장치가 메모리 셀들을 유효하게 프로그램하기 위해 예정된 수의 프로그래밍 시도동안 같은 메모리 셀들을 계속해서 프로그램하게 되는 상기 프로그래밍 장치를 포함하고,
    상기 프로그램 가능 비휘발성 메모리 장치가 메모리 배열내에 하나 또는 둘 이상의 메모리 셀들로 선택된 주소를 유지시키기 위해 메모리 배열로 결합된 주소 버퍼,
    메모리 셀내로 입력되기 위한 자료를 선택된 주소로 유지시키기 위해 메모리 배열에 결합된 자료 버퍼,
    프로그래밍 장치에 의한 프로그래밍 시도에 응답해서 메모리 배열을 시작하기 위해 내부 프로그래밍 주기를 시작하기 위한 제어기로서, 한 내부 프로그래밍 주기가 주소 버퍼내에 보유된 선택된 주소에 있는 메모리 배열에 접근함을 포함하고, 자료 버퍼내에 보유된 자료를 선택된 주소에 있는 메모리 셀들내로 기록하는 제어기,
    자료가 주소된 메모리 셀들내로 유효하게 기록되지 않는 경우 프로그래밍 장치에 의한 계속된 프로그래밍 시도에 응답해서 같은 주소된 메모리 셀들에 대하여 프로그래밍 주기를 반복적으로 개시하는 제어기,
    같은 주소로 제어기가 시작하는 다수의 내부 프로그래밍 주기를 계수하기 위한 계수기로서, 프로그래밍 주기의 수가 주소된 메모리 셀들이 결함이 있는 것으로 나타내는 일정 수에 도달하는 때 계수기가 한 중복가능 신호를 출력시키고, 예정된 수의 내부 프로그래밍 주기가 예정된 수의 프로그래밍 시도보다 작거나 같게 되는 계수기,
    중복 메모리 셀들로 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 계수기와 주소 버퍼에 동작할 수 있도록 결합되고, 계수기로부터 중복 가능 신호를 수령하자마자 결함이 있는 메모리 셀들을 대체 중복 메모리 셀들로 할당하는 중복 주소 매칭(matching) 회로, 그리고
    뒤이어서 결함이 있는 메모리 셀들대신 자료를 중복 메모리 셀들로 보내는 메모리 장치들로 구성되는 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들의 메모리 배열을 갖는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  18. 제 17 항에 있어서, 프로그래밍 장치가 집적회로 메모리 장치에 동작할 수 있도록 결합되며 외부에 있는 장치를 포함하는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  19. 제 17 항에 있어서, 프로그래밍 장치가 단일 집적회로 칩으로서 집적회로 메모리 장치로 실시되는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  20. 제 17 항에 있어서, 내부 프로그래밍 주기의 예정된 수가 예정된 프로그래밍 시도 횟수 이하인 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  21. 제 17 항에 있어서, 예정된 수의 내부 프로그래밍 주기가 5 또는 그 이하이고 예정된 프로그래밍 시도 수는 25 또는 그 이하인 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  22. 제 17 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들대신 대체의 중복 메모리 셀들을 할당하여 계수기를 리세트하는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  23. 제 17 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들의 주소들을 저장하는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  24. 제 17 항에 있어서, 중복 주소 정합 회로가 결함이 있는 메모리 셀들의 주소를 저장하고, 주소 버퍼내에 보유된 뒤이은 주소들을 저장된 주소들과 비교하며, 그리고 정합이 일어나는 때 관련된 대체 중복 메모리 셀들로 대체시키는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  25. 제 17 항에 있어서, 프로그램가능 비휘발성 메모리 장치가 주소 버퍼에 동작할 수 있도록 연결된 주소 변경 탐지기를 더욱더 포함하여 주소 버퍼내에 보유된 주소의 변경을 탐지하도록 하며, 상기 주소 변경 탐지기가 보유 주소가 변경되는때 계수기를 리세트시키는 프로그램 가능 비휘발성 메모리 장치 검사 시스템.
  26. 주소 가능한 메모리 셀들의 메모리 배열을 제공하고,
    상기 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위해 다수의 중복 메모리 셀들을 제공하며,
    선택된 한 주소에 따라 메모리 배열 내 하나나 둘 이상의 메모리 셀들을 어드레싱하고, 자료를 어드레스된 메모리 셀들로 기록하며, 자료가 어드레스된 메모리 셀들내로 유효하게 기록되었는 가를 탐지하고,
    자료가 어드레스된 메모리 셀들내로 유효하게 기록되지 않는 경우에, 자료를 메모리 배열 내 어드레스된 같은 메모리 셀들내로 유효하게 기록하기 위해 어드레스된 같은 메모리 셀들로 재기록하며,
    자료를 어드레스된 같은 메모리 셀들로 기록하기 위한 시도 횟수를 계수하고, 그리고
    계수기에 의해 계수된 기록 시도의 수가 예정된 수에 도달하는 때 주소된 메모리 셀들을 중복 메모리 셀들로 대체시키는 단계들을 포함하는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  27. 제 26 항에 있어서, 중복 메모리 셀들에 의해 대체되는 메모리 셀들의 선택된 주소를 저장함을 더욱더 포함하는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  28. 제 26 항에 있어서, 중복 메모리 셀들에 의해 대체된 메모리 셀들의 선택된 주소를 저장하고,
    뒤이은 주소들을 상기 저장된 주소들과 비교하며, 그리고
    자료가 결함이 있는 메모리 셀들이 아닌 중복 메모리 셀들로 보내지도록 한 정합(일치)이 발생된 때 중복 메모리 셀들로 대체시킴을 더욱더 포함하는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  29. 전자 자료를 저장하기 위한 주소 가능한 메모리 셀들의 한 메모리 배열, 메모리 배열 내 결함이 있는 메모리 셀들을 대체시키기 위한 다수의 중복 메모리 셀들, 한 자료 입력, 그리고 한 주소 입력을 갖는 프로그램 가능 비휘발성 집적회로 메모리 장치를 제공하고,
    메모리 배열 내 하나 또는 둘 이상의 메모리 셀들의 주소를 상기 주소 입력으로 공급하며,
    자료를 상기 자료 입력으로 공급하고, 공급된 자료와 주소를 사용하여 메모리 장치를 프로그램하기 위한 시도를 시작하며,
    주소 입력에서 주소를 사용하여 메모리 셀들로 접근하고 자료 입력으로부터의 자료를 상기 주소의 메모리 셀들내로 기록하므로써 프로그램 시도에 응답하여 메모리 장치내에서 프로그래밍 주기를 시작하고,
    자료가 메모리 셀들내로 유효하게 기록되었는 가를 결정하기 위해 메모리 장치를 모니터하며,
    자료가 메모리 셀들내로 유효하게 기록되지 않은 경우에 메모리 장치를 유효하게 프로그램하기 위한 목적으로 정해진 프로그래밍 시도 횟수동안 같은 공급된 주소와 자료를 사용해서 계속하여 메모리 장치를 프로그램 시도하며, 각 프로그래밍 시도가 메모리 장치 내 프로그래밍 주기의 시작을 발생시키고,
    메모리 장치 내 프로그래밍 주기의 수를 계수하며,
    프로그래밍 주기의 수가 주소된 메모리 셀들이 결함이 있음을 나타내는 예정된 수에 도달하는 때 주소된 메모리 셀들을 중복 메모리 셀들로 대체시키고,
    메모리 장치 내 중복 메모리 셀들을 주소 입력에서의 결함이 있는 메모리 셀들의 주소와 상관시키며,
    상기 대체 및 상관 단계들 이후에 주소 입력에서의 주소와 상관관계가 있는 중복 메모리 셀들로 자료 입력으로부터의 자료를 기록하므로써 뒤이은 프로그램 시도에 응답하여 메모리 장치 내 프로그래밍 주기를 개시하는 단계들을 포함하는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  30. 제 29 항에 있어서, 프로그램 주기의 수가 예정된 프로그램 시도 횟수 이하의 예정된 횟수에 도달하는 때 상기 대체 단계가 일어나는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  31. 제 29 항에 있어서, 프로그램 주기의 수가 예정된 횟수에 도달하는 때 대체 단계가 일어나고,
    프로그래밍 주기의 예정된 수가 5회 또는 그 이하인 때 예정된 수의 프로그램 시도가 25회 또는 그 이하인 비휘발성 메모리 장치를 프로그램하기 위한 방법.
  32. 제 29 항에 있어서, 상기 상관관계 단계가 메모리 장치 내 결함이 있는 메모리 셀들의 주소를 저장하는 비휘발성 메모리 장치를 프로그램하기 위한 방법.
KR1019970705538A 1995-02-13 1996-02-07 프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로및 이를 프로그램하기 위한 방법 KR100386132B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/387,244 1995-02-13
US08/387,244 US5513144A (en) 1995-02-13 1995-02-13 On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US8/387,244 1995-02-13

Publications (2)

Publication Number Publication Date
KR19980702143A KR19980702143A (ko) 1998-07-15
KR100386132B1 true KR100386132B1 (ko) 2003-08-19

Family

ID=23529081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705538A KR100386132B1 (ko) 1995-02-13 1996-02-07 프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로및 이를 프로그램하기 위한 방법

Country Status (8)

Country Link
US (3) US5513144A (ko)
EP (1) EP0809849B1 (ko)
JP (1) JP3764167B2 (ko)
KR (1) KR100386132B1 (ko)
AT (1) ATE206241T1 (ko)
DE (1) DE69615538T2 (ko)
TW (1) TW290690B (ko)
WO (1) WO1996025744A1 (ko)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US5838620A (en) * 1995-04-05 1998-11-17 Micron Technology, Inc. Circuit for cancelling and replacing redundant elements
EP0798642B1 (en) * 1996-03-29 2001-11-07 STMicroelectronics S.r.l. Redundancy management method and architecture, particularly for non-volatile memories
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US5771346A (en) * 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5768287A (en) 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US5732033A (en) * 1996-11-14 1998-03-24 Micron Technology, Inc. Method and circuit for rapidly equilibrating paired digit lines of a memory device during testing
US10839321B2 (en) * 1997-01-06 2020-11-17 Jeffrey Eder Automated data storage system
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US5935258A (en) * 1997-03-04 1999-08-10 Micron Electronics, Inc. Apparatus for allowing data transfers with a memory having defective storage locations
US5970022A (en) * 1997-03-21 1999-10-19 Winbond Electronics Corporation Semiconductor memory device with reduced read disturbance
US5910921A (en) * 1997-04-22 1999-06-08 Micron Technology, Inc. Self-test of a memory device
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
US5881003A (en) * 1997-07-16 1999-03-09 International Business Machines Corporation Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6011733A (en) * 1998-02-26 2000-01-04 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus
US5970013A (en) * 1998-02-26 1999-10-19 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus with broadcast write
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로
US6289438B1 (en) * 1998-07-29 2001-09-11 Kabushiki Kaisha Toshiba Microprocessor cache redundancy scheme using store buffer
US6910152B2 (en) * 1998-08-28 2005-06-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6199177B1 (en) 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
JP2000076898A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp 半導体メモリ装置、その検査方法、および、その製造方法
US6567302B2 (en) 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6438672B1 (en) 1999-06-03 2002-08-20 Agere Systems Guardian Corp. Memory aliasing method and apparatus
JP4251717B2 (ja) * 1999-06-03 2009-04-08 富士通マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置
US6687814B1 (en) * 1999-07-12 2004-02-03 Micron Technology, Inc. Controller with interface attachment
US6484271B1 (en) 1999-09-16 2002-11-19 Koninklijke Philips Electronics N.V. Memory redundancy techniques
US6574763B1 (en) 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
JP3893005B2 (ja) * 2000-01-06 2007-03-14 富士通株式会社 不揮発性半導体記憶装置
US20020196687A1 (en) * 2001-06-08 2002-12-26 Sauvageau Anthony J. Methods and apparatus for analyzing and repairing memory
JP2003022693A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
US7047465B1 (en) 2002-02-28 2006-05-16 Xilinx, Inc. Methods for using defective programmable logic devices by customizing designs based on recorded defects
DE60212332T2 (de) * 2002-04-26 2007-06-06 Stmicroelectronics S.R.L., Agrate Brianza Selbstreparatur-Methode für nicht flüchtige Speicher mit einer Architektur zur Fehlervermeidung sowie nicht flüchtiger Speicher
EP1365419B1 (en) 2002-05-21 2008-12-31 STMicroelectronics S.r.l. Self-repair method for non volatile memory device with erasing/programming failure detection, and non volatile memory device therefor
EP1403879B1 (en) * 2002-09-30 2010-11-03 STMicroelectronics Srl Method for replacing failed non-volatile memory cells and corresponding memory device
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US7000155B2 (en) * 2003-04-21 2006-02-14 International Business Machines Corporation Redundancy register architecture for soft-error tolerance and methods of making the same
US8788996B2 (en) * 2003-09-15 2014-07-22 Nvidia Corporation System and method for configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7216277B1 (en) 2003-11-18 2007-05-08 Xilinx, Inc. Self-repairing redundancy for memory blocks in programmable logic devices
US8711161B1 (en) * 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) * 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US7424655B1 (en) 2004-10-01 2008-09-09 Xilinx, Inc. Utilizing multiple test bitstreams to avoid localized defects in partially defective programmable integrated circuits
US7284229B1 (en) 2004-10-01 2007-10-16 Xilinx, Inc. Multiple bitstreams enabling the use of partially defective programmable integrated circuits while avoiding localized defects therein
US7412635B1 (en) 2004-10-01 2008-08-12 Xilinx, Inc. Utilizing multiple bitstreams to avoid localized defects in partially defective programmable integrated circuits
US7251804B1 (en) 2004-10-01 2007-07-31 Xilinx, Inc. Structures and methods of overcoming localized defects in programmable integrated circuits by routing during the programming thereof
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
WO2006085633A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US9092170B1 (en) 2005-10-18 2015-07-28 Nvidia Corporation Method and system for implementing fragment operation processing across a graphics bus interconnect
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US20070136640A1 (en) * 2005-12-14 2007-06-14 Jarrar Anis M Defect detection and repair in an embedded random access memory
US7324389B2 (en) * 2006-03-24 2008-01-29 Sandisk Corporation Non-volatile memory with redundancy data buffered in remote buffer circuits
US7567461B2 (en) * 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7853916B1 (en) 2007-10-11 2010-12-14 Xilinx, Inc. Methods of using one of a plurality of configuration bitstreams for an integrated circuit
US7619438B1 (en) 2007-10-11 2009-11-17 Xilinx, Inc. Methods of enabling the use of a defective programmable device
US7810059B1 (en) 2007-10-11 2010-10-05 Xilinx, Inc. Methods of enabling the validation of an integrated circuit adapted to receive one of a plurality of configuration bitstreams
US8724483B2 (en) * 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US20090119444A1 (en) * 2007-11-01 2009-05-07 Zerog Wireless, Inc., Delaware Corporation Multiple write cycle memory using redundant addressing
TWI360061B (en) 2007-12-31 2012-03-11 Htc Corp Electronic device and method for operating applica
TWI381390B (zh) * 2008-04-10 2013-01-01 Phison Electronics Corp 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US8371094B2 (en) * 2009-10-23 2013-02-12 Frito-Lay North America, Inc. Method and apparatus for compacting product
US9284075B2 (en) 2009-10-23 2016-03-15 Frito-Lay North America, Inc. Apparatus for compacting product and high speed bagmaking
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US9202569B2 (en) 2011-08-12 2015-12-01 Micron Technology, Inc. Methods for providing redundancy and apparatuses
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) * 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
EP3367385B1 (en) * 2017-02-28 2020-07-08 ams AG Memory arrangement and method for operating a memory arrangement
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10990472B2 (en) 2018-07-24 2021-04-27 Micron Technology, Inc. Spare substitution in memory system
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
KR20210157862A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283899A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体記憶装置
GB8901093D0 (en) * 1989-01-18 1989-03-15 Almond Jeffrey W Attenuated viruses
US5289413A (en) * 1990-06-08 1994-02-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device with high-speed serial-accessing column decoder
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
JP2716906B2 (ja) * 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
JP3001342B2 (ja) * 1993-02-10 2000-01-24 日本電気株式会社 記憶装置
JPH06259987A (ja) * 1993-03-10 1994-09-16 Mitsubishi Electric Corp 半導体記憶装置
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same

Also Published As

Publication number Publication date
US5513144A (en) 1996-04-30
US5751647A (en) 1998-05-12
DE69615538D1 (de) 2001-10-31
JPH11500561A (ja) 1999-01-12
WO1996025744A1 (en) 1996-08-22
US5648934A (en) 1997-07-15
EP0809849A1 (en) 1997-12-03
KR19980702143A (ko) 1998-07-15
DE69615538T2 (de) 2002-05-08
JP3764167B2 (ja) 2006-04-05
TW290690B (ko) 1996-11-11
EP0809849B1 (en) 2001-09-26
ATE206241T1 (de) 2001-10-15

Similar Documents

Publication Publication Date Title
KR100386132B1 (ko) 프로그램 가능 비휘발성 메모리용 내장된 메모리 중복회로및 이를 프로그램하기 위한 방법
US6704223B2 (en) Non-volatile semiconductor memory
US7251190B2 (en) Non-volatile semiconductor memory device
KR100294601B1 (ko) 프로그램가능한제어파라미터를갖는메모리시스템
KR100301913B1 (ko) 메모리제어파라미터용비휘발성데이터기억구조를갖는메모리시스템과시스템동작의제어방법
JP3919213B2 (ja) 不揮発性状態書込みを備えた自動テスト回路
US7031188B2 (en) Memory system having flash memory where a one-time programmable block is included
US5841711A (en) Semiconductor memory device with redundancy switching method
US20050125595A1 (en) Non-volatile semiconductor memory
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
US6469932B2 (en) Memory with row redundancy
US6711056B2 (en) Memory with row redundancy
JP4439539B2 (ja) 不揮発性半導体メモリ及びそのテスト方法
JP2001273798A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee