JPH06259987A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH06259987A
JPH06259987A JP5048465A JP4846593A JPH06259987A JP H06259987 A JPH06259987 A JP H06259987A JP 5048465 A JP5048465 A JP 5048465A JP 4846593 A JP4846593 A JP 4846593A JP H06259987 A JPH06259987 A JP H06259987A
Authority
JP
Japan
Prior art keywords
signal
redundant
memory cell
outside
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5048465A
Other languages
English (en)
Inventor
Yuko Ozeki
祐子 尾関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5048465A priority Critical patent/JPH06259987A/ja
Priority to KR1019940004006A priority patent/KR960013026B1/ko
Priority to DE4407954A priority patent/DE4407954C2/de
Priority to US08/208,210 priority patent/US5422851A/en
Publication of JPH06259987A publication Critical patent/JPH06259987A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 VRAMまたはDRAMの冗長回路が使用さ
れているか否かを新たな端子を設けることなく、容易か
つ正確に外部から確認できるようにする。 【構成】 引用信号発生回路15からの引用信号QSF
とヒューズ回路20からの冗長信号*RDDとを指令信
号発生回路30からの指令信号*CMDによって選択し
て1つのモニタ端子32から出力するように構成し、そ
の指令信号*CMDを外部から入力される制御信号*R
AS,*CASおよびAiに基づいて生成するようにし
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体記憶装置に関
し、より特定的には、冗長回路が使用されているか否か
を確認できるDRAM、VRAMなどの半導体記憶装置
に関する。
【0002】
【従来の技術】図9は、従来のビデオランダムアクセス
メモリ(以下「VRAM」という)の全体構成を示すブ
ロック図である。図9を参照して、このVRAMは、メ
モリセルアレイ1、行デコーダ2、列デコーダ3、アド
レスバッファ4、アドレス端子5、ランダム入出力バッ
ファ6、およびランダム入出力端子7を含む。
【0003】メモリセルアレイ1は、行および列からな
るマトリクス状に配列された複数のメモリセルを含む。
行デコーダ2は、アドレスバッファ4からのアドレス信
号に従ってメモリセルアレイ1の任意の1行を選択す
る。列デコーダ3は、アドレスバッファ4からのアドレ
ス信号に従ってメモリセルアレイ1の任意の1列を選択
する。アドレスバッファ4は、アドレス端子5からの外
部アドレス信号を内部アドレス信号に変換する。アドレ
ス端子5は、外部からアドレス信号を入力するためのも
のである。ランダム入出力バッファ6は、ランダム入出
力端子7からのデータ信号WIOiを行デコーダ2およ
び列デコーダ3により選択されたメモリセルアレイ1の
1つのメモリセルへ与え、あるいは行デコーダ2および
列デコーダ3により選択されたメモリセルアレイ1の1
つのメモリセルからのデータ信号をランダム入出力端子
7へ与える。ランダム入出力端子7は、外部から入力さ
れたデータ信号WIOiをランダム入出力バッファ6へ
与え、あるいはランダム入出力バッファ6からのデータ
信号を外部へ出力するためのものである。
【0004】このVRAMは、さらに、データ転送バス
8、シリアルレジスタ9、シリアルセレクタ10、シリ
アルクロックバッファ11、シリアルクロック端子1
2、シリアル入出力バッファ13、シリアル入出力端子
14、引用信号発生回路15、および引用端子16を含
む。
【0005】データ転送バス8は、メモリセルアレイ1
の任意の1行とシリアルレジスタ9との間で相互にデー
タを転送する。シリアルレジスタ9は、メモリセルアレ
イ1の1行を構成するメモリセルと同数のレジスタ素子
を含み、メモリセルアレイ1の任意の1行を構成するメ
モリセルから転送されたデータをそれらレジスタ素子に
格納し、それらデータを上位側半数のレジスタ素子に格
納されたデータと下位側半数のレジスタ素子に格納され
たデータとに分割し、それぞれのデータをシリアルに出
力する。
【0006】このシリアルレジスタ9はさらに、シリア
ル入出力バッファ13から入力されたデータをそれらレ
ジスタ素子に格納し、それらデータをメモリセルアレイ
1の任意の1行を構成するメモリセルへ転送する。シリ
アルセレクタ10は、シリアルレジスタ9のレジスタ素
子をシリアルクロックバッファ11からのシリアルクロ
ックSCに応答して1つずつ選択し、それらレジスタ素
子に格納されているデータを出力させる。
【0007】シリアルクロックバッファ11は、シリア
ルクロック端子12からのシリアルクロックSCをシリ
アルセレクタ10へ与える。シリアル入出力バッファ1
3は、シリアルレジスタ9からのシリアルデータをシリ
アル入出力端子14へ与え、あるいはシリアル入出力端
子14からのシリアルデータSIOiをシリアルレジス
タ9へ与える。
【0008】引用信号発生回路15は、シリアルセレク
タ10からのカウンタ信号CTに基づいてシリアルレジ
スタ9における上位側および下位側のレジスタ素子のう
ちどちら側のレジスタ素子に格納されたデータが現在出
力されているのかを表わす引用信号QSFを発生し、そ
れを引用端子16へ与える。引用端子16は、引用信号
QSFを外部へ出力するためのものである。
【0009】このVRAMは、さらに、クロックジェネ
レータ17、および特殊機能選択端子18、アドレスス
トローブ制御端子19などの外部制御端子を含む。
【0010】クロックジェネレータ17は、外部制御端
子からの外部制御信号DSF、*RAS、*CAS、*
DT/*OE、および*WB/*WEに基づいて内部制
御信号を発生する。特殊機能選択端子18は、ブロック
ライト、ライトパービット、スプリットデータ転送など
の特殊機能を選択するため、特殊機能選択信号DSFを
外部から入力するためのものである。アドレスストロー
ブ制御端子19は、行アドレスまたは列アドレスを行デ
コーダ2または列デコーダ3へストローブするタイミン
グを表わす外部制御信号*RASまたは*CASを外部
から入力するためのものである。ここで、信号の前に付
されている*印は、その信号が負論理(“L”レベルの
ときに活性状態)であることを示す。
【0011】このVRAMは、さらに、ヒューズ回路2
0、および冗長回路21を含む。ヒューズ回路20は、
図10を参照して、冗長回路21を活性化するための冗
長信号*RDDを発生する。このヒューズ回路20は、
ヒューズFを含み、冗長回路21が使用されるときは、
レーザでヒューズFが切断されることによって冗長信号
*RDDとして“L”を発生する。冗長回路21は、予
備のメモリセル1aを含み、正規のメモリセルのうちに
不良のメモリセルが存在するとき、その不良のメモリセ
ルのアドレスが予めプログラムされることによって、そ
の不良のメモリセルに代わって予備のメモリセル1aを
機能させる。一般に、ヒューズ回路20および冗長回路
21は複数設けられていて、ある程度の数の不良は吸収
されるようになっている。
【0012】図11は、ヒューズ回路20、および冗長
回路21の一部を示す回路図である。図11を参照し
て、冗長回路21を使用する場合、ヒューズ回路20の
ヒューズFが切断され、冗長信号*RDDとして“L”
が出力される。この冗長信号*RDDにより、冗長回路
21の一部であるプログラム回路21aが活性化され
る。プログラム回路21aには予め不良のメモリセルの
アドレスがプログラムされていて、その不良のメモリセ
ルを活性化するような特定の列アドレスのデコード信号
CQiが入力されると、その不良のメモリセルに代えて
予備のメモリセルを選択することを表わす選択信号SL
が出力される。
【0013】このように冗長回路21には、数行および
/または数列を構成する予備のメモリセル1aが用意さ
れていて、メモリセルアレイ1のうちに不良のメモリセ
ルが存在する場合に、その不良のメモリセルを選択する
アドレス信号が入力されると、その不良のメモリセルの
代わりに予備のメモリセルが選択されるようになってい
る。したがって、メモリセルアレイ1の一部に欠陥が含
まれる場合でもそのメモリセルアレイ1を良品として使
用できる。
【0014】
【発明が解決しようとする課題】ところで、VRAMに
何らかの一般的な故障が生じたとき、その原因が冗長回
路が使用されていることによるものかどうかを確認した
い場合がある。ヒューズ回路20のヒューズFが切断さ
れているか否かを外部から確認する方法として、顕微鏡
を用いる方法があるが、モールド品の場合には、顕微鏡
によって確認することは不可能であった。
【0015】一方、顕微鏡を用いることなく、ヒューズ
回路20のヒューズFが切断されているか否かを確認で
きる方法が米国特許4,480,199号に開示されて
いる。この方法は、要約すれば、ヒューズが切断されて
いるときは、装置全体に流れる電流が減少することに着
目し、その電流を検出することによって冗長回路が使用
されているか否かを判別するものである。
【0016】しかし、このような方法では、ヒューズが
切断されているか否かを確認するテストのため、装置全
体の電流が増加するという欠点がある。また、ヒューズ
回路の数が多いほど、装置全体の電流が増加するという
欠点もある。さらに、ヒューズに流れる電流の値にはば
らつきがあるため、ヒューズが切断されているか否かを
正確に判別することは困難である。
【0017】このような問題を解決するものとして、ヒ
ューズが切断されているか否かのデータを、メモリセル
アレイからのデータを出力するための出力バッファを介
して読出すように構成された半導体記憶装置が特開昭6
3−217600号に開示されている。
【0018】図12は、この半導体記憶装置を示す回路
図である。図12を参照して、この半導体記憶装置は、
メモリセルアレイ1、出力バッファ回路22、ヒューズ
回路23、電源イニシャライズ回路24、およびトラン
スファゲート25,26を含む。
【0019】出力バッファ回路22は、通常はメモリセ
ルアレイ1からのデータを外部へ出力する。ヒューズ回
路23は、上記ヒューズ回路20に相当し、その出力ノ
ードN2は、ヒューズFが切断されていないとき“L”
となり、ヒューズFが切断されているとき“H”とな
る。電源イニシャライズ回路24は、電源が投入された
ことを検知してパルス信号φを発生する。トランスファ
ゲート25および26は、電源イニシャライズ回路24
からのパルス信号φに応答して交互に導通状態または非
導通状態となる。
【0020】この半導体記憶装置によれば、装置全体に
流れる電流を増加させることなく、ヒューズFが切断さ
れているか否かを確認できるが、電源が投入された直後
においては、各ノードおよびトランジスタは不安定であ
るため、ヒューズFが切断されているか否かを正確に確
認するには不十分である。また、電源が投入されること
によって発生されたパルス信号φが利用されているた
め、再度それを確認するためには一旦電源を切る必要が
あり、実用性に欠ける。
【0021】この発明の目的は、冗長回路が使用されて
いるか否かを外部から容易に確認できる半導体記憶装置
を提供することである。
【0022】この発明の他の目的は、冗長回路が使用さ
れているか否かを顕微鏡を用いることなく、確認できる
半導体記憶装置を提供することである。
【0023】この発明のさらに他の目的は、モールドタ
イプの半導体記憶装置であっても冗長回路が使用されて
いるか否かを確認できるようにすることである。
【0024】この発明のさらに他の目的は、消費電流を
増加させることなく、冗長回路が使用されているか否か
を確認できる半導体記憶装置を提供することである。
【0025】この発明のさらに他の目的は、冗長回路が
使用されているか否かを正確に確認できる半導体記憶装
置を提供することである。
【0026】この発明のさらに他の目的は、任意のタイ
ミングで冗長回路が使用されているか否かを確認できる
半導体記憶装置を提供することである。
【0027】この発明のさらに他の目的は、新たに端子
を設けることなく、既存の端子から冗長回路が使用され
ているか否かを確認できる半導体記憶装置を提供するこ
とである。
【0028】
【課題を解決するための手段】この発明は、要約すれ
ば、ランダムアクセスによってデータの読出および書込
を行なうとともに、冗長回路が使用されているか否かを
確認できる半導体記憶装置であって、メモリセルアレイ
と、冗長手段と、ヒューズ手段と、検出手段とを含む。
メモリセルアレイは、行および列からなるマトリクス状
に配列された複数のメモリセルを含む。冗長手段は、予
備のメモリセルを含み、複数のメモリセルのうちに不良
のメモリセルが存在するとき、その不良のメモリセルの
アドレスをプログラムすることによってその不良のメモ
リセルに代わって予備のメモリセルを機能させる。ヒュ
ーズ手段は、冗長手段が使用されているか否かを表わす
冗長信号を発生する。検出手段は、外部からの入力信号
に基づいて、冗長信号を検出して外部へ出力する。
【0029】また、上記半導体記憶装置はさらに、アド
レス信号を外部から入力するためのアドレス端子を含
み、上記検出手段は、メモリセルに格納されたデータを
保持するためのリフレッシュが実行される間に、少なく
ともアドレス端子からの入力信号に基づいて、冗長信号
を検出して外部へ出力する。
【0030】また、上記半導体記憶装置はさらに、特殊
機能選択信号を外部から入力するための特殊機能選択端
子を含み、上記検出手段は、メモリセルに格納されたデ
ータを保持するためのリフレッシュが実行される間に、
少なくとも特殊機能選択端子からの入力信号に基づい
て、冗長信号を検出して外部へ出力する。
【0031】一方、上記半導体記憶装置において、上記
検出手段は、外部からの入力信号に基づいて指令信号を
発生する指令信号発生手段と、指令信号に応答して、冗
長信号を検出して外部へ出力するスイッチング手段とを
含む。
【0032】この発明の他の局面に従うと、この発明
は、ランダムアクセスによってデータの読出および書込
を行ない、かつ、シリアルアクセスによって少なくとも
データの読出を行なうとともに、冗長回路が使用されて
いるか否かを確認できる半導体記憶装置であって、メモ
リセルアレイと、シリアルレジスタ手段と、引用信号発
生手段と、冗長手段と、ヒューズ手段と、選択手段と、
モニタ端子とを含む。シリアルレジスタ手段は、メモリ
セルアレイの1行を構成するメモリセルと同数のレジス
タ素子を含み、少なくともメモリセルアレイの任意の1
行を構成するメモリセルから転送されたデータをそれら
レジスタ素子に格納し、それらデータを上位側半数のレ
ジスタ素子に格納されたデータと下位側半数のレジスタ
素子に格納されたデータとに分割してシリアルに外部へ
出力する。引用信号発生手段は、上位側および下位側の
レジスタ素子のうちどちら側のレジスタ素子に格納され
たデータが出力されているのかを表わす引用信号を発生
する。選択手段は、外部からの入力信号に基づいて、引
用信号および冗長信号のどちらかを選択する。モニタ端
子は、選択手段により選択された信号を外部へ出力する
ためのものである。
【0033】また、上記半導体記憶装置はさらに、アド
レス端子を含み、上記選択手段は、リフレッシュが実行
される間に、少なくともアドレス端子からの入力信号に
基づいて、選択信号および冗長信号のどちらかを選択す
る。
【0034】また、上記半導体記憶装置はさらに、特殊
機能選択端子を含み、上記選択手段は、リフレッシュが
実行される間に、少なくとも特殊機能選択端子からの入
力信号に基づいて、選択信号および冗長信号のどちらか
を選択する。
【0035】一方、上記半導体記憶装置において、上記
選択手段は、外部からの入力信号に基づいて指令信号を
発生する指令信号発生手段と、指令信号に応答して、引
用信号および冗長信号のどちらかを選択する切換手段と
を含む。
【0036】
【作用】この発明に従った半導体記憶装置によれば、冗
長手段が使用されているか否かを表わす冗長信号がヒュ
ーズ手段により発生され、検出手段により外部からの入
力信号に基づいてその冗長信号が検出されて外部へ出力
される。したがって、冗長手段が使用されているか否か
を顕微鏡を用いることなく、しかも消費電流を増加させ
ることなく、外部から正確に確認することができる。ま
た、外部からの入力信号に基づいて冗長信号が検出され
るので、任意のタイミングで冗長手段が使用されている
か否かを確認することができる。
【0037】また、この発明の他の半導体記憶装置によ
れば、引用信号発生手段により引用信号が発生される一
方、ヒューズ手段により冗長信号が発生される。そし
て、選択手段により外部からの入力信号に基づいてそれ
ら引用信号および冗長信号のどちらかが選択され、その
選択された信号がモニタ端子から外部へ出力される。し
たがって、冗長回路が使用されているか否かを顕微鏡を
用いることなく、しかも消費電流を増加させることな
く、正確に外部から確認することができる。また、外部
からの入力信号に基づいて、引用信号および冗長信号の
どちらかが選択されるので、任意のタイミングで冗長手
段が使用されているか否かを確認することができる。さ
らに、冗長信号を外部へ出力するための端子と、引用信
号を外部へ出力するための端子とが兼用されているの
で、冗長信号を出力するための端子を新たに設ける必要
がなく、非常に実用的である。
【0038】
【実施例】次に、この発明に従った半導体記憶装置の実
施例について図面を参照しながら詳しく説明する。 [第1実施例]図2は、この発明の第1実施例であるV
RAMの全体構成を示すブロック図で、図1は図2に示
したVRAMの主要部を示すブロック図である。
【0039】図2を参照して、このVRAMは、メモリ
セルアレイ1と、行デコーダ2と、列デコーダ3と、ア
ドレスバッファ4と、アドレス端子5と、ランダム入出
力バッファ6と、ランダム入出力端子7とを含む。
【0040】このVRAMはさらに、データ転送バス8
と、シリアルレジスタ9と、シリアルセレクタ10と、
シリアルクロックバッファ11と、シリコンクロック端
子12と、シリコン入出力バッファ13と、シリアル入
出力端子14と、引用信号発生回路15とを含む。
【0041】このVRAMはさらに、クロックジェネレ
ータ17と、特殊機能選択端子18、アドレスストロー
ブ制御端子19などの外部制御端子とを含む。
【0042】すなわち、このVRAMは、ランダムアク
セスによってデータの読出および書込を行ない、かつ、
シリアルアクセスによってデータの読出および書込を行
なう半導体記憶装置である。ここで、従来のVRAMを
示した図9と同一符号で示す部分は、従来のものと同一
または相当するものであることを示す。このことは、そ
の他の図面においても同様である。
【0043】このVRAMはさらに、ヒューズ回路20
と、冗長回路21とを含む。このVRAMはさらに、従
来と異なり、指令信号発生回路30と、切換器31と、
モニタ端子32とを含む。
【0044】指令信号発生回路30は、アドレスバッフ
ァ4からのアドレス信号Aiおよびクロックジェネレー
タ17からの内部制御信号を受け、それら信号に基づい
て指令信号*CMDを発生する。切換器31は、指令信
号発生回路30からの指令信号*CMDに応答して、引
用信号発生回路15からの引用信号QSFと、ヒューズ
回路20からの冗長信号*RDDとを選択し、いずれか
の信号QSFまたは*RDDをモニタ端子32へ与え
る。モニタ端子32は、切換器31により選択されたい
ずれかの信号QSFまたは*RDDを外部へ出力するた
めのもので、従来の引用端子16に冗長信号*RDDを
外部へ出力するという役割を付加したものである。
【0045】このヒューズ回路20は、図1を参照し
て、ヒューズFと、抵抗器R1と、2つのNANDゲー
トN1およびN2とを含む。
【0046】このヒューズ回路20は、冗長回路21が
使用されているか否かを表わす冗長信号*RDDを発生
するもので、設けられた冗長回路21と同じ個数だけ設
けられている。また、切換器31は、2つのトランスフ
ァゲートT1およびT2と、2つのインバータI1およ
びI2とを含む。これらトランスファゲートT1および
T2は、指令信号発生回路30からの指令信号*CMD
に応答して交互にターンオンされることによって冗長信
号*RDDまたは引用信号QSFをモニタ端子32へ与
える。
【0047】図3は、図1および図2に示した指令信号
発生回路30の一例をその周辺回路とともに示す回路図
である。図3を参照して、指令信号発生回路30は、ト
ランスファゲートT3と抵抗器R2とを含む。図3に示
した指令信号発生回路30以外の周辺回路は、従来のV
RAMにも存在する。図3において、ANDゲートN3
は、内部制御信号*RASに従って外部アドレス信号A
iをアドレスデコーダへ与える。トランスミッションゲ
ートT4は、*CASビフォア*RASリフレッシュサ
イクル(以下「CBRリフレッシュサイクル」という)
において、外部アドレスAiが内部アドレスとしてデコ
ーダへ転送されないようにする。トランスミッションゲ
ートT5は、CBRリフレッシュサイクルにおいて、リ
フレッシュカウンタ33からの内部アドレス信号がデコ
ーダへ転送されるようにする。
【0048】指令信号発生回路30のトランスミッショ
ンゲートT3は、CBRリフレッシュサイクルにおい
て、外部から入力されたアドレス信号Aiを指令信号*
CMDとして切換器31へ与える。抵抗器R2は、トラ
ンスミッションゲートT3が非導通状態のときにおける
出力ノードを電源電圧に引上げるプルアップ抵抗であ
る。
【0049】次に、このVRAMの動作について説明す
る。まず冗長回路21が使用されている場合は、ヒュー
ズ回路20のヒューズFがレーザにより切断されてい
る。このヒューズ回路20において、制御信号*POR
は電源が投入されてから一定時間経過後に“L”となる
信号である。したがって、電源が投入されてから一定時
間が経過すると、冗長信号*RDDとして“L”が出力
される。これにより、図11に示したプログラム回路2
1aが活性化され、冗長回路21が使用される。
【0050】このような状態で図4のタイミングチャー
トに示すCBRリフレッシュサイクルが実行されると、
クロックジェネレータ17により内部制御信号CBRが
生成される。内部制御信号CBRは、CBRリフレッシ
ュサイクルにおいて、制御信号*RASの立下がり時に
制御信号*CASが“L”であれば立上がり、制御信号
*RASの立上がり時に立下がる信号である。
【0051】CBRリフレッシュサイクルが実行され、
内部制御信号CBRが“H”となると、トランスファゲ
ートT4がオフになると同時に、トランスファゲートT
5がオンになる。このため、外部アドレスは遮断され、
その代わりにリフレッシュカウンタ33からの内部アド
レスがアドレスデコーダへ与えられる。これにより、メ
モリセルに格納されたデータを保持するためのリフレッ
シュが実行される。
【0052】一方、内部制御信号CBRが“H”となる
と、指令信号発生回路30のトランスファゲートT3が
オンになる。このとき所定のアドレス端子5から制御信
号Aiとして“H”が入力されると、内部制御信号*R
ASが入力されているANDゲートN3により内部制御
信号Ai1が生成され、それがトランスファゲートT3
を介して指令信号*CMDとして出力される。
【0053】すなわち、図4に示す第1のCBRリフレ
ッシュサイクル期間CBR1において、アドレス端子5
から制御信号Aiとして“H”が入力されると、指令信
号*CMDとして“L”が出力される。一方、第2のC
BRリフレッシュサイクル期間CBRにおいて、アドレ
ス端子5から制御信号Aiとして“L”が入力される、
つまりその端子5が通常の状態であると、指令信号*C
MDとして“H”が出力される。
【0054】次に、この指令信号発生回路30により発
生された指令信号*CMDが切換器31へ与えられる。
指令信号*CMDとして“L”が与えられると、切換器
31のトランスファゲートT1はオンになると同時に、
トランスファゲートT2はオフになる。したがって、引
用信号発生回路15からの引用信号QSFはトランスフ
ァゲートT2により遮断され、ヒューズ回路20からの
冗長信号*RDDがトランスファゲートT1を介してモ
ニタ端子32へ与えられ、このモニタ端子32から外部
へ出力される。したがって、この“L”状態にある冗長
信号*RDDを検出することによって冗長回路21が使
用されているということを確認することができる。
【0055】一方、指令信号*CMDとして“H”が与
えられると、切換器31のトランスファゲートT1はオ
フになると同時に、トランスファゲートT2はオンにな
る。したがって、ヒューズ回路20からの冗長信号*R
DDはトランスファゲートT1により遮断され、引用信
号発生回路15からの引用信号QSFがトランスファゲ
ートT2を介してモニタ端子32へ与えられ、このモニ
タ端子32から外部へ出力される。したがって、通常の
場合は引用信号QSFを検出することができる。
【0056】次に冗長回路21が使用されていない場合
は、ヒューズ回路20のヒューズFは切断されていない
ので、冗長信号*RDDとして“H”が出力される。し
たがって、CBRリフレッシュサイクル期間中にアドレ
ス端子5から制御信号Aiとして“H”が入力される
と、“L”状態にある指令信号*CMDが指令信号発生
回路30から切換器31へ与えられ、“H”状態にある
冗長信号*RDDがモニタ端子32から出力される。し
たがって、この“H”状態にある冗長信号*RDDを検
出することによって冗長回路21が使用されていないと
いうことを確認することができる。
【0057】以上のように、このVRAMによれば、顕
微鏡を用いることなく、冗長回路21が使用されている
か否かを確認することができ、たとえモールドタイプの
VRAMであっても同様に冗長回路21が使用されてい
るか否かを確認することができる。
【0058】また、このVRAMは、外部から制御信号
*RAS,*CASおよびAiを入力することによって
冗長信号*RDDを検出するように構成されているの
で、任意のタイミングで冗長信号*RDDを検出するこ
とができ、電源が投入された直後のような動作状態が不
安定なときを避けて冗長信号*RDDを検出することが
できる。そのため、正確に冗長回路21が使用されてい
るか否かを確認することができる。しかも、CBRリフ
レッシュサイクル期間を長くすることによって、より安
定した冗長信号*RDDを検出することもできる。
【0059】また、このVRAMは、従来のVRAMに
存在する引用端子(この実施例では特にモニタ端子と称
した)から、冗長回路21が使用されているか否かを確
認するときだけ冗長信号*RDDを出力するように構成
されているので、新しい端子を追加する必要はなく極め
て実用的である。
【0060】また、このVRAMは、米国特許4,48
0,199号に開示された半導体記憶装置のように必要
以上に動作電流が増加するということもない。
【0061】さらに、冗長信号*RDDを検出するため
に入力する制御信号*RAS,*CASおよびAiは、
すべて既存のVRAMのある入力端子5および19から
入力されているので、新たに端子を設ける必要がない。
特に、制御信号AiはCBRリフレッシュサイクル期間
中は使用されないアドレス端子5から入力されているの
で、新たに端子を設ける必要がないのである。 [第2実施例]図5は、この発明に従った第2実施例で
あるVRAMの全体構成を示すブロック図である。
【0062】図5を参照して、このVRAMは主とし
て、メモリセルアレイ1と、シリアルレジスタ9と、引
用信号発生回路15と、図示しない冗長回路と、ヒュー
ズ回路20と、クロックジェネレータ34と、切換器3
1と、モニタ端子32とを含む。ここで、第1実施例を
示した図2と同一符号で示す部分は、それと同一または
相当するものであることを示す。
【0063】したがって、このVRAMが第1実施例で
あるVRAMと異なるところはクロックジェネレータ3
4だけである。このクロックジェネレータ34は、図6
に示すようなNANDゲートN4を含む。このNAND
ゲートN4は内部制御信号CBRおよびDSFRを受
け、指令信号*CMDを出力する。内部制御信号DSF
Rは、特殊機能選択端子18からの特殊機能選択信号D
SFの立上がり時に立上がり、制御信号*RASの立上
がり時に立下がる信号である。
【0064】したがって図7のタイミングチャートに示
すように、第3のCBRリフレッシュサイクル期間CB
R3において、特殊機能選択信号DSFとして“H”が
特殊機能選択端子18から入力されると、その特殊機能
選択信号DSFが立上がると同時に立上がり、制御信号
*RASが立上がると同時に立下がる内部制御信号DS
FRが生成される。この内部制御信号DSFRとCBR
リフレッシュサイクルによって生成された内部制御信号
CBRとがNANDゲートN4によって論理演算され、
その結果が指令信号*CMDとして出力される。したが
って、内部制御信号CBRが“H”で、かつ、内部制御
信号DSFRが“H”であれば指令信号*CMDとして
“L”が出力される。この“L”状態にある指令信号*
CMDが切換器31へ与えられると、ヒューズ回路20
からの冗長信号*RDDがモニタ端子32から出力され
る。
【0065】したがって、この冗長信号*RDDが
“L”であれば冗長回路が使用されているということを
確認でき、冗長信号*RDDが“H”であれば冗長回路
が使用されていないということを確認できる。
【0066】なお、図7のタイミングチャートに示すよ
うに、第4のCBRリフレッシュサイクル期間CBR4
において、特殊機能選択信号DSFとして“L”が入力
されているときは通常のリフレッシュ動作が行なわれ、
指令信号*CMDとして“H”が出力されるので、引用
信号発生回路15からの引用信号QSFは通常通りモニ
タ端子32から出力される。
【0067】以上のように、このVRAMによれば、前
述した第1実施例と同様に、冗長回路が使用されている
か否かを正確かつ容易に確認することができる。また同
様に、任意のタイミングで冗長信号*RDDを検出でき
るので、より正確に冗長回路が使用されているか否かを
確認することができる。さらに、このVRAMは、指令
信号*CMDを生成するために入力される信号*RA
S,*CASおよびDSFも、冗長回路が使用されてい
るか否かを表わす冗長信号*RDDも、ともに既存のV
RAMにある端子から入力または出力するように構成さ
れているので、新たに端子を設ける必要はなく、極めて
実用的である。 [第3実施例]図8は、この発明に従った第3実施例で
あるDRAMの全体構成を示すブロック図である。
【0068】図8を参照して、このDRAMは、メモリ
セルアレイ1と、アドレスバッファ4と、指令信号発生
回路35と、クロックジェネレータ36と、ヒューズ回
路20と、図示しない冗長回路と、スイッチング素子3
7と、検出端子38とを含む。ここで、前述したVRA
Mと同一符号で示す部分は、それと同一または相当する
ものであることを示す。
【0069】したがって、このDRAMが前述したVR
AMと異なる主なところは、指令信号発生回路35およ
びスイッチング素子37が存在するところと、シリアル
レジスタ、シリアルセレクタなどシリアルアクセスによ
ってデータの読出および書込を行なうための構成部分が
存在しないところである。すなわち、このDRAMはラ
ンダムアクセスによってのみデータの読出および書込を
行なう半導体記憶装置である。
【0070】指令信号発生回路35は、アドレスバッフ
ァ4からの内部制御信号Aiおよびクロックジェネレー
タ36からの内部制御信号を受け、指令信号*CMDを
発生する。スイッチング素子37は、たとえばトランス
ファゲートを含み、指令信号発生回路35からの指令信
号*CMDに応答して、ヒューズ回路20からの冗長信
号*RDDを検出し、それを検出端子38を介して外部
へ出力する。クロックジェネレータ36は、外部制御端
子から入力された外部制御信号*RASおよび*CAS
などに基づいて、種々の内部制御信号を発生するもの
で、前述したクロックジェネレータ17と異なるところ
は、VRAMだけに必要な内部制御信号を発生しないと
ころである。
【0071】このDRAMによれば、CBRリフレッシ
ュサイクル期間内にアドレス端子5から制御信号Aiが
入力されると、この制御信号Aiとクロックジェネレー
タ36からの内部制御信号とを受けた指令信号発生回路
35により指令信号*CMDが発生される。この指令信
号*CMDが“L”であればスイッチング素子37を構
成する、たとえばトランスファゲートがオンになり、ヒ
ューズ回路20からの冗長信号*RDDがそのトランス
ファゲートを介して検出端子38へ与えられる。そし
て、この検出端子38から冗長信号*RDDが外部へ出
力される。
【0072】このため、冗長回路が使用されているか否
かを容易かつ正確に確認することができる。また、この
DRAMは、アドレス端子5および外部制御端子19か
らの入力信号に基づいて、冗長信号*RDDを検出して
外部へ出力するように構成されているので、任意のタイ
ミングで冗長信号*RDDを検出することが可能であ
る。
【0073】以上、この発明に従った種々の実施例を説
明したが、この発明は上述した実施例に限定されること
なく、その他の態様でも実施することができる。
【0074】たとえば第1および第2の実施例において
は、2つのトランスファゲートを交互にオンまたはオフ
にすることによって引用信号QSFと冗長信号*RDD
とを選択するように構成されているが、引用信号QSF
および冗長信号*RDDのどちらかを選択するものであ
れば、いかなる手段が用いられてもよい。
【0075】また、第1ないし第3の実施例において
は、アドレス端子5、特殊機能選択端子18、外部制御
端子19からの入力信号に基づいて指令信号*CMDを
生成しているが、それら以外の端子からの入力信号に基
づいて指令信号*CMDを生成するようにしてもよい。
要するに、外部からの入力信号に基づいて、冗長信号を
検出して外部へ出力するようにすればよい。ただし、リ
フレッシュが実行される間に入力される入力信号に基づ
かなくともよい。
【0076】その他、第1および第2の実施例におい
て、データ転送バス8は双方向のデータ転送が可能であ
るが、少なくともメモリセルアレイ1からシリアルレジ
スタ9へデータを転送できるものであればよい。また、
シリアルレジスタは少なくともそれらレジスタ素子に格
納されたデータをシリアルに外部へ出力するものであれ
ばよく、シリアルに外部から入力できるものでなくても
よい。
【0077】
【発明の効果】この発明に従った請求項1に記載の半導
体記憶装置は、外部からの入力信号に基づいて、冗長信
号を検出して外部へ出力するようにされているので、冗
長回路が使用されているか否かを容易かつ正確に確認す
ることができる。しかも、冗長信号を検出するタイミン
グが外部からの入力信号に基づいているので、任意のタ
イミングで冗長回路が使用されているか否かを確認する
ことができる。
【0078】また、この発明に従った請求項2または請
求項3に記載の半導体記憶装置によれば、アドレス端子
または特殊機能選択端子からの入力信号に基づいて、冗
長信号を検出して外部へ出力するようにされているの
で、新たに端子を設ける必要はなく、極めて実用的であ
る。
【0079】一方、この発明に従った請求項5に記載の
半導体記憶装置は、外部からの入力信号に基づいて、引
用信号および冗長信号のどちらかを選択するようにさ
れ、その選択された信号を1つのモニタ端子から外部へ
出力するようにされているので、従来引用信号を外部へ
出力するための引用端子が冗長信号を外部へ出力するた
めにも用いられている。このため、冗長信号を外部へ出
力するための新たな端子を設ける必要がなく、極めて実
用的である。
【0080】また、この発明に従った請求項6または請
求項7に記載の半導体記憶装置は、アドレス端子または
特殊機能選択端子から入力される信号に基づいて、選択
信号および冗長信号のどちらかを選択し、その選択され
た信号を外部へ出力するようにされているので、冗長信
号を選択するために必要となる入力信号のための新たな
端子を設ける必要がなく、極めて実用的である。
【図面の簡単な説明】
【図1】この発明に従った半導体記憶装置の第1実施例
であるVRAMの要部を示すブロック図である。
【図2】図1にその要部を示したVRAMの全体構成を
示すブロック図である。
【図3】図1および図2に示したVRAMの指令信号発
生回路およびその周辺回路を示す回路図である。
【図4】図1ないし図3に示したVRAMの動作を説明
するためのタイミングチャートである。
【図5】この発明に従った半導体記憶装置の第2実施例
であるVRAMの全体構成を示すブロック図である。
【図6】図5に示したVRAMのクロックジェネレータ
の要部を示す回路図である。
【図7】図5および図6に示したVRAMの動作を説明
するためのタイミングチャートである。
【図8】この発明に従った半導体記憶装置の第3実施例
であるDRAMの全体構成を示すブロック図である。
【図9】従来のVRAMの全体構成を示すブロック図で
ある。
【図10】図9に示したVRAMの一部を示すブロック
図である。
【図11】図10に示した冗長回路の一部をより詳細に
示した回路図である。
【図12】従来の半導体記憶装置の他の例を示すブロッ
ク図である。
【符号の説明】
1 メモリセルアレイ 4 アドレスバッファ 5 アドレス端子 9 シリアルレジスタ 10 シリアルセレクタ 15 引用信号発生回路 17,34,36 クロックジェネレータ 18 特殊機能選択端子 19 外部制御端子 20 ヒューズ回路 21 冗長回路 21a プログラム回路 30,35 指令信号発生回路 31 切換器 32 モニタ端子 37 スイッチング素子 38 検出端子

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ランダムアクセスによってデータの読出
    および書込を行なう半導体記憶装置であって、 行および列からなるマトリクス状に配列された複数のメ
    モリセルを含むメモリセルアレイと、 予備のメモリセルを含み、前記複数のメモリセルのうち
    に不良のメモリセルが存在するとき、その不良のメモリ
    セルのアドレスをプログラムすることによって、その不
    良のメモリセルに代わって前記予備のメモリセルを機能
    させる冗長手段と、 前記冗長手段を使用するか否かを表わす冗長信号を発生
    するヒューズ手段と、 外部からの入力信号に基づいて、前記冗長信号を検出し
    て外部へ出力する検出手段とを含む、半導体記憶装置。
  2. 【請求項2】 前記半導体記憶装置はさらに、アドレス
    信号を外部から入力するためのアドレス端子を含み、 前記検出手段は、前記メモリセルに格納されたデータを
    保持するためのリフレッシュが実行される間に、少なく
    とも前記アドレス端子からの入力信号に基づいて、前記
    冗長信号を検出して外部へ出力する、請求項1に記載の
    半導体記憶装置。
  3. 【請求項3】 前記半導体記憶装置はさらに、特殊機能
    選択信号を外部から入力するための特殊機能選択端子を
    含み、 前記検出手段は、前記メモリセルに格納されたデータを
    保持するためのリフレッシュが実行される間に、少なく
    とも前記特殊機能選択端子からの入力信号に基づいて、
    前記冗長信号を検出して外部へ出力する、請求項1に記
    載の半導体記憶装置。
  4. 【請求項4】 前記検出手段は、 外部からの入力信号に基づいて指令信号を発生する指令
    信号発生手段と、 前記指令信号に応答して、前記冗長信号を検出して外部
    へ出力するスイッチング手段とを含む、請求項1に記載
    の半導体記憶装置。
  5. 【請求項5】 ランダムアクセスによってデータの読出
    および書込を行ない、かつ、シリアルアクセスによって
    少なくともデータの読出を行なう半導体記憶装置であっ
    て、 行および列からなるマトリクス状に配列された複数のメ
    モリセルを含むメモリセルアレイと、 前記メモリセルアレイの1行を構成するメモリセルと同
    数のレジスタ素子を含み、少なくとも前記メモリセルア
    レイの任意の1行を構成するメモリセルから転送された
    データをそれらレジスタ素子に格納し、それらデータを
    上位側半数のレジスタ素子に格納されたデータと下位側
    半数のレジスタ素子に格納されたデータとに分割してシ
    リアルに外部へ出力するシリアルレジスタ手段と、 前記上位側および下位側のレジスタ素子のうちどちら側
    のレジスタ素子に格納されたデータが出力されているの
    かを表わす引用信号を発生する引用信号発生手段と、 予備のメモリセルを含み、前記複数のメモリセルのうち
    に不良のメモリセルが存在するとき、その不良のメモリ
    セルのアドレスをプログラムすることによって、その不
    良のメモリセルに代わって前記予備のメモリセルを機能
    させる冗長手段と、 前記冗長手段を使用するか否かを表わす冗長信号を発生
    するヒューズ手段と、 外部からの入力信号に基づいて、前記引用信号および前
    記冗長信号のどちらかを選択する選択手段と、 前記選択手段により選択された信号を外部へ出力するた
    めのモニタ端子とを含む、半導体記憶装置。
  6. 【請求項6】 前記半導体記憶装置はさらに、アドレス
    信号を外部から入力するためのアドレス端子を含み、 前記選択手段は、前記メモリセルに格納されたデータを
    保持するためのリフレッシュが実行される間に、少なく
    とも前記アドレス端子からの入力信号に基づいて、前記
    選択信号および前記冗長信号のどちらかを選択する、請
    求項5に記載の半導体記憶装置。
  7. 【請求項7】 前記半導体記憶装置はさらに、特殊機能
    選択信号を外部から入力するための特殊機能選択端子を
    含み、 前記選択手段は、前記メモリセルに格納されたデータを
    保持するためのリフレッシュが実行される間に、少なく
    とも前記特殊機能選択端子からの入力信号に基づいて、
    前記選択信号および前記冗長信号のどちらかを選択す
    る、請求項4に記載の半導体記憶装置。
  8. 【請求項8】 前記選択手段は、 外部からの入力信号に基づいて指令信号を発生する指令
    信号発生手段と、 前記指令信号に応答して、前記引用信号および前記冗長
    信号のどちらかを選択する切換手段とを含む、請求項5
    に記載の半導体記憶装置。
JP5048465A 1993-03-10 1993-03-10 半導体記憶装置 Withdrawn JPH06259987A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5048465A JPH06259987A (ja) 1993-03-10 1993-03-10 半導体記憶装置
KR1019940004006A KR960013026B1 (ko) 1993-03-10 1994-03-02 용장회로의 사용을 확인할 수 있는 반도체 기억장치
DE4407954A DE4407954C2 (de) 1993-03-10 1994-03-09 Halbleiterspeichereinrichtung
US08/208,210 US5422851A (en) 1993-03-10 1994-03-10 Semiconductor memory device capable of verifying use of redundant circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5048465A JPH06259987A (ja) 1993-03-10 1993-03-10 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH06259987A true JPH06259987A (ja) 1994-09-16

Family

ID=12804127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5048465A Withdrawn JPH06259987A (ja) 1993-03-10 1993-03-10 半導体記憶装置

Country Status (4)

Country Link
US (1) US5422851A (ja)
JP (1) JPH06259987A (ja)
KR (1) KR960013026B1 (ja)
DE (1) DE4407954C2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US5668818A (en) * 1996-08-06 1997-09-16 Hewlett-Packard Co. System and method for scan control of a programmable fuse circuit in an integrated circuit
KR100921830B1 (ko) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 모니터링 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480199A (en) * 1982-03-19 1984-10-30 Fairchild Camera & Instrument Corp. Identification of repaired integrated circuits
EP0241203A3 (en) * 1986-04-03 1989-08-09 Advanced Micro Devices, Inc. Detecting repaired memory devices
JP2534697B2 (ja) * 1987-03-06 1996-09-18 日本電気株式会社 半導体記憶装置
JPH03160695A (ja) * 1989-11-17 1991-07-10 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR960013026B1 (ko) 1996-09-25
KR940022577A (ko) 1994-10-21
DE4407954C2 (de) 1997-03-06
US5422851A (en) 1995-06-06
DE4407954A1 (de) 1994-09-15

Similar Documents

Publication Publication Date Title
EP0029322B1 (en) Semiconductor memory device with redundancy
KR100386442B1 (ko) 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의동시어드레스방법
US5638331A (en) Burn-in test circuit and method in semiconductor memory device
EP0031386B1 (en) Semiconductor memory device
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
KR970006221B1 (ko) 반도체 기억장치
JPS62222500A (ja) 半導体記憶装置
US6590815B2 (en) Semiconductor memory device and method for its test
US20010050871A1 (en) Semiconductor memory integrated circuit
US5703816A (en) Failed memory cell repair circuit of semiconductor memory
JP2003123500A (ja) 半導体装置
EP0553788B1 (en) Semiconductor memory device incorporating redundancy memory cells having parallel test function
JP4266254B2 (ja) 半導体記憶装置
US6940767B2 (en) Semiconductor memory device having a plurality of signal lines for writing and reading data
US6528817B1 (en) Semiconductor device and method for testing semiconductor device
JP2974219B2 (ja) 半導体記憶装置のテスト回路
USRE41013E1 (en) Method of and apparatus for providing look ahead column redundancy access within a memory
US6809972B2 (en) Circuit technique for column redundancy fuse latches
JPH06259987A (ja) 半導体記憶装置
US5568433A (en) Memory array having redundant word line
JP2000090694A (ja) 半導体メモリ装置
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme
WO2003085671A1 (en) Method and apparatus for repairing defective columns of memory cells
JP2009123258A (ja) 半導体記憶装置
JP2003157695A (ja) 半導体記憶装置およびその検査方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530