KR100379536B1 - 반도체장치제조시의정렬도측정을위한오버레이패턴구조 - Google Patents
반도체장치제조시의정렬도측정을위한오버레이패턴구조 Download PDFInfo
- Publication number
- KR100379536B1 KR100379536B1 KR1019940010785A KR19940010785A KR100379536B1 KR 100379536 B1 KR100379536 B1 KR 100379536B1 KR 1019940010785 A KR1019940010785 A KR 1019940010785A KR 19940010785 A KR19940010785 A KR 19940010785A KR 100379536 B1 KR100379536 B1 KR 100379536B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- overlay
- layer pattern
- alignment state
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체장치 제조시의 정렬도 측정을 위한 오버레이 패턴구조에 관한 것으로, 노이즈로 인한 신호감지 오류를 방지하기 위한 것이다.
본 발명은 박스형태의 제1층패턴과, 상기 제1층패턴의 안쪽에 일정한 피치값을 가지며 상기 제1층패턴과 같은 형태로 형성되는 제1더미패턴, 상기 제1층패턴 외곽에 형성된 박스형태의 제2층패턴, 상기 제2층패턴의 바깥쪽에 일정한 피치값을 가지며 상기 제2층패턴과 같은 형태로 형성되는 제2더미패턴으로 이루어진 것을 특징으로 하는 반도체장치 제조시의 정렬도 측정을 위한 오버레이 패턴구조를 제공한다.
Description
본 발명은 반도체장치 제조시의 정렬도 측정을 위한 오버레이(overlay) 패턴구조에 관한 것으로, 특히 노이즈로 인한 신호감지 오류(signal detect error)를 방지하는데 적당하도록 한 오버레이 패턴구조애 관한 것이다.
제1도 (a)는 종래의 오버레이 패턴구조를 도시한 것으로, 제1층패턴(1)과 제1층패턴(1)의 제2층패턴(2)과의 정렬도를 (X-X')/2로서 측정하게 된다.
제1도 (b)는 제1도 (a)의 A-A'선에 따른 단면도를 나타낸 것으로, 제1층패턴 (1)과 제2층패턴(2)사이에는 절연층(3)이 형성되어 있다.
제1도 (c)는 제1도 (b)의 오버레이패턴을 오버레이 측정장치에서 빔(beam)을 스캐닝(scanning)하여 얻은 신호를 나타낸다.
오버레이 측정장치는 제1도 (c)의 신호를 통해서 오버레이를 측정하게 된다.
제1도 (d)는 오버레이 측정장치에서 신호를 인식하는 예를 나타낸 것이다.
제1도 (d)에서 감지레벨(detect level) 70%를 잡아주면 신호 피크의 100을 기준으로 70레벨을 잡고, 이 레벨이상의 피크만을 신호로 인식하게 된다.
이 피크들중에서 엣지번호 -1을 지정해 주면 -1에 해당하는 피크만을 신호로 인식하고 쓰레쉬홀드(threshold) 50%를 지정해 주면 -1신호의 50%지점을 패턴의 엣지로 인식하게 된다.
그러나 상술한 종래기술에 있어서는 서브필름(sub-film) 및 패턴에 의한 노이즈와 신호의 구별이 어려워 노이즈를 신호로 인식함으로써 오버레이결과 데이타에 대한 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기 문제를 해결하기 위한 것으로, 노이즈로 인한 신호감지 오류 (signal detect error)를 방지할 수 있는 오버레이 패턴구조를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 오버레이 패턴구조는 박스형태의 제1층패턴과, 상기 제1층패턴의 안쪽에 일정한 피치값을 가지며 상기 제1층패턴과 같은 형태로 형성되는 제1더미패턴, 상기 제1층패턴 외곽에 형성된 박스형태의 제2층패턴, 상기 제2층패턴의 바깥쪽에 일정한 피치값을 가지며 상기 제2층패턴과 같은 형태로 형성되는 제2더미패턴으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도 (a)는 본 발명의 오버레이 패턴구조를 도시한 평면도로서, 박스형태의 제1층패턴(12)의 안쪽에 일정거리를 두고 제1층패턴과 같은 형태를 가지는 신호감지를 위한 제1더미패턴(11)이 형성되고, 상기 제1층패턴(12) 외곽에 형성된 박스형태의 제2층패턴(13)외 바깥쪽에 일정거리를 두고 제2층패턴과 같은 형태를 가지는 신호감지를 위한 제2더미패턴(14)이 형성되어 있다.
제2도 (b)에 제2도 (a)의 B-B'선에 따른 단면구조도를 나타내었다.
제2도 (2)의 상수(constant) X와 Y는 피치(pitch)로서 공정의 영향을 받지 않고 항상 일정한 값을 갖는다.
즉, 제1층 패턴(12)과 제2층패턴(13) 및 제1, 제2더미패턴(11, 14) 제조시, 제3도 (a)에 도시한 바와 같은 피치를 갖는 마스크를 사용하여 포토레지스트로 각각의 패턴을 형성하게 되면, 제3도 (b)와 같이 이론상의 결과(제3도 (b) 상단부)나 실제적으로 강한 빛에 의해 노광공정이 행해진 결과(제3도 (b) 하단부)의 경우 피치값은 변하지 않게 된다.
제2도 (c)는 오버레이 측정장치가 상기 오버레이 패턴을 빔으로 스캐닝하여 얻은 신호를 나타낸 것으로, 신호의 피크중 피티값이 X와 Y인 피크를 감지하게 되면 노이즈에 상관없이 2개씩의 피크가 선택되며, 이 피크중 일정한 피크값을 갖는 피크, 즉, X는 바깥쪽의 피크를, Y는 앞쪽의 피크를 신호로 인식하게 되면 노이즈로 인한 신호감지 오류를 방지할 수 있게 된다.
이상과 같이 본 발명에 의하면, 노이즈로 인한 신호감지 오류에 의한 오버레이 측정장치의 정렬도 측정시의 오류를 방지할 수 있게 된다.
제1도는 종래의 오버레이 패턴구조 및 오버레이 측정장치에서 신호를 인식하는 예를 도시한 도면
제2도는 본 발명의 오버레이 패턴구조 및 오버레이 측정장치에서 신호를 인식하는 예를 도시한 도면
제3도는 본 발명의 오버레이 패턴의 피치를 나타낸 도면
*도면의 주요부분에 대한 부호의 설명*
11. 제1더미패턴 12. 제1층패턴
13. 제2층패턴 14. 제2더미패턴
Claims (1)
- 박스형태의 제1층패턴과,상기 제1층패턴의 안쪽에 일정한 피치값을 가지며 상기 제1층패턴과 갈은 형태로 형성되는 제1더미패턴,상기 제1층패턴 외곽에 형성된 박스형태의 제2층패턴,상기 제2층패턴의 바깥쪽에 일정한 피치값을 가지며 상기 제2층패턴과 같은 형태로 형성되는 제2더미패턴으로 이루어진 것을 특징으로 하는 반도체장치 제조시의 정렬도 측정을 위한 오버레이 패턴구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010785A KR100379536B1 (ko) | 1994-05-17 | 1994-05-17 | 반도체장치제조시의정렬도측정을위한오버레이패턴구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010785A KR100379536B1 (ko) | 1994-05-17 | 1994-05-17 | 반도체장치제조시의정렬도측정을위한오버레이패턴구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034431A KR950034431A (ko) | 1995-12-28 |
| KR100379536B1 true KR100379536B1 (ko) | 2003-06-18 |
Family
ID=37417081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010785A KR100379536B1 (ko) | 1994-05-17 | 1994-05-17 | 반도체장치제조시의정렬도측정을위한오버레이패턴구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379536B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680936B1 (ko) * | 2000-01-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩도 검사방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328696B1 (ko) * | 1999-12-17 | 2002-03-20 | 박종섭 | 반도체 소자의 제조방법 |
| KR100801726B1 (ko) * | 2001-12-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 얼라인 키 형성방법 및 반도체 소자의 제조방법 |
-
1994
- 1994-05-17 KR KR1019940010785A patent/KR100379536B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680936B1 (ko) * | 2000-01-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩도 검사방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034431A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010666B1 (ko) | 반도체 소자의 패턴 중첩오차 측정방법 | |
| US6936931B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US5760484A (en) | Alignment mark pattern for semiconductor process | |
| US5023188A (en) | Method of determining the depth of trenches formed in a semiconductor wafer | |
| KR950015703A (ko) | 측정 마크 패턴을 사용하는 반도체 장치의 제조방법 | |
| KR100379536B1 (ko) | 반도체장치제조시의정렬도측정을위한오버레이패턴구조 | |
| US4640888A (en) | Alignment mark on a semiconductor and a method of forming the same | |
| US6396160B1 (en) | Fill strategies in the optical kerf | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| KR100289662B1 (ko) | 반도체 소자의 오버레이 측정패턴 | |
| US5299268A (en) | Method for detecting the locations of light-reflective metallization on a substrate | |
| KR20010005118A (ko) | 반도체 소자의 중첩마크 및 얼라인 키 형성방법 | |
| KR960006685B1 (ko) | 충실도가 향상된 정렬 측정마크 구조 | |
| KR100280513B1 (ko) | 반도체 제조용 위상차 마스크 | |
| KR100567897B1 (ko) | 크로스바 형태의 오버레이 측정 마크 및 이를 이용한오버레이 측정 방법 | |
| JPH07161898A (ja) | エッチングリードフレームの製造方法 | |
| KR100271631B1 (ko) | 반도체웨이퍼제조용얼라인키형성구조 | |
| KR100213227B1 (ko) | 반도체장치의 오버레이 키 및 그 제조방법 | |
| JPH0410707Y2 (ko) | ||
| KR19990070863A (ko) | 오버레이 측정 키이 및 이를 이용한 오버레이 측정방법 | |
| KR100201395B1 (ko) | 반도체 노광장비의 얼라인 키 인식방법 | |
| KR100187661B1 (ko) | 반도체 소자의 임계치수 측정용 바아 형성방법 | |
| KR100542692B1 (ko) | 중첩오차 측정마크 | |
| JPS5855841A (ja) | パタ−ン欠陥検出装置 | |
| KR100256265B1 (ko) | 반도체 소자의 중첩정확도 측정마크 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |