KR100256265B1 - 반도체 소자의 중첩정확도 측정마크 형성 방법 - Google Patents
반도체 소자의 중첩정확도 측정마크 형성 방법 Download PDFInfo
- Publication number
- KR100256265B1 KR100256265B1 KR1019930008674A KR930008674A KR100256265B1 KR 100256265 B1 KR100256265 B1 KR 100256265B1 KR 1019930008674 A KR1019930008674 A KR 1019930008674A KR 930008674 A KR930008674 A KR 930008674A KR 100256265 B1 KR100256265 B1 KR 100256265B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- box
- forming
- film
- accuracy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 반도체 소자의 패턴(pattern)의 중첩 정확도를 측정하기 위하여 박스 인 박스(box in box) 측정마크를 형성하는 반도체 소자의 중첩정확도 측정마크 형성 방법 있어서, 하층막을 하층내막(2')과 하층외막(2")의 이중형으로 동시에 형성하되 하층외막(2")을 상기 하층내막(2')과 매우 근접한 거리에서 형성하는 단계; 상기 하층내막(2') 상에 상기 하층막 형성과 동일하게 상층내막(1')과 상층외막(1")으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 중첩정확도 측정마크 형성 방법에 관한 것으로, 보다 정확한 중첩정확도 측정으로 인하여 웨이퍼 얼라인을 향상 시키므로써 반도체 소자의 신뢰도 및 수율향상을 가져오는 효과가 있다.
Description
제1도는 종래의 중첩정확도 측정마크인 박스 인 박스(box in box) 평면도 및 단면도.
제2도는 중첩정확도를 측정하는 측정원리를 나타내는 단면도.
제3도는 본 발명에 따른 중첩정확도 측정마크인 박스 인 박스 평면도 및 단면도.
제4도는 본 발명에 따른 측정마크를 이용하여 중첩정확도를 측정하는 측정원리를 나타내는 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 상층막 2 : 하층막
3 : 웨이퍼 4, 5 : 전기적 신호
6 : 크롬 1' : 상층내막
1" : 상층외막 2' : 하층내막
2" : 하층외막
본 발명은 반도체 제조공정중 중첩정확도(overlay accuracy) 측정에 사용되는 반도체 소자의 중첩정확도 측정마크 형성 방법에 관한 것이다.
일반적으로 중첩정확도란 소자의 제조공정에서 전 단계 및 후단계간의 얼라인 상태를 나타내는 지수를 말하며, 중첩정확도를 측정하기 위하여 각 층(layer) 제작시 웨이퍼의 스크라이브 라인(scrive line)상에 측정용 패턴을 형성하여 이패턴을 모니터(monitor)함으로써 셀(cell) 내의 얼라인 정도를 측정하게 된다.
도면 제1도(a) 및 제1도(b)는 종래의 중첩정확도 측정마크인 박스 인 박스 (box in box)를 나타낸 평면도 및 단면도로서, 안쪽 박스는 웨이퍼(3)의 스크라이브 라인(scrive line)상에 형성된 상층막(1), 바깥쪽 박스는 하층막(2)을 각각 나타낸다.
제2도는 상기 제1도와 같은 측정마크를 사용하여 중첩정확도를 측정하는 측정원리를 나타내는 단면도로서, 도면에 도시된 바와같이 측정장비에 의해 빛이 측정마크 패턴을 스캐닝(scanning)하여 모니터상에 나타난 안쪽 박스의 전기적 신호(4) 중앙과 바깥쪽 박스의 전기적 신호(5) 중앙의 오차(도면부호 A)를 측정하므로써 중첩정확도를 측정하게 된다.
그러나 종래의 박스 인 박스 측정마크는 측정마크의 윤곽이 달라져 전기적 신호가 나빠지므로써 패턴의 중첩정확도를 제대로 측정하지 못하는 문제점이 발생하였다.
따라서 본 발명은 이중형으로 측정마크를 형성하여 중첩정확도 측정 오차를 줄일 수 있는 반도체 소자의 중첩정확도 측정마크 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 패턴의 중첩 정확도를 측정하기 위하여 박스 인 박스 측정마크를 형성하는 반도체 소자의 중첩정확도 측정마크 형성 방법 있어서, 하층막을 하층내막과 하층외막의 이중형으로 동시에 형성하되 하층외막을 상기 하층내막과 매우 근접한 거리에서 형성하는 단계; 상기 하층내막 상에 상기 하층막 형성과 동일하게 상층내막과 상층외막으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제3도 및 제4도를 참조하여 본 발명을 상세히 설명한다.
먼저, 제3도(a) 및 제3도(b)는 본 발명에 의한 중첩정확도 측정마크 박스 인 박스를 이중형으로 형성한 상태의 평면도 및 단면도이다.
도면에 도시된 바와 같이 본 발명에 따른 박스 인 박스 구조의 얼라인먼트 측정마크는 이중의 박스를 형성하는 것으로, 종래의 박스 인 박스의 측정박스를 내막과 외막으로 이루어지는 이중막으로 형성한다.
도면에 도시된 바와 같이 상측내막(1') 둘레에 일정거리를 두고 상층외막(1")을 동시에 형성하는 데, 상층외막(1")은 상층내막(1')과 매우 밀접한 거리를 두고 형성한다.
그리고 하층막 또는 하층내막(2') 외곽에 하층외막(2")을 형성하여 전기적 신호를 측정하여 얼라인먼트의 정확도를 모니터링하여 그 정확도를 측정하게 된다.
제4도는 상기 이중막으로 형성된 본 발명의 박스 인 박스의 전기적 신호를 나타낸다.
측정장비를 사용하여 빛을 주사 했을때 이중형으로 형성된 각각의 상층외막 및 하층외막의 전기적 신호(도면 부호 B)의 윤곽이 나빠져도 외막(1",2")과 내막(1',2') 사이의 좁은 간격으로 전기적 신호(도면부호 C)가 확실히 나타나기 때문에 신호의 중앙부를 설정하기 쉬워 중첩의 정확도를 쉽게 알수있다.
본 발명은 보다 정확한 중첩정확도 측정으로 인하여 웨이퍼 얼라인을 향상 시키므로써 반도체 소자의 신뢰도 및 수율향상을 가져오는 효과가 있다.
Claims (1)
- 반도체 소자의 패턴(pattern)의 중첩 정확도를 측정하기 위하여 박스 인 박스(box in box) 측정마크를 형성하는 반도체 소자의 중첩정확도 측정마크 형성 방법 있어서, 하층막을 하층내막(2')과 하층외막(2")의 이중형으로 동시에 형성하되 하층외막(2")을 상기 하층내막(2')과 매우 근접한 거리에서 형성하는 단계; 상기 하층내막(2') 상에 상기 하층막 형성과 동일하게 상층내막(1')과 상층외막(1")으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 중첩정확도 측정마크 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008674A KR100256265B1 (ko) | 1993-05-20 | 1993-05-20 | 반도체 소자의 중첩정확도 측정마크 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008674A KR100256265B1 (ko) | 1993-05-20 | 1993-05-20 | 반도체 소자의 중첩정확도 측정마크 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027118A KR940027118A (ko) | 1994-12-10 |
| KR100256265B1 true KR100256265B1 (ko) | 2000-05-15 |
Family
ID=19355684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930008674A KR100256265B1 (ko) | 1993-05-20 | 1993-05-20 | 반도체 소자의 중첩정확도 측정마크 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256265B1 (ko) |
-
1993
- 1993-05-20 KR KR1019930008674A patent/KR100256265B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940027118A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498500A (en) | Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark | |
| JP2987112B2 (ja) | 半導体素子のオーバレイ検査方法 | |
| US5128283A (en) | Method of forming mask alignment marks | |
| KR970022513A (ko) | 반도체장치 제조용 레티클 | |
| JPH0321901B2 (ko) | ||
| KR0145646B1 (ko) | 측정 마크 패턴을 사용하는 반도체 장치의 제조방법 | |
| JPH11126746A (ja) | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 | |
| KR100256265B1 (ko) | 반도체 소자의 중첩정확도 측정마크 형성 방법 | |
| CN112563151A (zh) | 套刻精度的量测方法 | |
| US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| KR100256815B1 (ko) | 확대/축소 크기 측정용 마크 | |
| KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
| KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
| KR100498578B1 (ko) | 반도체 장치의 오버레이 마크 | |
| KR0144084B1 (ko) | 얼라인먼트 측정마크 형성방법 | |
| JPS6321844A (ja) | コンタクトホ−ルの測定方法 | |
| KR960010027B1 (ko) | 패턴 중첩 정확도 측정마크 제작방법 | |
| KR100278919B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100498619B1 (ko) | 반도체 소자의 오버레이 마크 | |
| KR0123058B1 (ko) | 웨이퍼 이동 측정장치 | |
| KR20000042843A (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| KR950025862A (ko) | 노광마스크 형성방법 | |
| KR20020002926A (ko) | 반도체 소자의 오버레이 측정 패턴 형성 방법 | |
| JPH011232A (ja) | パタ−ン重ね合わせ精度測定方法 | |
| KR100608385B1 (ko) | 반도체 소자 제조용 중첩도 측정 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |