KR100379366B1 - Method for fabricating liquid crystal display - Google Patents
Method for fabricating liquid crystal display Download PDFInfo
- Publication number
- KR100379366B1 KR100379366B1 KR1019950048259A KR19950048259A KR100379366B1 KR 100379366 B1 KR100379366 B1 KR 100379366B1 KR 1019950048259 A KR1019950048259 A KR 1019950048259A KR 19950048259 A KR19950048259 A KR 19950048259A KR 100379366 B1 KR100379366 B1 KR 100379366B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor layer
- liquid crystal
- crystal display
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Abstract
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 액정표시장치의 커패시터 제조시에 반도체층의 데미지를 없애므로써 소자의 특성을 안정시킬수 있는 액정표시 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a liquid crystal display device capable of stabilizing device characteristics by eliminating damage to a semiconductor layer during capacitor manufacturing of a liquid crystal display device.
종래 액정표시장치의 제조방법을 제 1a∼1g 도를 참조하여 개략적으로 설명하면 다음과 같다.A method of manufacturing a conventional liquid crystal display device will be described below with reference to FIGS. 1A to 1G.
제 1a∼1f 도는 종래 액정표시장치의 제조공정 단면도이다.1A to 1F are sectional views of the manufacturing process of a conventional liquid crystal display device.
상기 도면에 따르면, 종래 액정표시장치의 제조방법은 제 1a 도에 도시된 바와 같이, 투명 절연기판(1)을 준비하고, 상기 투명 절연기판(1)상에 비정질 실리콘을 LPCVD 방법에 의해 증착한 다음 이를 소정패턴으로 패터닝하여 반도체층(2)을 형성한다.According to the drawing, in the conventional method of manufacturing a liquid crystal display device, as shown in FIG. 1A, a transparent insulating substrate 1 is prepared, and amorphous silicon is deposited on the transparent insulating substrate 1 by LPCVD. Next, the semiconductor layer 2 is formed by patterning it into a predetermined pattern.
이어서 제 1b 도에 도시된 바와 같이, 상기 반도체층(2)의 소정부분에 감광막(3)을 도포한 다음 상기 감광막(3)을 마스크로 하여 1차로 P+나 B+를 상기 반도체층(2) 표면에 이온주입하므로써 상기 반도체층(2)내에 커패시터의 하부전극(2a)을 형성한다. 그다음 상기 반도체층(2)위에 남아 있는 감광막(3)을 플라즈마 에칭에 의해 식각한다.Subsequently, as shown in FIG. 1B, a photoresist film 3 is applied to a predetermined portion of the semiconductor layer 2, and then P + or B + is primarily formed using the photoresist film 3 as a mask. By implanting ions into the surface, the lower electrode 2a of the capacitor is formed in the semiconductor layer 2. Then, the photoresist film 3 remaining on the semiconductor layer 2 is etched by plasma etching.
이때 감광막(3)이 덮여 있는 반도체층(2) 부분은 제 1c 도에 도시된 "A"부와 같이 감광막(3)이 식각되면서 그 표면이 플라즈마 상태에 노출되게 되므로써 데미지를 입게 된다.At this time, the portion of the semiconductor layer 2 covered with the photoresist film 3 is damaged as the photoresist film 3 is etched, as shown in FIG. 1C, while the surface thereof is exposed to the plasma state.
이어서, 제 1d 도에 도시된 바와 같이, 건식열산화공정에 의해 반도체층(2)상에 게이트 절연막(4)을 형성한다.Subsequently, as shown in FIG. 1D, the gate insulating film 4 is formed on the semiconductor layer 2 by a dry thermal oxidation process.
그다음 제 1e 도에 도시된 바와 같이, 상기 기판전면에 도우프드된 폴리 실리콘층과 텅스텐 실리사이드막을 각각 LPCVD 방법과 스퍼터링 방법에 의해 연속적으로 증착한 다음 이를 게이트라인 및 커패시터의 공통 스토리지 라인용 마스크로 패터닝하여 게이트 전극(5)(5a) 및 커패시터의 상부전극(6)(6a)을 형성한다.Then, as shown in FIG. 1E, a doped polysilicon layer and a tungsten silicide layer were successively deposited on the front surface of the substrate by LPCVD and sputtering, respectively, and then patterned into a mask for a common storage line of the gate line and the capacitor. Thus, the gate electrodes 5 and 5a and the upper electrodes 6 and 6a of the capacitor are formed.
이렇게 하여 액정표시장치의 커패시터 제조를 완료한다.In this way, the capacitor manufacturing of the liquid crystal display device is completed.
이어서, 상기 게이트 전극(5)(5a)을 마스크로 하여 기판전면에 2차로 P+나 B+를 이온주입하여 상기 반도체층(2) 표면내에 소오느 영역(2b)과 드레인 영역(2c)을 형성한다.Subsequently, P + or B + is ion-implanted into the entire surface of the substrate with the gate electrodes 5 and 5a as masks, so that the so-called region 2b and the drain region 2c are formed in the surface of the semiconductor layer 2. Form.
이때 상기 트레인 영역(2c)은 상기 커패시터의 하부전극 영역(2b)과 전기적으로 연결되도록 형성한다.In this case, the train region 2c is formed to be electrically connected to the lower electrode region 2b of the capacitor.
이어서 제 1f 도에 도시된 바와 같이, 기판전면에 SiO2를 CVD법으로 증착하여 층간 절연막(7)을 형성한다.Subsequently, as shown in FIG. 1F, SiO 2 is deposited on the entire surface of the substrate by CVD to form an interlayer insulating film 7.
그다음 상기 소오스 영역(2b)과 드레인 영역(2c)이 노출되도록 상기 층간 절연막(7)의 소정부분들을 건식식각법으로 식각한다.Then, predetermined portions of the interlayer insulating layer 7 are etched by dry etching so that the source region 2b and the drain region 2c are exposed.
이어서 제 1g 도에 도시된 바와 같이, 상기 층간 절연막(7)상에 A1을 증착한 다음 이를 소정패턴으로 패터닝하여 소오소/드레인 전극(8)(9)을 형성하므로써 액정표시 장치의 트랜지스터 및 커패시터의 제조를 완료한다.Subsequently, as shown in FIG. 1G, by depositing A1 on the interlayer insulating film 7 and then patterning it in a predetermined pattern to form the source / drain electrodes 8 and 9, transistors and capacitors of the liquid crystal display device. Complete the manufacture of
상기 종래의 액정표시장치는 제 1b 도에 도시된 바와 같이, 스토리지 커패시터 전극을 형성하기 위한 이온주입 공정후 감광막(3)을 제거하기 위해 플라즈마 에칭방법을 사용하는데, 이때 감광막(3)이 제거되면서 반도체층(2)이 플라즈마 상태에 노출되게 되므로 트랜지스터의 활성층 영역인 상기 반도체층(2) 부분이 제 1c 도의 "A"부와 같이 데미지를 입게 된다.The conventional liquid crystal display device uses a plasma etching method to remove the photoresist film 3 after the ion implantation process for forming the storage capacitor electrode, as shown in FIG. 1B, wherein the photoresist film 3 is removed. Since the semiconductor layer 2 is exposed to the plasma state, the portion of the semiconductor layer 2 which is the active layer region of the transistor is damaged as in the "A" portion of FIG. 1C.
따라서 활성층 영역인 반도체층(2) 부분이 데미지를 받게 되므로씨 TFT의 전기적 특성이 저하된다.Therefore, since the portion of the semiconductor layer 2 which is the active layer region is damaged, the electrical characteristics of the seed TFT are degraded.
또한 상기 감광막 제거시에 반도체층(2) 표면의 소정부분이 식각이므로써 막두께를 정확히 조절할 수 없기 때문에 제작수율이 떨어진다.In addition, since a predetermined portion of the surface of the semiconductor layer 2 is etched at the time of removing the photoresist film, the film thickness cannot be precisely adjusted, and thus the production yield is low.
한편 종래에는 감광막 마스크를 이용하여 커패시터의 하부전극을 형성하기 때문에 감광막의 도포 및 제거공정이 추가되므로 그만큼 제조공정 시간이 길어지는 문제점이 있다.On the other hand, since the lower electrode of the capacitor is conventionally formed by using a photoresist mask, a process of applying and removing the photoresist film is added, thereby increasing the manufacturing process time.
또 한편 종래 액정표시장치의 제조방법은 2회의 이온주입 공정을 수행해야 하는 번거로움이 있다.On the other hand, the conventional manufacturing method of the liquid crystal display device is cumbersome to perform two ion implantation process.
그리고 종래의 액정표시장치의 제조방법은 감광막 제거시에 반도체층 표면이 에치되기 때문에 반도체층의 두께를 정확히 조절할 수 없는 문제점이 있다.In addition, the conventional manufacturing method of the liquid crystal display device has a problem in that the thickness of the semiconductor layer cannot be accurately adjusted because the surface of the semiconductor layer is etched when the photosensitive film is removed.
이에 본 발명은 상기 종래 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 커패시터 제조시에 반도체층의 데미지를 없애므로써 소자의 특성을 안정시킬수 있는 액정표시장치의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a liquid crystal display device capable of stabilizing device characteristics by eliminating damage to a semiconductor layer during capacitor manufacturing.
또한 본 발명의 다른 목적은 제조공정수를 줄여 공정시간을 단축시킬수 있도록 한 액정표시강치의 제조방법을 제공함에 있다.In addition, another object of the present invention is to provide a method of manufacturing a liquid crystal display device which can reduce the number of manufacturing process to shorten the process time.
상기 목적을 달성하기 위한 본 발명은 절연기판을 준비하는 단계; 상기 절연기판상에 반도체층을 형성하는 단계; 상기 반도체층상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막상에 제 1 게이트 전극을 형성하는 단계; 상기 제 1 게이트 전극을 마스크로 하여 상기 반도체층내에 제 1 및 제 2 불순물 영역을 형성하는 단계; 상기 제 1 게이트 전극 및 반도체층상에 제 2 게이트 전극 및 커패시터의 상부전극을 각각 형성하는 단계; 상기 제 1 및 제 2 불순물 영역을 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호막을 기판전면에 형성하는 단계; 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 불순물 영역과 전기적으로 연결되도록 소오스/드레인 전극을 상기 보호막상에 형성하는 단계를 포함하여 이루어진다.The present invention for achieving the above object comprises the steps of preparing an insulating substrate; Forming a semiconductor layer on the insulating substrate; Forming a gate insulating film on the semiconductor layer; Forming a first gate electrode on the gate insulating film; Forming first and second impurity regions in the semiconductor layer using the first gate electrode as a mask; Forming an upper electrode of a second gate electrode and a capacitor on the first gate electrode and the semiconductor layer, respectively; Forming a protective film on a front surface of the substrate having first and second contact holes exposing the first and second impurity regions; And forming a source / drain electrode on the passivation layer so as to be electrically connected to the first and second impurity regions through the first and second contact holes.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2a∼2g 도는 본 발명에 따른 액정표시장치의 제조공정 단면도이다.2A to 2G are sectional views of the manufacturing process of the liquid crystal display device according to the present invention.
상기 도면에 따르면, 제 2a 도에 도시된 바와 같이, 투명 절연기판(11)을 준비하고, 이 절연기판(11)상에 비정질 실리콘을 LPCVD 방법으로 증착한 다음 이를 소정패턴으로 패터닝하여 반도체층(12)을 형성한다.According to the drawing, as shown in FIG. 2A, a transparent insulating substrate 11 is prepared, amorphous silicon is deposited on the insulating substrate 11 by LPCVD, and then patterned into a predetermined pattern to form a semiconductor layer ( 12) form.
이어서 제 2b 도에 도시된 바와 같이, 건식 열산화공정에 의해 기판전면에 게이트 절연막(13)을 형성한다.Subsequently, as shown in FIG. 2B, the gate insulating film 13 is formed on the entire surface of the substrate by a dry thermal oxidation process.
그다음 제 2c 도에 도시된 바와 같이, 기판전면에 도우프드된 폴리 실리콘을 LPCVD 방법으로 증착한 다음 이를 게이트라인용 마스크로 패터닝하여 제 1 게이트 전극(14)을 형성한다.Then, as shown in FIG. 2C, polysilicon doped on the entire surface of the substrate is deposited by LPCVD, and then patterned with a mask for a gate line to form the first gate electrode 14.
이어서 제 2d 도에 도시된 바와 같이, 상기 제 1 게이트 전극(14)을 마스크로 하여 기판전면에 B+또는 P+를 이온주입하여 상기 반도체층(12)내에 제 1 불순물 영역(12a)과 제 2 불순물 영역(12b)을 형성한다.Subsequently, as shown in FIG. 2D, the first impurity region 12a and the first impurity region 12a in the semiconductor layer 12 are implanted by ion implantation of B + or P + on the entire surface of the substrate using the first gate electrode 14 as a mask. 2 impurity regions 12b are formed.
이때 상기 제 1 불순을 영역(12a)은 트랜지스터의 소오스 영역으로 사용하고, 상기 제 2 불순물 영역(12b)은 트랜지스터의 드레인 영역과 커패시터의 하부전극으로 사용한다.In this case, the first impurity region 12a is used as a source region of the transistor, and the second impurity region 12b is used as a drain region of the transistor and a lower electrode of the capacitor.
그다음 제 2e 도에 도시된 바와 같이, 상기 기판전면에 스퍼터링 방법으로 텅스텐 실리사이드막(WSiχ)을 증착한 다음 이를 상기 제 1 게이트 전극(14) 상부 및 게이트 절연막(13) 상부부분에만 남도록 소정패턴으로 패터닝하여 제 2 게이트 전극(15)과 커패시터의 상부전극(16)을 형성한다.Next, as shown in FIG. 2E, a tungsten silicide film WSiχ is deposited on the front surface of the substrate by a sputtering method, and then, the tungsten silicide film WSiχ is deposited in a predetermined pattern so that only the upper portion of the first gate electrode 14 and the upper portion of the gate insulating film 13 remain. By patterning, the second gate electrode 15 and the upper electrode 16 of the capacitor are formed.
이때 상기 제 2 게이트 전극(15)은 자칫 제 1 게이트 전극(14)상에 오정렬되는 것을 감안하여 상기 제 1 게이트 전극(14)의 폭보다 작게 형성한다.In this case, the second gate electrode 15 is formed smaller than the width of the first gate electrode 14 in consideration of misalignment on the first gate electrode 14.
이어서 제 2f 도에 도시된 바와 같이, 기판전면에 SiO2를 CVD법으로 증착하여 층간 절연막(17)을 형성한다.Subsequently, as shown in FIG. 2F, SiO 2 is deposited on the entire surface of the substrate by CVD to form an interlayer insulating film 17.
그다음 상기 제 1 및 제 2 불순물 영역(12a)(12b)이 노출되도록 상기 층간 절연막(17)과 게이트 절연막(13)을 식각하여 제 1 및 제 2 콘택홀(18)(19)을 형성한다.Next, the interlayer insulating layer 17 and the gate insulating layer 13 are etched to expose the first and second impurity regions 12a and 12b to form first and second contact holes 18 and 19.
이이서 제 2g 도에 도시된 바와 같이, 상기 제 1 및 제 2 콘택홀(18)(19)을 통해 상기 제 1 및 제 2 불순물 영역(12a)(12b)과 전기적으로 연결되도록 상기 층간 절연막(17)상에 Al을 스퍼터링 방법으로 증착한 다음 이를 소정패턴으로 패터닝하여 소오스/드레인 전극(20)(21)을 형성하므로써 액정표시장치의 트랜지스터 및 커패시터를 완성하게 된다.As shown in FIG. 2G, the interlayer insulating layer may be electrically connected to the first and second impurity regions 12a and 12b through the first and second contact holes 18 and 19. The Al is deposited on the substrate 17 by a sputtering method and then patterned into a predetermined pattern to form the source / drain electrodes 20 and 21 to complete transistors and capacitors of the liquid crystal display.
이상에서와 같이, 본 발명에 따른 액정표시장치는 종래와 같이 플라즈마 식각방법을 사용하여 감광막을 제거하지 않아도 되기 때문에 반도체층이 플라즈마 상태에 노출되지 않으므로 데미지를 받지 않게 된다.As described above, the liquid crystal display according to the present invention does not have to be damaged since the semiconductor layer is not exposed to the plasma state because the photosensitive film does not have to be removed using the plasma etching method as in the related art.
따라서 반도체층이 플라즈마 데미지를 받지 않게 되므로 트랜지스터의 전기적 특성이 안정화 되고, 막두께의 조절이 정확하게 이루어지게 된다.Therefore, since the semiconductor layer is not subjected to plasma damage, the electrical characteristics of the transistor are stabilized, and the film thickness is precisely controlled.
또한 본 발명에 따른 액정표시장치는 트랜지스터의 소오스/드레인 영역 및 커패시터의 하부전극 영역을 형성하기 위한 이온주입 공정시에, 종래의 두번에 걸친 이온주입 공정과 달리, 한번의 이온주입 공정에 의해 상기 영역들을 형성할 수 있다.In addition, in the ion implantation process for forming the source / drain region of the transistor and the lower electrode region of the capacitor, the liquid crystal display device according to the present invention is different from the conventional ion implantation process. Regions may be formed.
그리고 본 발명에서는 이온주입 공정시에, 종래와 같이 별도의 감광막을 도포하고 이 감광막을 마스크로 하여 이온주입한 다음 다시 감광막을 제거하는 공정이 필요없게 되므로 그만큼 제조공정수가 줄어 들므로 제조공정 시간이 단축된다.In the present invention, during the ion implantation process, a separate photoresist film is applied as in the prior art, and the process of eliminating the photoresist film after ion implantation using the photoresist film as a mask is not necessary, thereby reducing the number of manufacturing steps. It is shortened.
제 1a∼1g 도는 종래 액정표시장치의 제조공정 단면도1A to 1G are sectional views of the manufacturing process of a conventional liquid crystal display device.
제 2a∼2g 도는 본 발명에 따른 액정표시장치의 제조공정 단면도2A to 2G are sectional views of the manufacturing process of the liquid crystal display device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 절연기판 12 : 반도체층11 insulation board 12 semiconductor layer
12a : 제 1 불순물 영역 12b : 제 2 불순물 영역12a: first impurity region 12b: second impurity region
13 : 게이트 절연막 14 : 제 1 게이트 전극13 gate insulating film 14 first gate electrode
15 : 제 2 게이트 전극 16 : 상부전극(커패시터)15: second gate electrode 16: upper electrode (capacitor)
17 : 층간 절연막 18 : 제 1 콘택홀17 interlayer insulating film 18 first contact hole
19 : 제 2 콘택홀 20, 21 : 소오스/드레인 전극19: second contact hole 20, 21: source / drain electrode
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048259A KR100379366B1 (en) | 1995-12-11 | 1995-12-11 | Method for fabricating liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048259A KR100379366B1 (en) | 1995-12-11 | 1995-12-11 | Method for fabricating liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970048712A KR970048712A (en) | 1997-07-29 |
KR100379366B1 true KR100379366B1 (en) | 2003-06-11 |
Family
ID=37417075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950048259A KR100379366B1 (en) | 1995-12-11 | 1995-12-11 | Method for fabricating liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100379366B1 (en) |
-
1995
- 1995-12-11 KR KR1019950048259A patent/KR100379366B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970048712A (en) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100215845B1 (en) | Fabrication process of semiconductor | |
KR100259078B1 (en) | Thin film transistor and method fabricating the same | |
KR100205373B1 (en) | Manufacturing method of liquid crystal display element | |
KR0156178B1 (en) | Method for producing lcd device | |
KR100192347B1 (en) | Structure and fabrication method of liquid crystal display device | |
US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
KR20010055071A (en) | Method for manufacturing thin film transistor | |
KR100552296B1 (en) | Manufacturing Method of Polycrystalline Silicon Thin Film Transistor Board | |
KR100379366B1 (en) | Method for fabricating liquid crystal display | |
JPH10173197A (en) | Thin film transistor and its manufacturing method | |
KR100360873B1 (en) | Method for manufacturing thin film transistor | |
KR0147667B1 (en) | Fabrication method for semiconductor device using different space length | |
KR0166888B1 (en) | Thin film transistor & its making method | |
KR0172880B1 (en) | Method of manufacturing liquid crystal display device | |
KR100254924B1 (en) | Method of fabricating image display device | |
KR100390891B1 (en) | Method for manufacturing ic semiconductor device | |
KR20000046782A (en) | Method for manufacturing semiconductor device | |
KR100250686B1 (en) | Manufacturing method of a semiconductor device | |
KR20020002017A (en) | A method for manufacturing metal contact hole of semiconductor device | |
KR970006740B1 (en) | Method for manufacturing thin film transistor | |
KR100256259B1 (en) | Method of preparing common gate in semiconductor device | |
KR100395911B1 (en) | Method for manufacturing semiconductor device | |
KR960011471B1 (en) | Manufacturing method of semiconductor memory device | |
KR0147770B1 (en) | Manufacture method of semiconductor device | |
KR100252892B1 (en) | Method for forming metal-line of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091230 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |