KR100379329B1 - 반도체제조방법및그장치 - Google Patents

반도체제조방법및그장치 Download PDF

Info

Publication number
KR100379329B1
KR100379329B1 KR1019950046202A KR19950046202A KR100379329B1 KR 100379329 B1 KR100379329 B1 KR 100379329B1 KR 1019950046202 A KR1019950046202 A KR 1019950046202A KR 19950046202 A KR19950046202 A KR 19950046202A KR 100379329 B1 KR100379329 B1 KR 100379329B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
cleaning
pocl
ion implantation
Prior art date
Application number
KR1019950046202A
Other languages
English (en)
Other versions
KR970052126A (ko
Inventor
양정식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950046202A priority Critical patent/KR100379329B1/ko
Publication of KR970052126A publication Critical patent/KR970052126A/ko
Application granted granted Critical
Publication of KR100379329B1 publication Critical patent/KR100379329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 방법 및 그 장치에 관한 것으로, 종래 기술은 POCL3도핑 공정과, 이와 같은 도핑 공정시 발생되는 산화막을 제거하는 공정이 별도로 이루어져 공정의 효율이 떨어지는 문제가 있고, 산화막 제거후에 웨이퍼가 친수성을 띨 가능성이 높아지는 문제가 있었는 바, 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 공정과, 크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 공정과, POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 공정과, 산화막이 제거된 웨이퍼의 파티클을 제거하는 파티클 제거 공정이 순차적으로 한 단계의 공정 내에서 이루어짐을 특징으로 하는 반도체 웨이퍼의 이온주입 및 산화막제거 방법 및 이 방법을 이용한 장치를 제공하여 이온 주입 공정과 산화막 제거 공정이 하나의 단계의 공정내에서 구현되어 공정의 효율성이 현저하게 향상되도록 한 것이다.

Description

반도체 제조 방법 및 그 장치
본 발명은 반도체 제조 방법 및 그 장치에 관한 것으로, 특히 이온 주입 공정과 산화막 제거 공정이 하나의 단계의 공정 내에서 구현하도록 한 반도체 제조 방법 및 그 장치에 관한 것이다.
종래에는 제1도의 (가)와 같이 폴리 실리콘을 형성시킨 후, POCL3노(Furnace)(1)에서 POCL3을 도핑하고, 제1도 (나)에 도시한 바와 같은 웨트 스테이션(2)에서 습식 식각을 실시하여 도핑시 형성된 산화막(PSG)을 제거하도록 하고 있다.
즉, 제1도 (가)와 같이, 보트(1a)에 웨이퍼(미도시)를 로딩시킨 후, 웨이퍼가 수납된 보트(1a)를 노(1) 내부에 장착하여 POCL3(Bubbler)(1b)에서 가스 밸브(1c)를 오픈시켜 POCL3가 노(1) 내부로 유입되면서 도핑이 실시된다.
도핑 완료 후, 웨트 스테이션(2)에서 습식식각을 실시하여 POCL3도핑시 형성된 산화막(P2O5+ SiO2)를 제거하게 된다.
그러나 상기한 바와 같은 종래 기술은 POCL3도핑 공정과, 이와 같은 도핑 공정시 발생되는 산화막을 제거하는 공정이 별도로 이루어져 공정의 효율이 떨어지는 문제가 있고, 산화막 제거후에 웨이퍼가 친수성을 띨 가능성이 높아지는 문제가 있었다.
이와 같은 문제점에 착안하여 안출한 본 발명의 목적은 복잡한 POCL3공정과, 웨트 스테이션에서의 산화막 제거공정을 한 단계의 공정 안에서 효과적으로 실시하려는 것이다.
이러한 본 발명의 목적을 달성하기 위하여, 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 공정과, 크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 공정과,POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 공정과, 산화막이 제거된 웨이퍼의 파티클을 제거하는 파티클 제거 공정이 순차적으로 한 단계의 공정 내에서 이루어짐을 특징으로 하는 반도체 제조 방법이 제공된다.
또한 본 발명의 목적을 달성하기 위하여 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 챔버와, 상기 크리닝 챔버에서 크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 챔버와, POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 챔버로 구성함을 특징으로 하는 반도체 제조 장치가 제공된다.
이와 같은 본 발명에 의한 반도체 제조 방법이 적용된 장치를 첨부도면에 도시한 일 실시례에 의거하여 보다 상세하게 설명한다.
첨부도면 제2도는 본 발명에 의한 반도체 제조 장치의 프로파일 열전대 고정장치의 구성도로서, 이에 도시한 바와 같이, 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 챔버(11)와, 상기 크리닝 챔버(11)에서 크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 챔버(12)와, POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 챔버(13)로 구성되어 있다.
상기 크리닝 챔버(11)와, 이온 주입 챔버(12)와, 건식 식각 챔버(13) 사이에는 각 챔버로 웨이퍼가 이동되는 통로수단으로서 로드 모듈(14)이 구비되어 있다.
이와 같이 구성되는 본 발명에 의한 반도체 제조장비의 프로파일 열전대 고정장치의 동작은 폴리 실리콘을 형성한 후에 웨이퍼를 로더 모듈(14)에서 크리닝챔버(11)로 이동시켜 크리닝 시키고, 다시 웨이퍼를 로더 모듈(14)로 옮겨 이온 주입 챔버(12)로 이동시켜 POCL3도핑을 실시한다.
이온 주입 챔버(12)에서 POCL3도핑이 완료되면, 다시 로더 모듈(14)을 거쳐 건식 식각 챔버(13)로 이동되어 건식 식각으로 산화막이 제거되고, 산화막이 제거된 웨이퍼를 다시 로더 모듈(14)을 거쳐 크리닝 챔버(11)로 옮겨 파티클을 제거하게 된다. 상기 건식 식각시에는 HF 흄(Hume)으로 건식 식각이 이루어진다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 제조 방법 및 그 장치는 이온 주입 공정과 산화막 제거 공정이 하나의 단계의 공정 내에서 구현되어 공정의 효율성이 현저하게 향상되는 효과가 있다.
제1도는 종래 기술에 의한 이온주입 공정 및 산화막 제거 공정을 보인 것으로,
(가)는 POCL3노(爐)의 구성도이고,
(나)는 웨트 스테이션의 구성도.
제2도는 본 발명에 의한 반도체 제조 장치의 프로파일 열전대 고정장치의 구성도.
( 도면의 주요 부분에 대한 부호의 설명 )
11 ; 크리닝 챔버 12 : 이온 주입 챔버
13 : 건식 식각 챔버 14 : 로드 모듈(Loader Module)

Claims (3)

  1. 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 공정과,
    크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 공정과,
    POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 공정과,
    산화막이 제거된 웨이퍼의 파티클을 제거하는 파티클 제거 공정이 순차적으로 한 단계의 공정 내에서 이루어짐을 특징으로 하는 반도체 제조 방법.
  2. 폴리 실리콘이 형성된 웨이퍼를 크리닝하는 크리닝 챔버와, 상기 크리닝 챔버에서 크리닝 된 웨이퍼에 POCL3도핑하는 이온 주입 챔버와, POCL3도핑된 웨이퍼의 산화막을 제거하는 건식 식각 챔버로 구성함을 특징으로 하는 반도체 제조 장치.
  3. 제2항에 있어서, 상기 크리닝 챔버와, 이온 주입 챔버와, 건식 식각 챔버 사이에는 각 챔버로 웨이퍼가 이동되는 통로수단으로서 로드 모듈이 구비된 것을 특징으로 하는 반도체 제조 장치.
KR1019950046202A 1995-12-02 1995-12-02 반도체제조방법및그장치 KR100379329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046202A KR100379329B1 (ko) 1995-12-02 1995-12-02 반도체제조방법및그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046202A KR100379329B1 (ko) 1995-12-02 1995-12-02 반도체제조방법및그장치

Publications (2)

Publication Number Publication Date
KR970052126A KR970052126A (ko) 1997-07-29
KR100379329B1 true KR100379329B1 (ko) 2003-06-09

Family

ID=37417073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046202A KR100379329B1 (ko) 1995-12-02 1995-12-02 반도체제조방법및그장치

Country Status (1)

Country Link
KR (1) KR100379329B1 (ko)

Also Published As

Publication number Publication date
KR970052126A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100238623B1 (ko) 기판처리장치 및 기판처리방법
JP6525452B6 (ja) 高密度低エネルギープラズマによる半導体表面の界面処理
EP0454308B1 (en) Process for fabricating low defect polysilicon
US20090011600A1 (en) Method and apparatus for manufacturing semiconductor device
KR101919122B1 (ko) 공정 분리형 기판 처리장치 및 처리방법
KR100379329B1 (ko) 반도체제조방법및그장치
CN109473330B (zh) 半导体设备清洗方法及其半导体工艺方法
US20150064925A1 (en) Deposit removing method and gas processing apparatus
KR20020081730A (ko) 흄제거를 위한 반도체 제조장치
US20060137711A1 (en) Single-wafer cleaning procedure
JP3886621B2 (ja) レジスト除去方法
JPH08195382A (ja) 半導体製造装置
US4405406A (en) Plasma etching process and apparatus
US20020023663A1 (en) Apparatus and method for preventing the re-adherence of particles in wafer-cleaning process
JP2717170B2 (ja) 縦型熱処理装置及び熱処理方法
CN101427354A (zh) 用于含金属层的增强成核的半导体表面的等离子体处理
CN115148665A (zh) 硅通孔的处理方法、处理装置、电子设备及存储介质
JPH1126413A (ja) 半導体装置の製造方法
JPH03159117A (ja) 半導体ウエハの熱処理方法および装置
KR100856323B1 (ko) 더미 웨이퍼 재생방법
KR100414300B1 (ko) 반도체소자제조방법
KR20000015552A (ko) 이온화된 질소가스를 이용한 챔버 세정 장치및 챔버 세정 방법
CN114361100A (zh) 一种用于改善浅沟槽隔离表面毛刺的方法
KR100223933B1 (ko) 반도체 식각 장치 및 그를 이용한 폴리 실리콘 식각 방법
JPH03242929A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee