KR100376890B1 - 반도체 소자의 레지스트 패턴 형성방법 - Google Patents

반도체 소자의 레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR100376890B1
KR100376890B1 KR10-1999-0023188A KR19990023188A KR100376890B1 KR 100376890 B1 KR100376890 B1 KR 100376890B1 KR 19990023188 A KR19990023188 A KR 19990023188A KR 100376890 B1 KR100376890 B1 KR 100376890B1
Authority
KR
South Korea
Prior art keywords
pattern
resist
transmittance
resist pattern
region
Prior art date
Application number
KR10-1999-0023188A
Other languages
English (en)
Other versions
KR20010003057A (ko
Inventor
이철승
이희목
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0023188A priority Critical patent/KR100376890B1/ko
Publication of KR20010003057A publication Critical patent/KR20010003057A/ko
Application granted granted Critical
Publication of KR100376890B1 publication Critical patent/KR100376890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 서로 다른 크기의 미세한 콘택홀을 용이하게 구현할 수 있는 반도체 소자의 레지스트 패턴 형성방법을 제공한다.
본 발명에 따라, 반도체 기판 상에 레지스트막을 도포하고, 레지스트막을 노광 및 현상하여, 제 1 높이, 제 1 폭 및 제 1 부피를 갖고 제 1 간격으로 이격된 제 1 레지스트 패턴을 상기 기판의 제 1 영역에 형성하고, 상기 제 1 높이 보다 높은 제 2 높이, 상기 제 1 폭보다 넓은 제 2 폭 및 상기 제 1 부피와 거의 동일한 제 2 부피를 갖고 상기 제 1 간격 보다 넓은 제 2 간격을 갖는 제 2 레지스트 패턴을 상기 기판의 제 2 영역에 형성한 후, 제 1 및 제 2 레지스트 패턴을 플로우시킨다. 본 실시예에서, 레지스트막의 노광은 제 1 영역의 대향부분에 제 1 간격으로 이격되어 배치되고 제 1 투과율을 갖는 제 1 패턴과, 제 2 영역의 대향 부분에 상기 제 2 간격으로 이격되어 배치되고 제 1 투과율보다 높은 제 2 투과율을 갖는 제 2 패턴을 구비한 레티클을 이용하여 진행한다.

Description

반도체 소자의 레지스트 패턴 형성방법{Method of forming resist pattern for semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적화에 따른 미세한 콘택홀을 구현할 수 있는 반도체 소자의 레지스트 패턴 형성방법에 관한 것이다.
최근 고집적화에 따른 미세한 콘택홀을 형성하기 위한 광파장의 한계를 극복하기 위하여 레지스트 플로우 기술이 제시되었다.
도 1a 및 도 1b는 상기한 레지스트 플로우 기술을 이용한 레지스트 패턴 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 상부에 절연막(11)이 형성된 반도체 기판(10) 상에 레지스트막을 도포하고 노광 및 현상하여, 제 1 간격(A1)으로 이격된 레지스트 패턴 (12)을 형성한다. 그런 다음, 레지스트 패턴(12)을 열공정으로 플로우시켜 그의 수직 프로파일을 완만하게 하여, 도 1b에 도시된 바와 같이, 레지스트 패턴(12) 사이의 간격을 제 1 간격(A1) 보다 작은 제 2 간격(A2)으로 감소시킨다. 그 후, 도시되지는 않았지만, 레지스트 패턴(12)을 식각 마스크로하여 기판(10)이 노출되도록 절연막(11)을 식각하여 제 2 간격(A2)의 크기를 갖는 콘택홀을 형성한다.
레지스트 패턴의 플로우에 의해 그들 사이의 간격이 좁혀지기 때문에, 고집적화에 따른 콘택홀 형성이 가능하다.
한편, 레지스트량은 콘택홀의 크기 및 광파형의 듀티비(duty ratio)에 따라 다르다. 따라서, 상기한 바와 같이, 동일한 크기의 콘택홀을 형성하는 경우에는 광파형의 듀티비가 동일하고 레지스트량이 동일하기 때문에 콘택홀의 CD(Critical Dimension) 조절이 용이하다. 반면, 서로 다른 크기의 콘택홀을 형성하는 경우에는 광파형의 듀티비가 서로 다르기 때문에 레지스트 패턴의 폭 및 그들 사이의 간격이 서로 다르다. 이에 따라, 레지스트 패턴의 부피가 서로 다르고 플로우시 레지스트 패턴의 플로우량 차이로 인하여 콘택홀의 균일한 CD 조절이 용이하지 못하므로, 고집적화에 따른 콘택홀을 구현하는데 어려움이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 서로 다른 크기의 미세한 콘택홀을 용이하게 구현할 수 있는 반도체 소자의 레지스트 패턴 형성방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래의 반도체 소자의 레지스트 패턴 형성방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 레지스트 패턴 형성방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
20 : 반도체 기판
21 : 절연막
32A1, 32A2 : 제 1 레지스트 패턴
32B1, 32B2 : 제 2 레지스트 패턴
100 : 레티클
100A1, 100A2 : 제 1 패턴
100B1, 100B2 : 제 2 패턴
W1, W2 : 레지스트 패턴의 폭
H1, H2 : 레지스트 패턴의 높이
C1, C2, C2, C4 : 레지스트 패턴 사이의 간격
Ⅰ, Ⅱ : 제 1 및 제 2 영역
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라 반도체 기판 상에 레지스트막을 도포하고, 레지스트막을 노광 및 현상하여, 제 1 높이, 제 1 폭 및 제 1 부피를 갖고 제 1 간격으로 이격된 제 1 레지스트 패턴을 상기 기판의 제 1 영역에 형성하고, 상기 제 1 높이 보다 높은 제 2 높이, 상기 제 1 폭보다 넓은 제 2 폭 및 상기 제 1 부피와 거의 동일한 제 2 부피를 갖고 상기 제 1 간격 보다 넓은 제 2 간격을 갖는 제 2 레지스트 패턴을 상기 기판의 제 2 영역에 형성한 후, 제 1 및 제 2 레지스트 패턴을 플로우시킨다.
본 실시예에서, 레지스트막의 노광은 제 1 영역의 대향부분에 제 1 간격으로 이격되어 배치되고 제 1 투과율을 갖는 제 1 패턴과, 제 2 영역의 대향 부분에 상기 제 2 간격으로 이격되어 배치되고 제 1 투과율보다 높은 제 2 투과율을 갖는 제 2 패턴을 구비한 레티클을 이용하여 진행한다.
또한, 제 1 패턴은 0%의 투과율을 갖는 크롬패턴과 같은 광차단물질이고, 제 2 패턴은 5 내지 10%의 투과율을 갖는 광투과물질이다. 또한, 제 1 패턴은 5 내지 10%의 투과율을 갖는 광투과물질이고, 상기 제 2 패턴은 10 내지 20%의 투과율을 갖는 광투과물질이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 레지스트 패턴 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 서로 다른 크기의 콘택홀이 형성될 제 1 및 제 2 영역(Ⅰ, Ⅱ)이 정의된 반도체 기판(20) 상에 절연막(21)을 형성하고, 절연막(21) 상에 레지스트막을 도포한다. 그런 다음, 레티클(100)을 이용하여 포토레지스트막을 노광한 후 현상하여, 도 2a에 도시된 바와 같이, 제 1 높이(H1), 제 1 폭(W1) 및 제 1 부피를 갖고 제 1 간격(C1)으로 이격된 제 1 레지스트 패턴(32A1, 32A2)을 제 1 영역(Ⅰ)에 형성하고, 제 1 높이(H1) 보다 높은 제 2 높이(H2), 제 1 폭(W1)보다 넓은 제 2 폭(W2) 및 제 1 부피와 거의 동일한 제 2 부피를 갖고 제 1 간격(C1) 보다 넓은 제 2 간격(C2)을 갖는 제 2 레지스트 패턴(32B1, 32B2)을 형성한다.
여기서, 레티클(100)은 제 1 영역(Ⅰ)의 대향부분에 제 1 간격(C1)으로 이격되어 배치되고 제 1 투과율을 갖는 제 1 패턴(100A1, 100A2)과, 제 2 영역(Ⅱ)의 대향 부분에 제 2 간격(C2)으로 이격되어 배치되고 제 1 투과율보다 높은 제 2 투과율을 갖는 제 2 패턴(100B1, 100B2)을 구비한다. 예컨대, 제 1 패턴(100A1, 100A2)이 0%의 투과율을 갖는 크롬패턴과 같은 광차단물질인 경우, 제 2 패턴(100B1, 100B2)은 5 내지 10%의 투과율을 갖는 광투과물질이고, 제 1 패턴 (100A1, 100A2)이 5 내지 10%, 바람직하게 6% 정도의 투과율을 갖는 광투과물질인 경우, 제 2 패턴(100B1, 100B2)은 10 내지 20%, 바람직하게 18%정도의 투과율을 갖는 광투과물질이다.
이에 따라, 노광시 제 2 영역(Ⅱ)의 레지스트막 상부가 얕게 노광되어 제거됨으로써, 제 1 레지스트 패턴(32A1, 32A2)보다 높이가 낮아지게 된다.
그리고 나서, 제 1 및 제 2 레지스트 패턴(32A1, 32A2, 32B1, 32B2)을 열공정으로 플로우시켜 그의 수직 프로파일을 완만하게 하여, 도 2b에 도시된 바와 같이, 제 1 레지스트 패턴(32A1, 32A2) 사이의 간격을 제 1 간격(C1) 보다 작은 제 3 간격(C3)으로 감소시키고, 제 2 레지스트 패턴(32B1, 32B2) 사이의 간격을 제 2 간격(C2)보다 작은 제 4 간격(C4)으로 감소시킨다. 그 후, 도시되지는 않았지만, 제 1 및 제 2 레지스트 패턴(32A1, 32A2, 32B1, 32B2)을 식각 마스크로하여 기판(20)이 노출되도록 절연막(21)을 식각하여 제 3 및 제 4 간격(C3, C4)의 크기를 갖는 콘택홀을 각각 형성한다.
상기한 본 발명에 의하면, 광투과율이 다른 패턴을 갖는 레티클을 이용하여레지스트막의 노광을 진행하여 레지스트 패턴들의 부피를 동일하게 조절한 후, 레지스트막 패턴의 플로우를 진행함으로써, 서로 다른 크기의 콘택홀의 형성시 콘택홀의 균일한 CD 조절이 가능해지므로, 고집적화에 따른 콘택홀 형성이 용이해진다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (4)

  1. 반도체 기판 상에 레지스트막을 도포하는 단계;
    상기 레지스트막을 노광 및 현상하여,
    제 1 높이, 제 1 폭 및 제 1 부피를 갖고 제 1 간격으로 이격된 제 1 레지스트 패턴을 상기 기판의 제 1 영역에 형성하고, 상기 제 1 높이 보다 높은 제 2 높이, 상기 제 1 폭보다 넓은 제 2 폭 및 상기 제 1 부피와 거의 동일한 제 2 부피를 갖고 상기 제 1 간격 보다 넓은 제 2 간격을 갖는 제 2 레지스트 패턴을 상기 기판의 제 2 영역에 형성하는 단계;
    상기 제 1 및 제 2 레지스트 패턴을 플로우시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
  2. 제 1 항에 있어서, 상기 레지스트막의 노광은 상기 제 1 영역의 대향부분에 상기 제 1 간격으로 이격되어 배치되고 제 1 투과율을 갖는 제 1 패턴과,
    상기 제 2 영역의 대향 부분에 상기 제 2 간격으로 이격되어 배치되고 상기 제 1 투과율보다 높은 제 2 투과율을 갖는 제 2 패턴을 구비한 레티클을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
  3. 제 2 항에 있어서, 상기 제 1 패턴은 0%의 투과율을 갖는 크롬패턴과 같은 광차단물질이고, 상기 제 2 패턴은 5 내지 10%의 투과율을 갖는 광투과물질인 것을특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
  4. 제 2 항에 있어서, 상기 제 1 패턴은 5 내지 10%의 투과율을 갖는 광투과물질이고, 상기 제 2 패턴은 10 내지 20%의 투과율을 갖는 광투과물질인 것을 특징으로 하는 반도체 소자의 레지스트 패턴 형성방법.
KR10-1999-0023188A 1999-06-21 1999-06-21 반도체 소자의 레지스트 패턴 형성방법 KR100376890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0023188A KR100376890B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0023188A KR100376890B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 레지스트 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20010003057A KR20010003057A (ko) 2001-01-15
KR100376890B1 true KR100376890B1 (ko) 2003-03-19

Family

ID=19593756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0023188A KR100376890B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100376890B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393230B1 (ko) * 2001-08-16 2003-07-31 삼성전자주식회사 잔막율을 조절할 수 있는 포토레지스트 패턴의 형성방법
KR100489521B1 (ko) * 2002-09-09 2005-05-16 동부아남반도체 주식회사 복수레벨의 패턴 형성을 위한 래티클

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109717A (ja) * 1987-10-22 1989-04-26 Oki Electric Ind Co Ltd レジストパターン検査方法
JPH02297557A (ja) * 1989-05-12 1990-12-10 Mitsubishi Electric Corp レジストパターンの形成方法
JPH04318852A (ja) * 1991-04-18 1992-11-10 Fujitsu Ltd レジスト・パターン形成方法
JPH0697065A (ja) * 1992-09-17 1994-04-08 Mitsubishi Electric Corp 微細レジストパターンの形成方法
KR960035776A (ko) * 1995-03-22 1996-10-28 김주용 미세패턴 형성방법
KR19980048210A (ko) * 1996-12-17 1998-09-15 김영환 반도체 장치의 미세 패턴 형성 방법
JPH11283920A (ja) * 1997-06-18 1999-10-15 Toshiba Corp レジストパターン形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109717A (ja) * 1987-10-22 1989-04-26 Oki Electric Ind Co Ltd レジストパターン検査方法
JPH02297557A (ja) * 1989-05-12 1990-12-10 Mitsubishi Electric Corp レジストパターンの形成方法
JPH04318852A (ja) * 1991-04-18 1992-11-10 Fujitsu Ltd レジスト・パターン形成方法
JPH0697065A (ja) * 1992-09-17 1994-04-08 Mitsubishi Electric Corp 微細レジストパターンの形成方法
KR960035776A (ko) * 1995-03-22 1996-10-28 김주용 미세패턴 형성방법
KR19980048210A (ko) * 1996-12-17 1998-09-15 김영환 반도체 장치의 미세 패턴 형성 방법
JPH11283920A (ja) * 1997-06-18 1999-10-15 Toshiba Corp レジストパターン形成方法

Also Published As

Publication number Publication date
KR20010003057A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
GB2295694A (en) Phase shift mask
US5985492A (en) Multi-phase mask
KR100376890B1 (ko) 반도체 소자의 레지스트 패턴 형성방법
KR0128827B1 (ko) 위상반전마스크 제조방법
KR20040008651A (ko) 반도체 소자의 초미세 콘택홀 형성방법
US5895735A (en) Phase shift masks including first and second radiation blocking layer patterns, and methods of fabricating and using the same
KR20000009376A (ko) 위상 반전 마스크 제조방법
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
KR970063431A (ko) 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법
JP2000066372A (ja) 半導体装置製造方法
KR0137977B1 (ko) 위상반전마스크 및 그 제조방법
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR20030097151A (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
KR970005055B1 (ko) 반도체 제조용 위상반전 마스크 제조방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100352010B1 (ko) 반도체소자의콘택용노광마스크
KR100525086B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR19980077148A (ko) 반도체장치의 소자분리막 패턴 형성용 마스크를 이용한 비트라인 콘택 패턴 형성방법
KR100390998B1 (ko) 반도체소자의 감광막패턴 형성방법
KR100419971B1 (ko) 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법
KR970013064A (ko) 반도체소자의 미세패턴 형성방법
KR960006170B1 (ko) 반도체 소자의 패턴 형성방법
KR960011465B1 (ko) 반도체 제조용 위상반전 마스크 제조방법
KR100223273B1 (ko) 레티클 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee