KR100373080B1 - Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법 - Google Patents

Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법 Download PDF

Info

Publication number
KR100373080B1
KR100373080B1 KR10-2000-0022378A KR20000022378A KR100373080B1 KR 100373080 B1 KR100373080 B1 KR 100373080B1 KR 20000022378 A KR20000022378 A KR 20000022378A KR 100373080 B1 KR100373080 B1 KR 100373080B1
Authority
KR
South Korea
Prior art keywords
pgo
film
ferroelectric
membrane
range
Prior art date
Application number
KR10-2000-0022378A
Other languages
English (en)
Other versions
KR20010020784A (ko
Inventor
리팅카이
장펭얀
오노요시
슈솅텡
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010020784A publication Critical patent/KR20010020784A/ko
Application granted granted Critical
Publication of KR100373080B1 publication Critical patent/KR100373080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component

Abstract

본 발명의 강유전성 Pb5Ge3O11(PGO) 박막은 금속 유기 증기 퇴적법(MOCVD)법 및 RTP(금속 열적 공정) 어닐링 수법으로 제공된다. 이 PGO 막은 실질적으로 450 내지 650℃의 온도에서 c-축 배향을 갖도록 실질적으로 결정화되어 있다. 이 PGO 막은 약 0.5 미크론의 평균 과립 크기를 갖고 또 10% 미만의 과립 크기 균일성 편차를 갖는다. Ir 전극을 갖는 150 nm 두께의 막에 대해 우수한 강유전 특성이 얻어진다. 상기 막은 피로 문제를 갖지 않는 특징이 있으며; 1 x 109스위칭 주기까지도 피로 문제가 관찰되지 않았다. 누설 전류는 인가 전압이 증가함에 따라 증가하며 100 kV/cm에서 약 3.6 x 10-7A/cm2이다. 유전 상수는 대부분의 강유전성 물질과 유사한 거동을 나타내며 최대 유전 상수는 약 45 이었다. 이들 고품질의 MOCVD Pb5Ge3O11막은 PGO 막 과립 크기의 균일성으로 인하여 고밀도 단일 트랜지스터 강유전성 메모리 장치에 대해 사용될 수 있다.

Description

Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법{C-axis oriented lead germanate film and deposition method}
본 발명은 강유전성 메모리 장치의 제조방법, 보다 상세하게는 납 게르마늄 옥사이드 (PGO) 막의 결정화를 c-축을 따라 배향시키는 것에 의해 강유전성 메모리 장치용 납 게르마늄 옥사이드(PGO) 박막의 강유전 특성을 최대화하는 방법에 관한 것이다.
전자 광학장치, 초전자장치, 주파수 애자일(agile) 전자장치 및 비휘발성 메모리에 사용하기 위한 강유전성 박막은 쌍-안정 특성으로 인하여 최근 많은 관심을 끌고 있다. 강유전성 랜덤 액세스 메모리(FRAM)에 대한 대부분의 연구는 1개의 트랜지스터와 1개의 커패시터를 갖는 메모리 구조에 집중되었다. 커패시터는 2개의 도전성 전극사이에 샌드위치된 강유전성 박막으로 제조된다. 상기 유형의 메모리의 회로 구조 및 판독/기록 순서는 FRMA에서는 데이터 리프레싱이 불필요하다는 것을 제외하는 DRAM의 그것과 유사하다. 따라서 강유전성 커패시터에서 관찰되는 피로 문제는 이들 메모리를 상업적 규모로 실현하는데 주요 장애의 하나로 되고 있다. 납 게르마네이트(Pb5Ge3O11) 박막은 우수한 피로 특성을 나타내고 있어 이들 PGO 박막은 FRAM 장치용으로 매우 효과적인 재료이다.
c-축과 평행한 극 방향을 갖는 비-페로프스카이트 단축 강유전체 Pb5Ge3O11는 실온에서 삼방정 공간군 P3에 속한다. 이 재료는 큐리 온도(Tc=178℃) 이상에서 육방정 공간군 P6(=P3/m) 상유전 상으로 변환된다. 상기 단축 강유전체 Pb5Ge3O11는180。 도메인만을 포함하기 때문에, 분극을 완화시키기 위하여 90。를 통하여 도메인을 재배향시키는 경향이 있는 강탄성 효과는 나타내지 않는다. 상기 재료의 중요한 특징은 유전 상수가 작고 잔류 분극이 적은 것으로, 이는 특히 1개의 트랜지스터 메모리 장치용 강유전성 비휘발성 메모리 소자에 적합하다. Pb5Ge3O11는 또한 초전 및 유전 특성으로 인하여 열 검출기 장치에도 적합하다.
강유전성 비휘발성 메모리의 다른 연구 분야는 FET의 게이트 영역상에 직접적으로 강유전성 박막을 퇴적시켜 강유전체 게이트 제어 FET를 형성하는 것이다. 금속-강유전체-실리콘(MFS) FET와 같은 강유전체 게이트 제어 장치는 1950년대 초부터 연구되어 왔다. 다양하게 변형된 MFSFET 구조가 제안되어 있다. 예컨대 금속-강유전체-절연체-실리콘(MFIS) FET, 금속-강유전체-금속-실리콘(MFMS) FET 및 금속-강유전체-금속-산화물-실리콘(MFMOS) FET를 들 수 있다. 1개의 트랜지스터 메모리 장치의 요건과 관련하여, 강유전성 재료는 낮은 유전 상수와 작은 잔류 분극을 가져야한다. 따라서, 4 μC/cm2와 같이 보다 작은 잔류 분극 및 괴상 재료에서 약 50의 유전상수를 갖는 강유전체 Pb5Ge3O11박막이 요청되었다.
납 게르마네이트 박막은 과거에는 열 증발법 및 플래쉬 증발법(A. Mansingh 및 S. B. Krupanidhi, J. Appl.Phys. 51, 5408, 1980), dc 반응성 스퍼터링(H. Schmitt, H. E. Mueser, 및 R. Karthein, Ferroelectrics 56, 141, 1984), 레이저 제거법(S.B. Krupanidhi, D. Roy, N. Maffei, 및 C. J. Peng, Proceedings of 3rdInternational Symp. on Integrated Ferroelectrics, 100, 1991) 및 졸-겔수법(J.J. Lee 및 S. K. Dey, Appl. Phys. Lett. 60, 2487, 1992)에 의해 제조되었다.
종래에는 c-축을 따른 방향에서 각각 4 μC/cm2및 14 kV/cm의 자발 분극 및 보자력계를 갖는 단결정 Pb5Ge3O11이 보고되어 있었다. 이들 c-축 배향 Pb5Ge3O11박막은 불량한 강유전 특성을 나타낸다: 보다 낮은 분극(2-3 μC/cm2), 보다 높은 보자력계(55-135 kV/cm) 및 이들의 히스테레시스 루프는 포화되지 않고 사각형이 아니다. PGO 강유전성 도메인을 스위칭하기 위해, 매우 높은 동작 전압을 필요로하는데 이는 메모리 소자에서 이들의 용도를 배제시킨다.
본 발명에 따른 PGO 막은 강유전성 메모리 장치의 요건을 충족시키기 위해 개발되었다. 본 발명은 보다 작은 Pr값, 보다 작은 유전 상수 및 가장 큰 Ec 값을 갖는 순수한 c-축 배향된 PGO 박막에 관한 것이다. 이러한 막은 1개의 트랜지스터(1T) 메모리 셀 제조에 유용하다. 팅카이 리 일행에 의해 1999년 4월 28일 출원되어 동시계류중인 미국 특허출원 번호 09/301,435호, 발명의 명칭 "다상 납 게르마네이트 막 및 퇴적방법" (대리인 참조번호 SLA400)에는, 제2상의 Pb3GeO5를 Pb5Ge3O11에 부가하여 c-축 배향의 증가없이 과립 크기를 증가시킨다고 기재되어 있다. 생성한 막은 증가된 Pr값과 유전상수 그리고 감소된 Ec값을 나타내었다. 이러한 막은 초미세전자기계적 계(MEMS), 고속 멀티칩 모듈(MCM), DRAM 및 FeRAM 장치에 유용하다.
팅카이 리 일행에 의해 1999년 4월 28일 출원되어 동시계류중인 미국 특허출원 번호 09/302,272호, 발명의 명칭 "에피텍셜(epitaxial) 성장시킨 납 게르마네이트 막 및 퇴적방법" (대리인 참조번호 SLA402)에는, 적당량의 제2상의 Pb3GeO5을 Pb5Ge3O11에 부가하여 과도하게 높은 c-축 배향을 갖는 큰 과립 크기를 형성하여 완전한 에피텍셜 c-축 강유전성 납 게르마네이트 막을 형성하고 있다. 그 결과, 높은 Pr과 Ec값 뿐만 아니라 보다 낮은 유전상수를 얻는다. 이러한 막은 1T, 1 트랜지스터/1 커패시터(1T/1C) FeRAM 메모리 장치에 유용하다.
팅카이 리 일행에 의해 1999년 4월 28일 출원되어 동시계류중인 미국 특허출원 번호 09/301,434호, 발명의 명칭 "강유전성 납 게르마네이트 막 및 퇴적방법" (대리인 참조번호 SLA403)에는, MEM 및 MCM 장치 제조에 유용한 향상된 강유전 특성을 갖는 CVD Pb3GeO5막이 형성된다고 개시되어 있다. 상술한 동시계류중인 특허 출원은 모두 본 명세서에 참고문헌으로 포함되어 있다.
비휘발성 메모리에 사용하기에 충분한 강유전 특성을 갖는 단일상 PGO 막이개발될 수 있다면 유용할 것이다.
결정학적 정렬에 의해 단일상 다결정성 PGO 막의 강유전 특성이 향상될 수 있다면 유용할 것이다. 또한 결정성 PGO 막이 주로 c-축을 따라 정렬될 수 있다면 유용할 것이다.
고밀도 비휘발성 강유전 메모리에 사용하기 위한 작고 균일한 과립 크기를갖는 PGO막이 형성될 수 있다면 유용할 것이다.
도 1은 c-축 결정학적 배향을 갖는 PGO 막의 형성 방법에서의 단계를 도시;
도 2는 강유전 특성을 갖는 본 발명에 따른 PGO 막을 사용한 커패시터를 도시;
도 3은 500℃에서 퇴적된 본 발명에 따른 Pb5Ge3O11막의 X-선 패턴;
도 4는 본 발명에 따른 PGO 막의 주사전자현미경(SEM) 사진;
도 5 및 도 6은 본 발명에 따른 PGO 막의 Pr 및 Ec 특성을 도시;
도 7은 본 발명에 따른 Pb5Ge3O11막의 강유전 특성에 대한 후-어닐링 효과를 도시;
도 8은 Ir 기판상의 본 발명의 Pb5Ge3O11박막의 피로 특성을 도시;
도 9는 피로 시험 전후에 본 발명에 따른 PGO로 제조된 커패시터의 히스테레시스 루프를 도시;
도 10은 본 발명에 따른 PGO 막으로 제조된 커패시터의 누설 전류를 도시;
도 11은 본 발명에 따른 PGO 막의 유전 상수를 도시.
따라서, 반응 챔버에서 납 게르마늄 옥사이드(PGO)막에서 IC 막상에 c-축 배향을 갖는 다결정성 PGO 막을 형성하는 방법이 제공된다. 상기 방법은 다음 단계를 포함한다:
a) [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 5:3 범위의 몰비를 갖는 PGO 혼합물을 형성하고;
b) 단계 a)에서 얻은 혼합물을 약 8:2:1 몰비의 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매에 용해시켜 용매 리터당 약 0.1 내지 0.3몰 농도의 PGO 혼합물을 갖는 전구체 용액을 형성하며;
c) 전구체 증발기를 이용하여 상기 전구체 용액을 약 130 내지 180℃ 범위의 온도로 가열하여 전구체 가스를 생성하고;
c1) 챔버중의 상기 전구체 가스를 약 1000 내지 6000 표준 cm3/분(sccm) 범위의 슈라우드 유량(shroud flow)의 아르곤 가스와 혼합하고 약 130 내지 180℃ 범위의 온도로 예열하며;
c2) 약 500 내지 3000 sccm 범위의 산소 유량을 챔버에 도입하고;
d) 웨이퍼를 약 450 내지 500℃ 범위의 온도로 가열하여 단계 c)에서 웨이퍼상에 형성된 전구체 가스를 분해시키며;
e) 작고 균일한 결정 과립 크기를 갖는 제1상의 Pb5Ge3O11을 비롯한 PGO 막을 형성하고; 또
f) PGO 막의 Pb5Ge3O11상(phase)에서 약 70% 이상의 c-축 결정학적 배향과 약 0.2 내지 0.8 미크론 범위의 과립 크기를 형성함으로써 PGO 막의 강유전 특성을 최적화한다.
본 발명의 특정 실시예에서, 단계 f)는 다음 하부 단계를 포함한다:
f1) 단계 e)에서 PGO 막의 퇴적과 동시에 PGO 막의 다결정성 구조를 주로 c-축 배향으로 배향시키고; 또
f2) 단계 e)에 이어, 단계 e)에서 형성된 PGO 막을 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기하, 약 450 내지 550℃ 범위의 온도에서 어닐링함으로써 다결정성 PGO 막의 c-축 배향을 향상시킨다.
본 발명의 특정 실시예에서, 강유전성 장치는 단계 e)에서 PGO 막으로 형성되며 단계 f2) 이후에 다음 단계를 추가로 포함한다:
g) 단계 e)에서 형성된 PGO 막 아래에 도전성 전극을 형성하고; 또
h) 단계 e)에서 형성된 PGO 막을, 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기하, 약 450 내지 550℃의 온도에서 어닐링함으로써 단계 e)에서 형성된 PGO 막 및 단계 g)에서 형성된 전극 간의 계면을 향상시킨다.
단계 f2) 및 h)는 초당 약 10 내지 200℃ 범위의 열적 램프-업(ramp-up) 속도와 약 10분의 지속 시간을 갖는 PGO 막을 어닐링하기 위한 급속 열적 어닐링(RTA)법의 사용을 포함한다.
향상된 강유전 특성을 갖는 납 게르마늄 옥사이드 (PGO) 막도 또한 제공된다. 이 PGO 막은 제1상의 다결정성 Pb5Ge3O11를 포함하며, Pb5Ge3O11상은 주로 c-축 결정학적 배향을 갖는다. 이 c-축 배향은 강유전성 막 특성을 향상시킨다. 본 발명의 특정 실시예에서는 약 70% 이상의 Pb5Ge3O11막이 c-축 배향을 갖는다. 다결정성 Pb5Ge3O11막은 또한 약 0.2 내지 1.5 미크론 범위의 과립 크기를 갖는 결정 과립을 포함한다.
강유전 특성을 갖는 커패시터도 또한 제공된다. 이 커패시터는 제1 도전성 전극, 제1 전극상의 주로 c-축 결정학적 배향을 갖는 다결정성 Pb5Ge3O11상을 비롯한 PGO 막, 및 PGO 막 위의 제2 도전성 전극을 포함한다. 이 커패시터는 약 3.8 μC/cm2의 2Pr 및 8 볼트의 인가 전압에서 약 93 kV/cm의 2Ec를 갖는다.
화학증착(CVD)을 통하여 PGO 막을 형성하는 것은 우수한 막 균일성, 조성 제어, 높은 막 밀도, 높은 퇴적율, 우수한 단계별 유효범위 및 대규모 공정에 대한 적합성과 같은 이점을 제공한다. CVD에 의해 제공되는 우수한 막 단계 유효범위와 비슷한 정도는 다른 어떤 수법에 의해서도 지금까지 보고되어 있지 않다. CVD에 의해 얻을 수 있는 순도, 제어성 및 정밀도는 분자 빔 에피탁시(MBE)과 견줄만 하다. 보다 중요하게는, 새로운 구조가 쉽고 정밀하게 성장할 수 있다. MOCVD는 초박층또는 원자적으로 선명한 계면을 이용하는 모든 종류의 장치를 제조할 수 있다.
본 발명의 강유전성 Pb5Ge3O11박막은 금속 유기 증기 퇴적법(MOCVD) 및 RTP(Rapid Thermal Process) 어닐링 수법에 의해 Ir 또는 Pt 피복 Si 웨이퍼상에 제조된다. 상기 막은 거울면과 균열을 갖지 않으며 450 내지 550℃의 온도에서 c-축 배향을 갖는 완전한 결정화를 나타낸다. Ir 전극을 갖는 150 nm 두께 막에 대해 양호한 강유전 특성을 수득한다: 2Pr 및 2Ec는 각각 약 3.8 μC/cm2및 93 kV/cm이다. 상기 막은 피로 문제를 갖지 않는 특성을 나타낸다: 1 x 109스위칭 주기 후에도 피로가 관찰되지 않는다. 누설 전류는 전압이 증가함에 따라 증가하며 100 kV/cm에서 약 3.6 x 10-7A/cm2이다. 유전 상수는 대부분의 강유전성 물질과 유사한 특성을 나타내며, 유전상수는 인가 전압에 따라 변화한다. 최대 유전 상수는 약 30 내지 50이다. 이들 고품질의 MOCVD Pb5Ge3O11막은 단일 트랜지스터 강유전성 메모리 장치용으로 사용될 수 있다.
본 발명은 제1상 다결정성 Pb5Ge3O11을 포함하는 향상된 강유전 특성을 갖는 납 게르마늄 옥사이드 (PGO) 막에 관한 것이다. 이 Pb5Ge3O11상은 주로 c-축 결정학적 배향을 갖고 있고, 그에 따라 c-축 배향은 강유전 막 특성을 향상시킨다. 본 발명의 특정 구체예로서, PGO 막의 Pb5Ge3O11상의 약 70% 이상은 c-축 배향을 갖는다. 또한 다결정성 Pb5Ge3O11상 막은 약 0.2 내지 0.8 미크론 범위의 과립 크기를 갖는결정 과립을 포함한다. 다결정성 PGO 막은 아주 균일한 크기의 작은 과립을 포함한다. 과립 크기의 균일성에서 편차는 약 10% 미만이다. 과립은 비교적 작지만, 이들의 균일성은 본 발명의 막을 고밀도(소형) 비휘발성 메모리용으로 이상적으로 만든다.
Pb5Ge3O11막의 성장에는 액체 전달계를 갖는 EMCORE 옥사이드 MOCVD 반응기를 이용하였다. 이러한 계는 팅카이 리 일행에 의해 1999년 4월 28일 출원되어 동시계류중인 미국특허출원번호 09/301,435호, 발명의 명칭 "다상 납 게르마네이트 막 및 퇴적방법" (대리인 참조번호 SLA 400)의 도 1에 도시되어 있다. Pb5Ge3O11막은 MOCVD 공정을 이용하여 6" Pt 또는 Ir 피복 Si 웨이퍼상에 퇴적되었다. PGO 박막의 전구체를 하기 표 1에 수록한다.
PGO 박막용 전구체의 특성
전구체 구조식 증기 압력(mm Hg) 분해 온도(℃)
Pb(thd)2Ge(ETO)4 Pb(C11H19O2)2Ge(C2H5O)4 180℃/0.05비점 185.5℃ 325℃
게르마늄 알콕사이드, 게르마늄 할라이드, 납 알킬 및 납 할라이드와 같은 액체 전구체는 온도가 제어된 기포제를 사용하여 전구체 증기를 생성한다. 납 β-디케토네이트와 같은 고체 전구체를 용매에 용해시키고 플레쉬 증발기를 구비한 액체 전달 계를 사용하여 전구체 증기를 생성한다. 하기 표 2는 본 발명의 특정 구체예에서 교대로 사용된 PGO 막 전구체를 수록한다. 표 3은 본 발명의 특정 구체예에서 교대로 사용될 수 있는 용매의 예를 수록한다.
PGO 막용 용매의 특성
5:3 몰비의 [Pd(thd)2] 및 [Ge(ETO)4]를 테트라히드로푸란, 이소프로판올 및 테트라글라임의 8:2:1 몰비 혼합 용매에 용해시켰다. 이 전구체 용액은 0.1 내지 0.3 M/L 농도의 Pb5Ge3O11을 갖는다. 상기 용액을 펌프에 의해 0.1 ml/분의 속도로 증발기(150℃)에 주입시켜 전구체 가스를 형성시켰다. 전구체 가스를 150 내지 170℃에서 예열된 아르곤 유량을 이용하여 반응기에 접촉시켰다. 퇴적 온도 및 압력은 각각 500℃ 및 5 내지 10 토르이다. 산소(1000-2000 sccm)와 함께 슈라우드 유량(Ar 4000 sccm)을 반응기에 도입하였다. 퇴적한 후, Pb5Ge3O11막을 산소 분위기하에서 실온으로 냉각시켰다. 향상된 강유전 특성을 위해서는, Pb5Ge3O11막을 RTP 방법을 이용하여 상부 전극을 퇴적하기 전후에 후-어닐링시켰다. 상부 전극의 퇴적전에 후-어닐링하는 것을 제 1 어닐링으로 칭하고 또 상부 전극의 퇴적 후에 후-어닐링하는 것을 제2 어닐링이라 칭한다.
도 1은 c-축 결정학적 배향을 갖는 PGO 막의 형성방법에서 단계를 도시한다. 단계(100)는 집적 회로(IC) 막을 제공한다. IC 막 재료는 이리듐 및 백금으로 구성된 군으로부터 선택한다. 전형적으로, 상술한 재료는 실리콘 웨이퍼를 피복한다. 단계(102)는 [Pd(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 4.5:3 내지 5.5:3 범위의 몰비를 갖는 PGO 혼합물을 형성한다. [Pd(thd)2] 또는 Pb는 비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)납(II)이고 또 [Ge(ETO)4]는 게르마늄(IV) 에톡사이드이다. 본 발명의 방법은 상기 범위 밖의 몰비에서도 작용할 것이다. 본 발명의 특정 구체예로서, 단계(102)는 [Pd(thd)2] 및 [Ge(ETO)4]를 약 5:3 몰비로 혼합하는 것을 포함한다. 고 전구체 온도가 사용되는 경우에는 5:3 이상의 Pb 비율이 전형적으로 이용된다. 이하 단계(106) 참조. 다르게는, 퇴적 및 어닐링 공정 동안 Pb 분위기가 제공되면 5:3 이하의 Pb 비율이 이용된다. 이하 단계(108) 내지 (112) 참조.
단계(104)는 단계(102)에서 얻은 혼합물을 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매에 용해시켜 전구체 용액을 형성한다. 본 발명의 특정 구체예로서, 단계(104)는 약 8:2:1 몰비의 테트라히르로푸란, 이소프로판올 및 테트라글라임 용매를 포함한다. 다르게는, 테트라히드로푸란은 부틸 에테르로 교체될 수 있다. 단계(104)는 용매 리터당 약 0.1 내지 0.3 몰의 PGO 혼합물 농도를 갖는 전구체 용액을 형성하는 것을 포함한다. 기타 용매에 대해서는 상기 표 3 참조.
단계(106)은 단계(104)에서 형성된 용액으로부터 전구체 가스를 생성한다. 단계(100)이 전구체 증발기를 제공하면, 단계(106)은 그 전구체 증발기를 이용하여 전구체 용액을 약 130 내지 180℃ 범위의 온도로 가열함으로써 전구체 가스를 형성하는 것을 포함한다. 상술한 바와 같이, 단계(102)에서 납 및 게르마늄 화합물의 몰비를 조정하는 것에 의해 증발기 온도를 광범위하게 할 수 있다. 바람직한 구체예로서, 전구체 용액은 약 150℃로 가열될 수 있다. 전형적인 반응기는 전구체 가스 및 캐리어 가스 라인, 배출 라인, 가스 유량 플랜지 및 반응기 벽에 대한 PID(personal identifier) 제어 가열계를 구비하고 있다. 가스 유량 플랜지 및 반응기 벽의 온도를 제어하여 산화물 전구체의 분해 또는 축합을 피한다.
단계(108)는 단계(106)에서 웨이퍼상에 형성된 전구체 가스를 분해시킨다.보다 넓은 온도가 가능하지만, 단계(108)은 약 450 내지 500 ℃ 범위의 온도로 웨이퍼를 가열함으로써 퇴적된 막이 주로 c-축 결정학적 배향을 갖도록 하는 것을 포함한다.
단계(110)은 제1상의 Pb5Ge3O11를 비롯한 PGO 막을 형성한다. 단계(112)는 PGO 막의 Pb5Ge3O11상에서 주로 c-축 결정학적 배향을 형성한다. 전형적으로, c-축과 같은 1개 축을 따른 결정 배향이 a 및 b축과 같은 다른 2개 축에 비하여 우세하면, 막은 결정학적 배향을 갖는 것으로 생각할 수 있다. 어떤 경우든, 50% 이상의 결정이 축중의 어느 하나를 따라 정렬되면 특정한 결정학적 배향을 갖는다. 본 발명의 일개 구체예로서, 단계(112)는 약 70% 이상의 c-축 배향을 갖는 다결정성 Pb5Ge3O11상을 형성하는 것을 포함한다. 단계(112)는 또한 약 0.2 내지 0.8 미크론 범위의 과립 크기를 갖는 Pb5Ge3O11제1상을 포함한다. 본 발명의 특정 구체예에서는 약 0.3 미크론의 과립 크기가 바람직하다. 또한 단계(112)는 균일하거나 동질의 과립 크기를 갖는 다결정성 Pb5Ge3O11상 막 결정을 포함한다. 결정 크기의 균일성에서의 편차는 약 10% 미만이다. 단계(114)는 PGO 막의 강유전 특성이 최적화된 생성물이다.
본 발명의 특정 구체예로서, 단계(100)은 액체 펌프를 제공한다. 이어 단계(104) 후 단계(106) 전에 추가의 단계를 실시한다. 단계(104a)(도시되지 않음)는 액체 펌프를 이용하여 단계(104)의 전구체 용액을 분당 약 0.1 내지 0.5 밀리리터 범위의 비율로 단계(106)중의 전구체 증발기로 도입한다.
본 발명의 특정 구체예로서, IC 막은 반응기 또는 진공 챔버내에 위치하며 또한 단계(106) 이후에 추가의 단계를 실시한다. 단계(106a)는 반응기내의 전구체 가스를 약 1000 내지 6000 표준 cm3/분(sccm) 범위의 아르곤 가스 슈라우드 유량과 혼합하고, 약 130 내지 180℃ 범위의 온도로 예열한다. 다양한 범위의 슈라우드 유량 및 온도가 가능하다. 단계(106b)는 산소 유량을 약 500 내지 3000 sccm 범위로 챔버에 도입함으로써 c-축 배향을 갖는 납-게르마늄 옥사이드가 향상된다. 산소 분위기는 순수한 O2또는 N2O를 포함한다. 단계(100)은 IC 웨이퍼가 반응기중의 웨이퍼 척상에 위치하도록 제공한다. 이어, 단계(106a) 및 (106b)는 전구체 증기 압력을 약 30 내지 50 토르(T) 범위내로 설정하는 것을 포함하고 또 단계(108)은 챔버 압력을 약 5 내지 10 T 범위로 설정하는 것을 포함한다. 전형적인 반응계는 산소 또는 반응물에 대한 별도의 라인과 가스 커튼 유량을 이용하여, 기판의 표면상에 PGO 막을 퇴적하기 전에 가스상에서 예비반응을 피하도록 기판의 표면 가까이에 산소 또는 반응물을 도입한다. 대면적 기판용 산소 및 반응물 분포는 멀티-라인 및 질량 유량 제어기에 의해 제어된다.
단계(112)는 서브-단계들을 포함한다. 단계(112a)는 단계(110)에서 PGO 막의 퇴적과 동시에 PGO 막의 다결정성 구조를 주로 c-축 배향으로 배향시킨다. 단계(110)에 뒤이은 단계(112b)는 단계(110)에서 형성된 PGO 막을, 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기중, 약 450 내지 550℃ 범위의 온도에서 어닐링함으로써 다결정성 PGO 막의 c-축 배향을 향상시킨다. 다르게는, RTP 온도 및 공정에서 적합한 보상이 주어지는 경우 보다 넓은 퇴적 온도가 이용될 수 있다.
본 발명의 특정 구체예로서, 강유전성 장치는 단계(110)에서 PGO 막으로 형성된다. 즉, PGO 막을 도전성 전극상에 퇴적시킨다. 이어, 단계(112b) 이후에 후속 단계를 거친다. 단계(116)은 단계(110)에서 형성된 PGO 막 위에 도전성 전극을 형성한다. 단계(118)은 단계(110)에서 형성한 PGO막을, 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기중, 약 450 내지 550℃ 범위의 온도에서 어닐링한다. 단계(110)에서 형성된 PGO 막과 단계(116)에서 형성된 전극 간의 계면을 향상시킨다.
단계(112b) 및 (118)은 약 10% 이상의 부분 압력에서 도입되는 산소를 포함한다. 최적 산소 부분압은 20 내지 100%이다. 본 발명의 특정 구체예로서, 단계(112b) 및 (118)은 초당 약 10 내지 200℃ 범위의 열적 램프-업 속도 및 약 10 내지 180초의 지속 시간으로 노(furnace) 어닐링법 및 급속 열적 어닐링법(RTA)으로 구성된 군으로부터 선택된 어닐링 방법을 이용한다. 긴 어닐링 시간이 유용하다.
도 2는 강유전 특성을 갖는 본 발명에 따른 PGO 막을 사용하는 커패시터를 도시한다. 커패시터(200)는 제1 도전성 전극(202), 제1 전극(202)위의 주로 c-축 결정학적 배향을 갖는 다결정성 Pb5Ge3O11상을 포함하는 PGO 막(204) 및 PGO 막(204)위의 제2 도전성 전극(206)을 포함함으로써 PGO 막 커패시터가 형성된다. PGO 막(204)의 과립 크기 균일성에서의 편차는 약 10% 미만이다. 도 5 내지 도 7에도시하고 이하에 설명한 바와 같이, 커패시터(200)는 분극(Pr) 및 보자력계(Ec)를 비롯하여 강유전 특성을 갖고 있다. 2Pr은 약 3.8 μC/cm2이고 2Ec는 8 볼트의 인가 전압에서 약 93 kV/cm 이다.
커패시터(200)는 약 30 내지 50 범위의 유전 상수(도 11), 1 x 109주기의 분극 스위칭 이후에 약 95 내지 99%의 분극(Pr)(도 8)을 포함하는 강유전 특성을 갖는다.
Pb5Ge3O11막의 기본적 조성, 상 및 강유전 특성과 전기적 특성을 측정하여 주요 데이터를 얻는다. 에너지 분산 X-선 분석법(EDX)을 이용하여 Pb5Ge3O11막의 조성을 분석한다. 막의 상들은 x-선 회절법을 이용하여 확인하였다. Ir/Ti/SiO2/Si 기판상의 막의 두께 및 표면 형태는 주사 전자 현미경으로 조사하였다. 이 막의 누설 전류와 유전 상수는 HP4155-6 정밀 반도체 변수 분석기 및 Keithley 182 CV 분석기를 각각 이용하여 측정하였다. 막의 강유전 특성은 표준화된 RT66A 시험기로 측정하였다.
약 450 내지 500℃의 온도에서 막을 퇴적하였다. As-퇴적 막은 거울면과 균열을 갖지 않았고 기판상에 잘 부착되어있었다. 이들 막은 광학 현미경 및 주사 전자 현미경으로 측정된 바와 같이 매우 매끈한 표면을 나타내었다. 막 성장 속도는 전형적으로 2 내지 5 nm/분 범위였다.
도 3은 500℃에서 퇴적된 본 발명에 따른 Pb5Ge3O11막의 X-선 패턴을 도시한다. 조성 및 X-선 분석에 의하면 다결정성 c-축 배향 Pb5Ge3O11막의 형성을 확인시켜주었다. 매우 예리한 (001), (002), (003), (004), (005) 및 (006) 피이크가 관찰되는데, 이는 바람직한 c-축 배향을 갖는 아주 잘 결정화된 Pb5Ge3O11막을 지시한다. 작은 제2상 Pb5Ge3O11도 X-선 패턴으로부터 확인되었다. 표면 형상의 경우, 막은 SEM 조사하에서 균일하게 분포된 미세 과립을 갖고 있었고 균열은 없었다.
도 4는 본 발명의 PGO 막의 주사 전자 현미경(SEM) 사진을 도시한다. 이 막의 평균 과립 크기는 약 0.3 μm인 것으로 나타났다. PGO 막 두께는 약 150 nm로 측정되었다.
도 5 및 도 6은 본 발명의 PGO막의 Pr 및 Ec 특성을 도시한다. As-퇴적된 Pb5Ge3O11막은 비교적 불량한 강유전 특성을 나타내었다. 500℃에서 RTP 어닐링을 10분간 실시한 후, Pb5Ge3O11막은 아주 작은 잔류 분극(Pr) 및 보자력계(Ec)를 갖는 강유전 특성을 나타내었다. 어닐링 온도가 증가할수록 Pr 및 Ec도 증가한다. 650℃ 이상의 어닐링 온도의 경우, PGO 박막은 파열되기 시작한다.
도 7은 본 발명의 Pb5Ge3O11막의 강유전 특성에 대한 후-어닐링 효과를 도시한다. 전극과 Pb5Ge3O11막 사이의 접착과 계면 특성은 후-어닐링에 의해 향상되기 때문에 Pb5Ge3O11막의 히스테레시스 루프는 충분히 포화되어 5V의 인가 전압에서 대칭을 이루었다. 150 nm 두께의 Pb5Ge3O11박막은 3.8 μC/cm2의 2Pr 및 8V의 인가 전압에서 93 kV/cm의 2Ec를 나타낸다.
도 8은 Ir 기판상의 본 발명의 Pb5Ge3O11박막의 피로 특성을 도시한다. Pb5Ge3O11박막의 피로 특성은 1 MHz 쌍극성 방형파 5V에서 측정하였다. 상기 막은 샘플을 1 x 109주기까지 스위칭한 후에도 피로를 나타내지 않는다.
도 9는 피로 시험 전후의 본 발명에 따른 PGO로 제조된 커패시터의 히스테레시스 루프를 도시한다. 이 막의 잔류 분극(2pr) 및 보자력계(2Ec)는 피로 시험후 각각 1.47 μC/cm2및 52 kV/cm이었다. PGO 막이 우수한 피로 특성을 갖는 것은 PGO의 격자 구조에 기인한 것으로 생각된다. PGO 재료는 c축을 따라 큰 분극을 갖지만 a 또는 b-축을 따라서는 분극을 거의 나타내지 않거나 전혀 나타내지 않는다. 따라서 대부분의 도메인 구조는 180。 도메인이다. 이 때문에, PGO는 2층 옥사이드와 유사하게 우수한 피로 특성을 갖는다.
도 10은 본 발명의 PGO 막으로 제조된 커패시터의 누설 전류를 도시한다. 누설 전류 밀도가 낮다는 것은 메모리 소자 장치에 있어서 중요한 요건이다. 도 10은 150 nm 두께 MOCVD PGO 막의 I-V 곡선을 도시한다. 아주 우수한 I-V 특성이 관찰된다. Pb5Ge3O11박막의 누설 전류는 인가 전압이 증가할수록 증가하며 또 100 KV/cm에서 약 3.6 x 10-7A/cm2이었다.
도 11은 본 발명의 PGO 막의 유전 상수를 설명한다. 유전 상수는 메모리 장치, 특히 1개의 트랜지스터 메모리 장치에 있어서 중요한 문제이다. 본 발명의Pb5Ge3O11박막의 유전 상수는 대부분의 강유전 재료와 유사한 거동을 나타내며, 유전 상수는 인가 전압에 따라서 변화된다. 본 발명의 Pb5Ge3O11박막의 최대 유전 상수는 약 45이다.
요컨대, c-축 배향 Pb5Ge3O11막을 Pt 또는 Ir 피복 Si 기판상에 MOCVD 및 RTP 수법에 의해 재현가능하게 제조하였다. 다결정성 c-축 배향 PGO 막은 약 0.3 ㎛의 작은 과립 크기를 갖는 균일한 미세 구조를 나타내었다. 이 박막은 보다 작은 분극, 보다 작은 유전 상수 및 더 큰 보자력계를 갖고 있어 강유전성 비휘발성 메모리 장치, 특히 1개의 트랜지스터 메모리 장치용에 대한 요건을 충족시킨다. 본 발명의 다른 변형과 실시예도 당업자에 의해 가능하다.
본 발명에 따른 강유전성 Pb5Ge3O11(PGO) 박막은 450 내지 650℃의 온도에서 c-축 배향을 갖도록 결정화되어 있고, 0.5 미크론의 평균 과립 크기와 10% 미만의 과립 크기 균일성 편차를 갖고 있어 피로 문제를 갖지 않는 특징이 있다. 이들 고품질의 Pb5Ge3O11막은 PGO 막 과립 크기의 균일성으로 인하여 고밀도 단일 트랜지스터 강유전성 메모리 장치에 대해 사용될 수 있다.

Claims (24)

  1. 납 게르마늄 옥사이드(PGO) 막에 있어서 집적회로(IC) 막상에 c-축 배향을 갖는 다결정성 PGO 막을 형성하는 방법으로서,
    a) [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 4.5:3 내지 5.5:3 범위의 몰비를 갖는 PGO 혼합물을 형성하는 단계;
    b) 단계 a)에서 얻은 혼합물을 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매에 용해시켜 전구체 용액을 형성하는 단계;
    c) 단계 b)에서 형성된 용액으로부터 전구체 가스를 생성하는 단계;
    d) 단계 c)에서 형성된 전구체 가스를 웨이퍼상에 분해시키는 단계;
    e) 제1상의 Pb5Ge3O11을 포함하는 PGO 막을 형성하는 단계; 및
    f) PGO 막의 Pb5Ge3O11상에서 주로 c-축 결정학적 배향을 형성하는 단계를 구비하여, PGO 막의 강유전 특성을 최적화하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 단계 a)가 [Pb(thd)2] 및 [Ge(ETO)4]를 약 5:3 몰비로 혼합하는 것을 포함하는 방법.
  3. 제1항에 있어서, 단계 b)가 약 8:2:1 몰비의 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매를 포함하는 방법.
  4. 제1항에 있어서, 단계 b)가 용매 1 리터당 약 0.1 내지 0.3 몰 농도의 PGO 혼합물을 갖는 전구체 용액을 형성하는 것을 포함하는 방법.
  5. 제1항에 있어서, 액체 펌프 및 전구체 증발기가 제공되며,
    상기 단계 c)는 전구체 증발기를 사용하여 약 130 내지 180℃ 범위의 온도로 전구체 용액을 가열함으로써 전구체 가스를 형성시키고,
    그리고 단계 b) 후 및 단계 c) 전에
    b1) 액체 펌프를 이용하여 단계 b)의 전구체 용액을 단계 c)의 전구체 증발기에 약 0.1 내지 0.5 ml/min의 속도로 도입하는 단계를 더 포함하는 방법.
  6. 제1항에 있어서, IC 막이 반응기 챔버에 위치하며,
    그리고 단계 c) 이후에
    c1) 챔버내의 상기 전구체 가스를 약 1000 내지 6000 sccm 범위의 슈라우드 유량의 아르곤 가스와 혼합하고 약 130 내지 180℃ 범위의 온도로 예열하는 단계; 및
    c2) 약 500 내지 3000 sccm 범위의 산소 유량을 챔버에 도입함으로써 c-축 배향을 갖는 납-게르마늄 옥사이드를 촉진하는 단계를 더 포함하는 방법.
  7. 제6항에 있어서, IC 막은 반응기 챔버내의 웨이퍼 척 위에 위치하고,
    단계 c1) 및 c2)는 약 30 내지 50 토르(T) 범위의 압축 증기압을 설정하는 것을 포함하고 또 단계 d)는 약 5 내지 10 T 범위의 챔버 압력을 설정하는 것을 포함하는 방법.
  8. 제1항에 있어서, 단계 d)는 약 450 내지 500℃ 범위의 온도로 웨이퍼를 가열함으로써 퇴적된 막이 주로 c-축 결정학적 배향을 갖도록 하는 것을 포함하는 방법.
  9. 제1항에 있어서, IC 막 재료는 이리듐 및 백금으로 구성된 군으로부터 선택된 방법.
  10. 제1항에 있어서, 단계 f)는 약 70% 이상의 c-축 배향을 갖는 다결정성 Pb5Ge3O11상을 형성하는 것을 포함하는 방법.
  11. 제1항에 있어서, 단계 f)는:
    f1) 단계 e)에서 PGO 막의 퇴적과 동시에 PGO 막의 다결정성 구조를 주로 c-축 배향으로 배향시키는 단계; 및
    f2) 단계 e)에 이어, 단계 e)에서 형성된 PGO 막을, 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기하, 약 450 내지 550℃ 범위의 온도에서 어닐링함으로써 다결정성 PGO 막의 c-축 배향을 향상시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서, 강유전성 장치가 단계 e)에서 PGO 막으로 형성되며,
    단계 f2) 이후에:
    g) 단계 e)에서 형성된 PGO 막 위에 도전성 전극을 형성하는 단계; 및
    h) 단계 e)에서 형성된 PGO 막을, 산소 및 Pb 분위기를 갖는 산소로 구성된 군으로부터 선택된 분위기하, 약 450 내지 550℃의 온도에서 어닐링함으로써 단계 e)에서 형성된 PGO 막 및 단계 g)에서 형성된 전극 간의 계면을 향상시키는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 단계 f) 및 h)는 산소를 약 10% 이상의 부분압에서 도입하는 것을 포함하는 방법.
  14. 제12항에 있어서, 단계 f2) 및 h)는 초당 약 10 내지 200℃ 범위의 열적 램프-업 속도와 약 10 내지 1800 초의 지속 시간에서 노(furnace) 어닐링법 및 급속 열적 어닐링법(RTA)으로 구성된 군으로부터 선택된 어닐링법을 이용하는 것을 포함하는 방법.
  15. 제1항에 있어서, 단계 f)는 약 0.2 내지 0.8 미크론 범위의 과립 크기를 갖는 Pb5Ge3O11제1상을 포함하는 방법.
  16. 제1항에 있어서, 단계 f)는 과립 크기 균일성에서 약 10% 미만의 편차를 갖는 Pb5Ge3O11제1 상을 포함하는 방법.
  17. 제1항의 제조방법에 의하여 형성된 납 게르마늄 옥사이드(PGO)막으로서,
    다결정성 Pb5Ge3O11의 제1상을 포함하며, 상기 Pb5Ge3O11상은 주로 c-축 결정학적 배향을 가짐으로써 c-축 배향이 강유전체 막 특성을 향상시키는 것을 포함하는 향상된 강유전체 특성을 갖는 납 게르마늄 옥사이드(PGO) 막.
  18. 제17항에 있어서, PGO 막의 상기 Pb5Ge3O11상의 70% 이상이 c-축 배향을 갖는 PGO 막.
  19. 제17항에 있어서, 상기 다결정성 Pb5Ge3O11상 막이 약 0.2 내지 0.8 미크론 범위의 과립 크기를 갖는 결정 과립을 포함하는 PGO 막.
  20. 제17항에 있어서, 상기 다결정성 Pb5Ge3O11상 막이 과립 크기 균일성에서 10% 미만의 편차를 갖는 결정 과립을 포함하는 PGO 막.
  21. 제1 도전성 전극;
    제1항의 제조방법에 의해 형성된 PGO 막으로서, 상기 제1 전극상의 주로 c-축 결정학적 배향을 갖는 다결정성 Pb5Ge3O11상을 포함하는 PGO 막; 및
    상기 PGO 막상의 제2 도전성 전극을 포함함으로써,
    PGO 막 커패시터가 형성되는 것을 특징으로 하는 강유전 특성을 갖는 커패시터.
  22. 제21항에 있어서, 강유전 특성이 약 30 내지 50 범위의 유전 상수를 포함하는 커패시터.
  23. 제21항에 있어서, 상기 강유전 특성은 1 x 109주기의 분극 스위칭 후에 약 95 내지 99%의 분극(Pr)을 포함하는 커패시터.
  24. 제21항에 있어서, 상기 PGO 막은 과립 크기 균일성에서 10% 미만의 편차를 갖는 결정 과립을 포함하는 커패시터.
KR10-2000-0022378A 1999-04-28 2000-04-27 Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법 KR100373080B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/301,420 1999-04-28
US09/301,420 US6410343B1 (en) 1999-04-28 1999-04-28 C-axis oriented lead germanate film and deposition method
US09/301,420 1999-04-28

Publications (2)

Publication Number Publication Date
KR20010020784A KR20010020784A (ko) 2001-03-15
KR100373080B1 true KR100373080B1 (ko) 2003-02-25

Family

ID=23163272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0022378A KR100373080B1 (ko) 1999-04-28 2000-04-27 Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법

Country Status (5)

Country Link
US (3) US6410343B1 (ko)
EP (1) EP1049148A3 (ko)
JP (1) JP3710118B2 (ko)
KR (1) KR100373080B1 (ko)
TW (1) TW539657B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
US6586260B2 (en) * 2001-03-28 2003-07-01 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US20030082909A1 (en) * 2001-10-30 2003-05-01 Tingkai Li High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
JP4346919B2 (ja) * 2003-02-05 2009-10-21 忠弘 大見 強誘電体膜，半導体装置及び強誘電体膜の製造装置
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
KR20100064742A (ko) * 2008-12-05 2010-06-15 한국전자통신연구원 낮은 침투전위 밀도를 갖는 순수 게르마늄 박막 성장법
US8232114B2 (en) * 2009-01-27 2012-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. RTP spike annealing for semiconductor substrate dopant activation
CN117730402A (zh) * 2021-07-30 2024-03-19 株式会社Flosfia 结晶性氧化物膜及半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027074A (en) * 1974-08-19 1977-05-31 Leco Corporation Process for producing ferroelectric crystalline material
JPH068509B2 (ja) * 1985-09-17 1994-02-02 勝 岡田 強誘電体薄膜の製造方法
JPH0742111B2 (ja) * 1991-09-19 1995-05-10 工業技術院長 焦電セラミックス薄膜素子の製造方法
JPH0734241A (ja) * 1993-07-21 1995-02-03 Tdk Corp 強誘電体薄膜製造方法
JPH08277196A (ja) * 1995-03-31 1996-10-22 Tdk Corp 強誘電体薄膜、その製造方法、半導体不揮発性メモリー素子、強誘電体ゲート型ｆｅｔ素子およびセンサー
US5731608A (en) * 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 60(20)(1992.05.18) pp.2487-2488 *
J. Appl. Phys., Vol. 43, No. 12(1972.12.)) pp.4907-4915 *

Also Published As

Publication number Publication date
US6483137B2 (en) 2002-11-19
JP2001007104A (ja) 2001-01-12
US6410343B1 (en) 2002-06-25
EP1049148A3 (en) 2002-05-29
KR20010020784A (ko) 2001-03-15
TW539657B (en) 2003-07-01
JP3710118B2 (ja) 2005-10-26
US20020022278A1 (en) 2002-02-21
US20020018904A1 (en) 2002-02-14
EP1049148A2 (en) 2000-11-02
US6616857B2 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
KR100373080B1 (ko) Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
KR100457003B1 (ko) 다상 납 게르마늄화물 막 및 퇴적 방법
EP0815586A1 (en) Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
KR100371299B1 (ko) 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법
KR100451011B1 (ko) 백금 전극상의 단상 페로프스카이트 강유전 막과 이 막의 제조방법 및 강유전성 디바이스
US6495378B2 (en) Ferroelastic lead germanate thin film and deposition method
KR100365038B1 (ko) 다상 납게르마네이트막 및 퇴적 방법
KR100392299B1 (ko) 납 게르마늄화물(ｐｇｏ) 박막의 금속 유기재 화학증착(ｍｏｃｖｄ) 및 어닐링 방법, 및 그에 사용되는 장치
Li et al. Ferroelectric PbZr1-xTixO3 thin films made by various metalorganic chemical vapor deposition techniques
Li et al. Novel Mocvd Processes for Nanoscale Oxide Thin Films
Li et al. Novel MOCVD processes for nanoscale dielectric and ferroelectric thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee