KR100365719B1

KR100365719B1 - 반도체 트랙장비의 스핀 모터 제어장치 및 방법

Info

Publication number: KR100365719B1
Application number: KR1020000041845A
Authority: KR
Inventors: 김재형
Original assignee: 주식회사 실리콘 테크
Priority date: 2000-07-21
Filing date: 2000-07-21
Publication date: 2002-12-26
Also published as: KR20000063544A

Abstract

본 발명은 반도체 제조공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 스핀 모터의 제어시 동작속도가 빠른 FPGA(Field Programmable Gate Array)나 CPLD(Complex Programmable Logic Device)를 적용하고 FPGA나 CPLD를 VHDL(Very High-Speed Discription Language}로 구현하며, 스핀 모터의 출력파형의 스텝 폭을 가변시킬 수 있도록 함에 그 목적이 있는 것으로, 이는 반도체 제조 공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 모터를 제어하는 장치에 있어서, 상기 모터의 목표로 하는 목표속도 데이터를 입력하는 목표속도 데이터 입력수단과; 상기 모터의 출력 파형의 스텝 폭을 가변하여 모터를 가속 또는 감속시키기 위한 가감속 데이터를 입력하는 가감속 데이터 입력수단과; 상기 목표속도 데이터 입력수단과 가감속 데이터 입력수단으로부터의 목표속도 데이터와 가감속 데이터를 바탕으로 목표속도에 맞게 상기 모터를 가속 또는 감속시키기 위한 데이터를 연산하여 출력하는 데이터 가공수단과; 상기 데이터 가공수단의 출력 데이터를 모터에 제공하는 데이터 출력수단을 구비함에 의해 달성될 수 있다.

Description

반도체 트랙장비의 스핀 모터 제어장치 및 방법{THE SPIN MOTOR CONTROL APPARATUS AND THE METHOD IN THE SEMICONDUCTOR TRACK MACHINE}

본 발명은 반도체 제조 장치에 사용되는 모터의 제어장치 및 방법에 관한 것으로서, 특히 반도체 제조 공정 중 포토 레지스트의 도포 공정시 웨이퍼를 회전시키는 트랙장비의 스핀 모터(Track Spin Motor)를 FPGA(Field Programmable Gate Array)나 CPLD(Complex Programmable Logic Device)로 구현한 회로로써 제어하는 반도체 트랙장비의 스핀 모터 제어장치 및 방법에 관한 것이다.

통상 반도체 제조 공정은 깨끗하게 세척하여 건조시킨 실리콘 웨이퍼 위에 금속(예 : Al)을 증착한 후, 패터닝하여 본딩패드(Bonding Pad)를 형성시키고, 그 본딩 패드 위에 보호막을 증착한 후 패턴을 형성하고, 상기 보호막 위에 포토 레지스트를 도포한다.

포토 레지스트의 도포는 도 1에 도시한 바와 같이, 트랙 스핀 모터인 스핀들 모터(M1)에 의해 회전하게 되는 웨이퍼(1) 상에 노즐(2)을 통해 포토 레지스트를 떨어뜨려 도포하게 된다.

이때, 상기 모터(M1)의 출력 파형은 동작속도를 빠르게 하고 신뢰성을 향상시키기 위해서 도 2A와 같이 선형적으로 유지되는 것이 가장 바람직하나, 실제 모터(M1)의 출력펄스를 측정하면 도 2B와 같은 계단형의 파형이 관측되어진다.

따라서 종래는 이러한 계단 파형에 의해 웨이퍼(1)가 회전하게 되므로 웨이퍼(1)의 회전이 고르지 못하고 떨림이 발생할 수 있었다.

그러나 종래에는 상기 모터(M1)의 가속 또는 감속 제어시 하드웨어 또는 소프트웨어적으로 모터(M1)의 원하는 출력 속도값만 조정할 수 있었을 뿐 계단 파형의 스텝 폭(a)을 가변시킬 수는 없었다. 따라서 고집적 디바이스의 공정시 문제를 야기시킬 수 있어 제품의 신뢰성을 저하시킬 수 있었다.

본 발명은 이러한 점을 감안한 것으로, 반도체 제조공정 중의 하나인 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 스핀 모터의 제어시 동작속도가 빠른 FPGA나 CPLD를 적용하고 FPGA나 CPLD를 VHDL로 구현하며, 스핀 모터의 출력파형의 스텝 폭을 가변시킬 수 있도록 하여 제품의 신뢰성을 향상시키고 처리속도를 향상시킬 수 있도록 한 반도체 트랙장비의 스핀 모터 제어장치 및 방법을 제공함에 그 목적이 있다.

도 1은 일반적인 반도체 제조공정 중의 포토 레지스트 도포 공정을 설명하기 위한 도면.

도 2A 및 도 2B는 도 1의 모터의 이상적인 출력파형과 실제의 출력파형을 나타낸 도면.

도 3은 본 발명에 따른 반도체 트랙장비의 스핀 모터 제어장치의 블록 구성도.

도 4A 및 도 4B는 본 발명을 설명하기 위한 플로우 챠트이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 목표속도 데이터 입력부 20 : 가감속 데이터 입력부

30 : 데이터 가공부 40 : 데이터 출력부

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 트랙장비의 스핀 모터 제어장치는, 반도체 제조 공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 모터를 제어하는 장치에 있어서, 상기 모터의 목표로 하는 목표속도 데이터를 입력하는 목표속도 데이터 입력수단과; 상기 모터의 출력 파형의 스텝 폭을 가변하여 모터를 가속 또는 감속시키기 위한 가감속 데이터를 입력하는 가감속 데이터 입력수단과; 상기 목표속도 데이터 입력수단과 가감속 데이터 입력수단으로부터의 목표속도 데이터와 가감속 데이터를 바탕으로 목표속도에 맞게 상기 모터를 가속 또는 감속시키기 위한 데이터를 연산하여 출력하는 데이터 가공수단과; 상기 데이터 가공수단의 출력 데이터를 모터에 제공하는 데이터 출력수단을 구비함을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 트랙장비의 스핀 모터 제어방법은, 모터의 목표로 하는 목표속도 데이터와 모터의 현재 속도를 비교하여 반도체 제조 공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 모터를 제어하는 방법에 있어서, 상기 목표속도 데이터와 현재 속도의 비교결과 목표속도 데이터가 현재 속도보다 크면 상기 현재 속도에 모터의 가속을 위한 기설정된 가속 데이터를 가산하여 보정된 현재 속도로 한 후, 다시 목표속도 데이터와 상기 보정된 현재 속도를 비교하여 그 비교결과에 따라 보정된 현재속도 또는 목표속도 데이터를 상기 모터 제어신호로 출력하는 단계와; 상기 목표속도 데이터와 현재 속도의 비교결과 목표속도 데이터가 현재 속도보다 크지 않으면 상기 현재 속도에서 모터의 감속을 위한 기설정된 감속 데이터를 감산하여 보정된 현재 속도로 한 후, 다시 목표속도 데이터와 상기 보정된 현재 속도를 비교하여 그 비교결과에 따라 보정된 현재 속도 또는 목표속도 데이터를 상기 모터 제어신호로 출력하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조로 하여 보다 상세히 설명한다.

도 3은 본 발명에 따른 반도체 트랙장비의 스핀 모터 제어장치의 블록 구성도를 도시한 것으로, 모터(M1)의 목표로 하는 속도 데이터를 입력하는 목표속도 데이터 입력부(10)와, 상기 모터(M1)의 출력 파형의 스텝 폭을 가변하여 모터(M1)를 가속 또는 감속시키기 위한 가감속 데이터를 입력하는 가감속 데이터 입력부(20)와, 상기 목표속도 데이터 입력부(10)와 가감속 데이터 입력부(20)로부터의 목포속도 데이터와 가감속 데이터를 바탕으로 목표속도에 맞게 모터(M1)를 가속 또는 감속시키기 위한 데이터를 연산하여 출력하는 데이터 가공부(30)와, 상기 데이터 가공부(30)의 출력 데이터를 웨이퍼를 회전시키는 모터(M1)에 제공하는 데이터 출력부(40)로 구성된다.

상기 데이터 가공부(30)는 1게이트의 처리속도가 1nsec 정도인 FPGA나 CPLD로써 하나의 칩(One Chip)으로 구현하며, FPGA 또는 CPLD를 VHDL로 구현한다.

이와 같이 구성된 본 발명에서 작업자는 목표속도 데이터 입력부(10)를 통해 모터(M1)의 목표속도 데이터를 입력하고, 가감속 데이터 입력부(20)를 통해 가속 또는 감속을 위한 가감속 데이터를 입력한다. 물론, 상기 목표속도 데이터나 가감속 데이터는 외부의 CPU 등으로부터 입력받을 수도 있다.

이에 따라 상기 데이터 가공부(30)는 상기 목표속도 데이터와 가감속 데이터를 바탕으로 모터(M1)를 목표속도에 맞게 가속이나 감속을 행하기 위한 데이터 값을 연산하여 데이터 출력부(40)로 출력한다.

데이터 출력부(40)는 상기 데이터 가공부(30)에서 출력된 데이터 값을 모터(M1)에 제공하여 모터(M1)가 원하는 속도로 구동될 수 있도록 한다.

즉, 본 발명은 상기 모터(M1)의 출력 파형은 도 2A와 같은 선형이 가장 이상적이므로 가감속 데이터를 바탕으로 모터(M1)의 출력 파형을 계단 파형이 아닌 선형과 거의 유사한 형태로 만들어 모터(M1)를 구동할 수 있게 된다.

이러한 본 발명을 도 4의 플로우 챠트와 함께 설명하면 다음과 같다.

먼저, 도 4A와 같이 목표로 하는 목표속도 데이터, 가속 또는 감속을 위한 가감속 데이터, 현재 속도 데이터, 출력 데이터 등을 초기화하는 변수 초기화 단계(S11)를 수행한 후, 목표속도 데이터 입력부(10)와 가감속 데이터 입력부(20)를 통해 목표속도 데이터와 가감속 데이터를 입력한다(S12).

또한, 도 4B와 같이 목표로 하는 목표속도 데이터, 가속 또는 감속을 위한 가감속 데이터, 현재 속도 데이터, 출력 데이터 등을 초기화하는 변수 초기화단계(S21)를 수행한다.

여기서, 상기 도 4A와 도 4B는 순차적으로 수행되는 개념이 아니고 OOP(Object Oriented Programming) 방식과 유사한 개념으로 동시에 진행되며, 이에 따라 도 4A의 단계(S12)에서 입력된 목표속도 데이터와 가감속 데이터는 도 4B에서 필요로 하는 부분이 있게 되면 도 4B에 실시간으로 입력된다. 즉, 도 4B는 도 4A의 단계(S12)의 목표속도 데이터와 가감속 데이터를 이벤트 드라이빙(Event Driving) 방식으로 이용하게 된다.

상기 단계(S21) 수행 후에는 목표속도 데이터가 제로인가를 판단하여(S22) 제로가 아니라 판단되면 목표속도 데이터가 현재의 모터(M1)의 속도와 동일한가를 판단한다(S23).

상기 단계(S22)에서 목표속도 데이터가 제로로 판단되면 단계(S22)를 반복적으로 수행하며, 상기 단계(S23)에서 목표속도 데이터가 현재의 모터(M1)의 속도와 동일하다고 판단되면 역시 단계(S22)로 진행한다.

그리고 상기 목표속도 데이터와 현재의 모터(M1) 속도가 동일하지 않다고 판단되면 목표속도 데이터가 현재의 모터(M1)의 속도보다 큰지 작은지의 여부를 판단한다(S24).

만일, 목표속도 데이터가 모터(M1)의 현재 속도보다 크다고 판단되면 모터(M1)를 가속시켜야 하므로 "현재 속도 = 현재 속도+가속 데이터"로 한 후(S25), 에러시의 보정을 위해 목표속도 데이터가 상기 보정된 현재 속도(모터(M1)의 현재 속도+가속 데이터)보다 큰지 작은지의 여부를 다시판단한다(S26).

상기 단계(S26)에서 목표속도 데이터가 상기 보정된 현재 속도보다 작지 않다고 판단되면 상기 보정된 현재 속도 즉, 모터(M1)의 현재 속도에 가속 데이터가 가산된 값을 모터(M1)의 제어를 위한 출력으로 내보내며(S27), 목표속도 데이터가 상기 보정된 현재 속도보다 작다고 판단되면 목표속도 데이터를 현재 속도로 한 후, 이 현재 속도를 모터(M1)의 제어를 위한 출력으로 내보낸다(S28).

한편, 상기 단계(S24)에서 목표속도 데이터가 모터(M1)의 현재 속도보다 크지 않다고 판단되면 모터(M1)를 감속시켜야 하므로 "현재 속도 = 현재 속도-감속 데이터"로 한 후(S29), 에러시의 보정을 위해 목표속도 데이터가 상기 보정된 현재 속도(모터(M1)의 현재 속도-감속 데이터)보다 큰지 작은지의 여부를 다시 판단한다(S30).

상기 단계(S30)에서 목표속도 데이터가 보정된 현재 속도보다 크지 않다고 판단되면 보정된 현재 속도를 출력으로 내보내며(S31), 목표속도 데이터가 보정된 현재 속도보다 크다고 판단되면 목표속도를 현재 속도로 한 후, 이 현재 속도를 출력으로 내보낸다(S32).

본 발명은 상기와 같이, 데이터 가공부(30)에서 목표속도 데이터와 가감속을 위한 가감속 데이터를 바탕으로 목표속도 데이터가 현재 속도 보다 크면 현재 속도에 가감속을 위한 가속 데이터를 가산하여 현재 속도를 보정하고, 목표속도 데이터가 현재 속도보다 작으면 현재속도에서 가감속을 위한 감속 데이터를 감산하여 현재 속도를 보정하여 상기 모터(M1)를 제어할 수 있도록 한 것이다.

상기 본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

이상에서 살펴본 바와 같이 본 발명은, 반도체 제조공정 중의 하나인 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 스핀 모터의 제어장치를 동작속도가 빠른 FPGA나 CPLD를 적용하고 FPGA나 CPLD를 VHDL로 구현하며, 스핀 모터의 출력파형의 스텝 폭을 가변시킬 수 있도록 함으로써 제품의 신뢰성을 향상시키고 처리속도를 향상시킨 효과가 있다. 또한, FPGA나 CPLD를 이용하여 원칩화하므로 공간점유율이 적게되며, 전력소모를 줄일 수 있게 된다.

Claims

반도체 제조 공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 모터를 제어하는 장치에 있어서,

상기 모터의 목표로 하는 목표속도 데이터를 입력하는 목표속도 데이터 입력수단과; 상기 모터의 출력 파형의 스텝 폭을 가변하여 모터를 가속 또는 감속시키기 위한 가감속 데이터를 입력하는 가감속 데이터 입력수단과; 상기 목표속도 데이터 입력수단과 가감속 데이터 입력수단으로부터의 목표속도 데이터와 가감속 데이터를 바탕으로 목표속도에 맞게 상기 모터를 가속 또는 감속시키기 위한 데이터를 연산하여 출력하는 데이터 가공수단과; 상기 데이터 가공수단의 출력 데이터를 모터에 제공하는 데이터 출력수단을 구비하되, 상기 데이터 가공수단은 FPGA(Field Programmable Gate Array) 또는 CPLD(Complex Programmable Logic Device)로 구현한 것을 특징으로 하는 반도체 트랙장비의 스핀 모터 제어장치.
삭제
제 1 항에 있어서, 상기 데이터 가공수단은

상기 FPGA 또는 CPLD를 VHDL(Very High-Speed Discription Language}로 구현한 것을 특징으로 하는 반도체 트랙장비의 스핀 모터 제어장치.
목표로 하는 목표속도 데이터와 현재 속도를 비교하여 반도체 제조 공정 중 포토 레지스트의 도포 공정에서 웨이퍼를 회전시키는 모터를 제어하는 방법에 있어서,

상기 목표속도 데이터와 현재 속도의 비교결과 목표속도 데이터가 현재 속도보다 크면 상기 현재 속도에 모터의 가속을 위한 기설정된 가속 데이터를 가산하여 보정된 현재 속도로 한 후, 다시 목표속도 데이터와 상기 보정된 현재 속도를 비교하여 그 비교결과에 따라 보정된 현재속도 또는 목표속도 데이터를 상기 모터 제어신호로 출력하는 단계와; 상기 목표속도 데이터와 현재 속도의 비교결과 목표속도 데이터가 현재 속도보다 크지 않으면 상기 현재 속도에서 모터의 감속을 위한 기설정된 감속 데이터를 감산하여 보정된 현재 속도로 한 후, 다시 목표속도 데이터와 상기 보정된 현재 속도를 비교하여 그 비교결과에 따라 보정된 현재 속도 또는 목표속도 데이터를 상기 모터 제어신호로 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 트랙장치의 스핀 모터 제어방법.