KR100364033B1 - 광 제어 장치 및 그 제조 방법 - Google Patents

광 제어 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100364033B1
KR100364033B1 KR1019990035315A KR19990035315A KR100364033B1 KR 100364033 B1 KR100364033 B1 KR 100364033B1 KR 1019990035315 A KR1019990035315 A KR 1019990035315A KR 19990035315 A KR19990035315 A KR 19990035315A KR 100364033 B1 KR100364033 B1 KR 100364033B1
Authority
KR
South Korea
Prior art keywords
buffer layer
substrate
low resistance
optical
resistance film
Prior art date
Application number
KR1019990035315A
Other languages
English (en)
Other versions
KR20000017501A (ko
Inventor
감베도시유끼
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20000017501A publication Critical patent/KR20000017501A/ko
Application granted granted Critical
Publication of KR100364033B1 publication Critical patent/KR100364033B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/0305—Constructional arrangements
    • G02F1/0316—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/21—Thermal instability, i.e. DC drift, of an optical modulator; Arrangements or methods for the reduction thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

초전기 효과(pyroelectric effect)를 갖는 기판(1) 내부에 광 도파로(2)가 형성되어 있고, 상기 광 도파로(2)는 그 상부에 버퍼층(3), 저저항막(4) 및 전극(6)을 구비한다. 저저항막(4)의 저항값은 가능한 작게 설정되거나 또는 버퍼층(3)과 광 도파로(2)의 용량에 따라 결정된 값으로 설정된다. 저저항막(4)이 기판(1)과 접촉하는 부분의 폭과, 기판(1)의 두께 또한 특정값으로 설정된다. 또한, 이러한 광 제어 장치를 수용하기 위한 패키지의 비열(specific heat) 및 열 용량(thermal capacity)도 특정값으로 설정된다.

Description

광 제어 장치 및 그 제조 방법{A LIGHT CONTROL DEVICE AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 광 통신 시스템 또는 광 정보 처리 시스템에서 사용되는 광 제어 장치 및 그 제조 방법에 관한 것으로, 좀더 상세히는 온도 변화시 그 동작점 시프트(operating point shift)를 억제할 수 있는 광 제어 장치 및 그 제조 방법에 관한 것이다.
지금까지 광 제어 장치는 기본 동작점이 되는 바이어스 점의 변동(DC 드리프트)을 억제하기 위한 추가의 구조를 갖는다.
광 제어 장치는 통상 전기-광학 효과(electro-optic effect) 등에 의해 도파광의 위상(phase) 및 강도(intensity)를 제어한다. 이를 위해, 광 도파로 상에 구비된 저전극으로부터 광 도파로에 전계를 인가함으로써 전기 광학 효과 등을 발생시킨다. 광 제어 장치는 전계가 입력되는 캐패시터와 저항으로 된 병렬 회로로서 등가적으로 고려될 수 있다. 따라서, 인가된 전계에 포함된 DC 성분은 계단형 입력(stepped input)에 대한 과도 응답(transient response)을 발생하므로써 광 도파로에 인가된 전계를 변화시킨다.
이러한 전계의 변화로 인해 광 제어 장치의 바이어스 점이 변화되고 출력된 광 파형 레벨도 변화된다. 이러한 변화가 DC 드리프트이다. 지금까지의 DC 드리프트는 복수개 스폿에서 저저항막을 절연시키는 구성에 의해 전극들 사이의 저항값을 등가적으로 증가시킴으로써 억제되었다.
그러나, 이러한 장치에서, 그 기판이 초전기 효과(pyroelectric effect)를 갖기 때문에, 논-바이어스(non-bias) 상태 하에서도 온도 변화가 있는 경우, 기판의 표면과 버퍼층의 경계면 내에 전하가 생성된다. 이러한 현상을 논-바이어스 온도 시프트(온도 시프트)라 한다. 종래의 장치에서는 이러한 온도 시프트를 억제할 수 있는 수단이 없어, 장치 제조시 온도 시프트 등으로 인해 제조 수율이 열화되는 문제가 있었다.
본 발명의 목적은 온도 시프트를 억제할 수 있는 광 제어 장치를 제공하는 데 있다.
본 발명에 따른 광 제어 장치는 초전기 효과를 갖는 광 기판과, 상기 광 기판 상에 형성된 버퍼층과, 상기 버퍼층을 피복하는 제1 저저항막을 포함한다.
상세한 구성으로서, 본 발명의 광 제어 장치는 상호 근접한 두개의 공 도파로와, 버퍼층과, 저저항막과, 신호 전극, 및 두개의 접지 전극을 구비한다.
상호 근접한 두개의 광 도파로는 전기 광학 효과를 갖는 결정 기판 상에 형성된다. 이 버퍼층은 광 도파로의 일부에 형성되고, 상기 결정 기판보다 유전율이 작다. 저저항막은 버퍼층과 기판의 일부에 형성되고, 버퍼층과 기판 중 어떤 것보다 저항값이 작다. 신호 전극은 두개의 도파관 각각의 근방에 형성된다. 접지 전극은 신호 전극과 상호 대향하여 이들 사이에 형성된다. 저저항막은 광 도파로의 근방에 있는 복수개 스폿에서 절연(cut)된다.
본 발명에 따른 광 제어 장치 제조 방법은 초전기 효과를 갖는 광 기판과, 상기 광 기판 상에 형성된 버퍼층과 상기 버퍼층을 피복하는 제1 저저항막을 포함하는 광 제어 장치를 제조하기 위한 방법으로서, 상기 광 기판 상에 상기 버퍼층을 형성하는 공정과, 상기 버퍼층을 피복하는 상기 제1 저저항막을 형성하는 공정을 포함한다.
도 1은 종래의 광 제어 장치의 구성을 도시하는 단면도.
도 2는 본 발명의 제1 실시예에 따른 광 제어 장치의 구성을 도시하는 사시도.
도 3은 본 발명의 광 제어 장치의 동작을 도시하는 단면도로서, 도 3a는 광학 장치의 단면도이고, 도 3b는 온도 변화시 기판의 초전기 효과에 의해 발생된 전하 분포를 도시하고, 도 3c는 온도 시프트의 등가 회로를 도시하는 도면.
도 4는 본 발명의 광 제어 장치가 패키지 내에 수용된 곳의 상태를 도시하는 도면.
도 5는 본 발명의 원리를 도시하는 도면.
도 6은 본 발명에 따른 광 제어 장치의 온도 시프트를 도시하는 그래프.
도 7은 본 발명의 다른 실시예의 구조를 도시하는 단면도.
도 8은 본 발명의 다른 실시예의 구조를 도시하는 단면도이고, 도 8a는 저저항막의 피복 면적이 커지고 기판이 얇아지는 곳의 구조를 도시하는 도면이고, 도 8b는 기판에 고유전율 재료를 조합한 곳의 구조를 도시하는 도면.
도 9는 상이한 패키지 재료를 사용하는 경우에서 온도 시프트를 도시하는 그래프.
<도면의 주요부분에 대한 부호의 설명>
1 : 기판
2 : Ti 확산부(광 도파로)
3 : 버퍼층
4 : 저저항막
6 : 전극
8 : 고유전체 재료
9 : 패키지
본 발명의 상기 목적, 특성 및 장점들은 첨부된 도면을 참조로 하는 다음의상세한 설명에서 좀더 분명해질 것이다.
본 발명에 따른 광 제어 장치를 설명하기 앞서, 본 발명을 용이하게 이해하기 위해 종래의 광 제어 장치에 대해 설명하기로 한다.
종래의 광 제어 장치는 바이어스 점의 변화(DC 드리프트)를 억제하기 위해 이에 추가된 구조를 갖는다. 예를 들어, 일본국 특허 공개 출원 번호 평 10-54964호는 DC 드리프트가 버퍼층과 기판 표면 상에 형성된 저저항막 내의 이중 슬릿 구조(double-slit structure)를 형성함으로써 억제됨을 설명하고 있다.
도 1은 종래의 광 제어 장치의 단면도를 도시한다. 이러한 광 제어 장치에서, 광 도파로(2)는 전기 광학 효과를 갖는 결정 기판(1) 상에 형성된다. 광 도파로(2)는 Ti 확산에 의해 형성된다. 또한, 광 도파로 영역에서 보다 작은 유전율을 갖는 버퍼층(3)이 광 도파로(2)의 일부에 형성되고, 도파로 영역에서 보다 저항값이 작은 저저항막(4)이 버퍼층과 기판 일부 위에 형성되고, 전극(6)은 저저항막(4) 상에 형성된다. 저저항막(4)은 광 도파로(2) 근방의 복수개 스폿에서 절연된다. 이러한 광 제어 장치는 다음과 같은 방법으로 제조된다.
먼저, 전기 광학 효과를 갖는 결정 기판에서 광 리소그래피 공정에 의해 패터닝된 Ti막을 열적으로 확산시킴으로써 광 도파로(2)가 될 고굴절율 영역이 형성된다. 다음으로, 낮은 유전율을 갖는 버퍼층(3)이 광 도파로 일부에 형성된다. 또한, 저저항막(4)이 버퍼층(3)과, 광 도파로(2)를 포함하는 기판 표면 위에 형성된다. 이러한 저저항막(4)은 광 리소그래피 공정과 에칭 공정(이중 슬릿 구조)에 의해 광 도파로(2) 근방에 있는 복수개 스폿에서 절연된다. 결국, 바람직한 광 제어 장치는 버퍼층(3)과 저저항막(4)을 통해 광 도파로 근방에 전극을 배열함으로써 얻어진다.
이러한 광 제어 장치는 전극(6)을 통해 전계를 광 도파로(2)에 인가함으로써 결정 기판(1) 내의 광 도파로(2) 근방의 전기 광학 효과 등을 유도한다. 이로써 도파된 광의 위상과 강도를 제어한다. 이 때, 인가된 전계의 DC 성분에 의한 결과의 스텝형 입력이 인가된다. 광 제어 장치는 인가된 전계에 대해 캐패시터 및 저항의 병렬 회로로서 등가적으로 동작하기 때문에, 광 도파로(2) 근방의 전계에서 스텝형 입력에 대한 과도 응답을 생성한다. 이러한 과도 응답의 시간 변동에 기인하여, 광 제어 장치로 부터 출력된 광 파형이 시프트된다. 이러한 시프트가 DC 드리프트이다. 종래 기술은 저저항막(4)이 복수개 스폿에서 절연되는 구조에 의해 전극들 사이의 저항값을 등가적으로 증가시킴으로써 DC 드리프트가 억제되었다.
그러나, 종래의 광 제어 장치에서는 그 기판이 초전기 효과를 갖기 때문에, 논-바이어스 상태 하에서도 온도 변화가 있는 경우, 기판 표면과 버퍼층 사이의 경계면 내에 전하가 생성된다. 이러한 전하 분포는 광 도파로에 전계를 가하게 되고, 이로써 전기 광학 효과가 광 도파로의 굴절율을 변화시키게 된다. 이에 따라, 동작의 바이어스 점이 변화되고 광 파형의 레벨이 시프트된다. 상술한 바와 같은 이러한 현상을 논-바이어스 온도 시프트(온도 시프트)라 한다. 종래의 장치에서는 이러한 온도 시프트에 대응하기 위한 어떠한 특별한 수단도 갖추고 있지 않다. 따라서, 디바이스 제조시 온도 시프트 특성 열화에 의해 야기된 제조 수율의 열화가 문제가 되었다.
반면, 본 발명은 온도 시프트를 저감시키기 위한 구조를 채용한다. 본 발명에 의한 구조를 이용함으로써, 단기간 내에 기판 표면 상에 생성된 전하를 중성화시키고, 논-바이어스 온도 시프트를 억제하는 것이 가능해진다.
일단, 본 발명의 구조를 유추해내기 위해, 등가 회로를 사용하여 다음에서와 같이 이론적으로 분석한다. 이러한 검사 결과를 기초로 논-바이어스 온도 시프트를 저감시키기 위한 지침이 도시된다.
도 2는 본 실시예의 광 제어 장치의 사시도를 도시한 것이다. 도 2에서, 광 도파로(2)는 Z-플레이트 LiNbO3(LN) 기판의 표면 상에 Ti 확산을 수행함으로써 형성된다. 이러한 경우 마크-제너 간섭계(Mach-Zehner interferometer)를 사용하는 광 변조기를 광 제어 장치로서 가정한다. 전극(6)이 버퍼층을 통해 분파 도파로 상에 형성되고 저저항막(4)은 도시되어 있지 않다. 각 분파 도파로를 통해 전파하는 도파광의 위상은, 분파 도파로 상의 전극으로부터 광 도파로에 전계를 인가함으로써 변화된다. 각 분파 도파로을 통해 전파하는 도파광이 재결합한다. 상기 결합된 광은 상기 전극에 대해 주어진 소정의 전계 변화에 따라 강도 변조되어 인가된다.
도 3은 본 실시예에 따른 광 변조기의 단면도이다. 도 3a는 온도 변화가 없고 기판 표면 상에 생성된 전하가 없는 경우를 도시한다. 도 3b는 초전기 효과에 의해 야기된 전하가, 기판(1)의 온도 변동에 기인하여 Z-플레이트 LiNbO3(LN) 기판 표면 상에 생성되는 경우를 도시한다. 도 3b에서, 저저항막(4)의 표면에는 극성이 반대이고 기판(1)의 표면 근방에서 생성된 전하량이 등가인 전하로 제공됨으로써 전기적으로 중성화된다. 한편, 버퍼층(3)과 기판(1) 사이의 경계면에서, 중성화되지 않고 남겨진 전하가 광 도파로(2) 내에 전계를 생성한다. 기판(1)의 표면과 버퍼층(3) 사이의 경계면에 생성된 전하를 Q로 가정한다. 도 3c는 광 도파로(2)와 버퍼층(3)의 용량이 각각 CLN및 CSiO2이고, 저저항막(4)의 저항은 R인 등가회로를 도시한다. 스텝형 온도 변화가 시간 "t=0" 에서 전하 Q를 생성할 경우, 시간 t에서 광 도파로에 주어지는 전압 V(t)는 다음의 수학식으로 주어진다:
여기서, "τ=CSiO2·R"로 가정한다. 수학식 1에서 알 수 있는 바와 같이, 온도 시프트 V(t)는 지수 함수적으로 감소된다. 수학식 1에서 알 수 있는 바와 같이, 온도 변화를 억제하기 위해서는 Q를 감소시키고, CLN을 증가시키고 τ를 감소시키는 것이 효율적이다.
다음, 광 제어 장치가 패키지 내에서 수용되는 경우이다. 도 4는 패키지(9) 내에서 수용되는 광 제어 장치의 구성을 도시한다.
등가 회로에 의해 나타낸 부분 즉, 광 도파로(2), 버퍼층(3) 및 광 제어 장치의 저저항층(4)으로 구성된 부분(이하 광학 장치부라고 함)과, 광 제어 장치의 광학 장치부 이외의 나머지 부분과 광 제어 장치를 수용하기 위한 패키지로 구성된 부분(이하 패키지부라고 함)과의 사이에서 온도차가 있는 경우의 온도 시프트에 대해서는 이하에서와 같이 분석된다. 광학 장치부와 패키지부는 열 용량이 서로 다르기 때문에, 이들의 온도 변화는 상호 일치하지 않는다. 패키지부의 온도 Tpkg(t)는 다음의 수학식 2에서 나타낸 바와 같이 변화한다.
광학 장치부의 온도 Tmod(t)는 다음의 수학식 3에 따라 변화한다.
여기서 u(t)는 단위 스텝 함수이고, Cpkg는 패키지부의 열 용량이고, Rpkg는 열 저항(열 전도율에 반비례함)이다. 다시 말해서, 장치의 온도 변화는 패키지부의 열 시정수 τpkg에 따른다.
통상, 단위 스텝 u(t)가 공지된 선형 시스템 내로 입력 될 때 출력(스텝형 응답) g(t)가 얻어진다면, 임의 입력 f1(t)에 응답하는 출력 fo(t)는 다음의 수학식 4의 중합 적분(convolution integral)에 의해 나타난다.
장치의 온도 변화인 수학식 3의 오른쪽 제2항을 수학식 4에 대입하고, 스텝형 응답인 상기 수학식 1의 오른쪽항을 g(t)에 대입하면, 패키지부의 온도 변화가 순차적으로 변화하는 경우의 광학 장치부의 온도 시프트 δV(t)는 다음의 수학식 5로 나타낸다.
여기서, "k= τpkg/τ"로 설정할 때, δV(t)의 최대값은 d(δV(t))/dt=0를 계산한 다음 다음과 같이 구해진다.
도 5에서 "Q/CLN=1"로 가정하여 k와 δVmax과의 관계를 도시한다. "k=1" 과 관련된 값 δVmax는 수학식 (6)에서 "k→1" 에 의해 구해진 제한값으로 정의된다. 도 5로부터 알 수 있는 바와 같이, k를 크게 하기 위해서는 온도 시프트를 억제하는 것이 효과적이다. 이러한 목적으로, 패키지부의 τpkg를 충분히 크게 하거나 또는 광학 장치부의 τ를 충분히 작게 한다.
도 2는 본 발명의 제1 실시예인 광학 장치의 사시도를 도시한다. 상술한 바와 같이, 마크-제너 간섭계에 의한 광 변조기를 광 제어 장치로서 가정한다.
상기 해석에 근거하여, 일단 온도 시프트를 저감시키기 위한 구조로서 패키지부의 구성은 변화시키지 않는 (즉, τpkg는 일정함) 구조가 도시된다. τ(=CSiO2·R)의 R을 108Ω/□ 까지 낮춘 광학 장치(도 6에서 B에 대응함)와, 비교를 위해 R이 대략 109Ω/□인 광학 장치(도 6의 A에 대응함)를 각각 동일한 패키지에 탑재시킨다. 도 6은 이러한 광 변조기에 대한 스텝 온도 변화를 부여한 때의 온도 시프트를 평가한 결과이다. 도 6의 A와 비교할 때, B는 1.0 V에서 0.2 V로 감소되는 데 즉, 저저항막의 저항치를 좀더 낮게 함으로써 온도 시프트량이 1/5 이하로 감소되었다. 이러한 방법으로, R을 감소시킴으로써 온도 시프트가 억제될 수 있다.
상술한 바와 같이, 온도 시프트는 R을 감소시킴으로써 억제된다. 그러나, 실제로 광 제어 장치를 제조하는 데 있어, R의 최적 범위는 막 성형법에 따라 결정된다. 저저항막으로서 공지된 비정질 반도체 막을 형성하기 위한 막 성형법으로서, 피착법, 스퍼터링법, CVD법, MBE법 등이 있다. 이들 중, 예를 들어, 비정질 반도체 막을 형성하는 데 있어, 스퍼터링 전력을 감소시키거나 또는 스퍼터링 가스 압력을 증가시키기 위해 막의 저항을 효과적으로 감소시키는 스퍼터링법이 효과적이다. 그러나, 이러한 조건에서 스퍼터링 전력은 최적의 조건과는 거리가 있어, 막 형성시 많은 결점이 발생하고, 그 결과 저항값의 재현성(reproducibility)이 낮아진다.
이러한 방법으로 막의 저항값이 변화되면, 막 성형 영역에 따라 R의 값이 달라지고 제조 장치의 수율이 열화된다. 온도 시프트를 감소시키면서 높은 수율을 유지하기 위해서는, 성형된 Si막의 저항이 안정한 범위에 있도록 막을 형성할 필요가 있다. 유사하게, 가스 압력을 과도하게 높은 압력으로 설정한 경우, 스퍼터링 시 가스 압력을 높게 하는 경우에도, 막 형성시 플라즈마는 불안정하게 되고 막 저항값의 재현성은 열화된다. 이러한 방법으로, 각각의 막 성형법 마다 최적의 Si 저항값의 범위를 갖는다.
상술한 광 제어 장치에서, 스퍼터링법에 의해 저저항막이 형성될 수 있다. 도 2에서, 저저항막의 저항값은 수학식 4의 R에 대응한다. 상술한 실시예에서 반도체 막으로서 저저항막(4)을 사용한 경우, 저항값은 109Ω/□이 바람직하다. 그 이유는 도 6에서 알 수 있는 바와 같이 온도 시프트가 1/5 이하로 감소될 수 있기 때문이다. 또한, 본 실시예의 저저항막이 스퍼터링 막 성형법 이외의 다른 방법에 의해 형성된 저저항막으로 대체될 수도 있다. 막 성형법으로서 CVD 법, MBE법 등에 의해 양호한 재현성이 보장될 수 있는 한, 가능한한 낮은 저항값이 바람직하다.
반도체 막 뿐아니라 도전막 또는 유기 구성계의 도전막도 저저항막으로서 사용될 수 있다.
저저항막의 비저항을 변화시키지 않고 R을 감소시키기 위해서는, 막 두께를 증가시키는 것도 효과적이다. 막 두께는 적어도 0.1 ㎛ 이상일 필요가 있기 때문에, 사용될 웨이퍼의 전체면 상에 저저항막을 균일하게 형성하게 위해서는, 그 막 두께는 0.1 ㎛ 이상인 것이 바람직하다. 그리고 저저항막보다 저항값이 낮은 막이 막의 표면 또는 막 내부에 형성될 수 있다. 특히, 광 변조기 등과 같은 광 제어 장치에 부여된 전기 신호 손실은 막 내부에 저저항을 추가로 형성함으로써 억제될 수 있다. 이는 광 변조기 등에서 광 제어시 광 도파로에 인가되는 전기 신호는 마이크로파 대역 또는 밀리미터파 대역의 전자기파이기 때문이며, 스킨 효과(skin effect)에 의해 저저항막의 표면으로부터 수 ㎛ 이하인 영역에 전계가 누설되기 때문이다.
또한, 도 3c에 도시된 등가 회로부터, 저저항막(4)과 버퍼층(3)과의 경계면 근방과, 기판 표면 근방에서 저저항막(4)의 저항값 R을 결정하게 되고, 또한 이들 영역 근방에만 저저항값을 갖는 제2 저저항막을 미리 형성하는 것도 효과적이다. 도 7은 상술한 예를 도시하는 광학 장치의 단면도이다. 이러한 방법으로 버퍼층(3) 근방에서 제2 저저항막(7)을 형성하면, R은 제2 저저항막(7)의 저항값에 의해 거의 결정되지만, 저저항막(4)에 의해서는 영향을 받지 않는다. 따라서, R은 저저항이면서 동시에 저저항막(4)에 대한 제한이 없어, 장치의 제조를 용이하게 한다.
또한, Q/CLN이 작아지고, 수학식 1로부터 알 수 있듯이, 온도 시프트의 절대값이 감소된다. Q는 기판용의 결정 재료에 의해 결정되고 강유전체 결정에서의 자발(spontaneuous) 전하량에 비례한다. 통상 강유전체 결정에서, 자발 전하량(자발 분극)과 도파 광 제어시에 이용하는 전기 광학 효과를 나타내기 위해 필요한 전력과는 상호 비례한다. 따라서, 저전력 제어시 자발 전하를 억제하는 것은 곤란하다.
한편, CLN을 크게 하는 것이 가능하다. 도 8a 및 8b 각각은 이러한 목적을 달성하기 위한 실시예를 도시하는 장치의 단면도이다.
도 8a에서, CLN은 기판의 두께 t를 얇게 하고, 기판을 피복하는 저저항막의 길이 d를 길게 함으로써 증가된다. 특히, 제조 공정의 수율이라는 점에서, 기판의 두께 t는 0.8 ㎜ 이하가 바람직하다. 또한 피복 길이 d가 2 ㎛ 이상이면 광 도파로에 전계를 인가시키는 영역과 거의 동일하기 때문에, 그 장치의 길이를 최소화시키게 되므로, 이 길이가 바람직하다.
또한 도 8b는 기판 보다 고유전율을 갖는 재료가 기판의 일부에 형성되고 등가적으로 캐패시터가 병렬로 접속된 예를 도시한다. 이러한 도 8b와 도 8a의 구성을 동시에 이용할 수 있다.
상술한 각 실시예에서, 수학식 (6)의 k를 100 이상으로 하는 구성을 채용할 수 있다. 특히, Q/CLN이 제어될 수 없는 경우 또는 장치의 구조를 변경할 수 없는 경우, 광 제어 장치를 수용하기 위해 패키지를 적절히 변경함으로써 온도 시프트가 감소될 수 있기 때문에 효율적이다. 이때 일반적으로 이용되는 광 제어 장치를 통상적인 환경의 온도에서 사용하는 경우에, 도 5로부터 Q/CLN은 10 미만이고 온도 시프트의 최대값은 감소되는 것이 분명하기 때문에, k를 100 이상으로 설정하는 것이 바람직하다.
상술한 실시예에서, 저저항막을 형성하는 경우, 저저항막과는 다른 종류의 원소를 막 내로 도핑하는 공정, 또는 막 형성 공정 이후 열 처리를 수행하는 공정은 저항값을 감소시키는 데 효과적이다. 이러한 방법은 반도체 막의 저항값을 제어하기 위한 방법으로서 공지되어 있다. 도핑은 예를 들어 Ge, B, P 등을 성막 재료에 직접 도포해도 좋고, 성막된 막 자체에 이온 주입법을 행해도 좋다. 막의 저항값의 재현이라는 관점에서, 막 성형재에 도핑 공정을 인가하는 것이 좀더 효과적이다.
막 성형 속도는 기판 내에서 변화하기 때문에, 그라운드 구조가 복잡한 경우에 막이 형성되면, 막의 저항값은 균일하기 않을 수도 있다. 이러한 경우, 막의균일성은 성형된 막을 순수 가스 환경 또는 진공 상태에서 수시간 동안 100 내지 300 ℃에서 가열함으로써 향상된다. 특히 불활성 가스를 사용하면, 가열 공정시 표면 반응도 억제된다. 또한 막 성형 공정 이후 열처리에 의해 저항값을 제어하는 것이 가능해진다. 또한, 저저항막의 표면에 전자 빔, 적외선 등과 같은 전자기파 에너지를 부여하기 위해 저항값을 감소시키는 것이 효과적이다. 또한, 저저항막 형성에 앞서 에칭 또는 화학적 반응에 의해 그라운드 면을 균일하게 거칠게 함(roughening)으로써 막 성형 시작시 결함을 발생시켜 저항값을 감소시는 것이 효과적이다.
Si, Ge 등과 같은 반도체 재료, ITO 등과 같은 도체 및 유기계 도전성 재료를 저저항 재료로서 사용할 수 있다. 또한 CVD, 스퍼터링, 딥-코팅(dip-coating), 피착(deposition), MBE 등에 의해 막 성형이 수행될 수 있다.
장치의 시정수 τ는 CSiO2에 비례하기 때문에, CSiO2를 감소시키는 구조 또한 온도 시프트 저감에 효과적이다. CSiO2는 버퍼층의 유전율과 전극 면적에 비례하고, 전극들 간의 공간에 반비례한다. 유전율은 막 성형 조건 및 재료를 적절히 선택함으로써 4 이하로 감소될 수 있다. 장치의 전극 길이가 전극 면적에 비례하기 때문에, 전극 면적은 바람직하게는 0.42 ㎜2이하이다. 버퍼층의 두께가 두꺼워지면 CSiO2가 감소되기 때문에, 버퍼층의 두께를 0.9 ㎛ 이상으로 형성하는 것이 가능하다.
상술한 실시예에서, 수학식 3의 τ는 5초 이하로 하는 구성이 가능해진다. 일반적인 광학 장치로서 도 6에서 평가된 광 변조기를 고려한다. 전극 길이를 40 ㎜, 버퍼층의 유전율 4, 막 두께 0.1 ㎛, 저저항막의 비저항 104Ω㎝, 막 두께 0.1 ㎛로 가정하고, 시정수를 구하면 5 정도가 되고 이는 대략 1℃/min 정도의 온도 변화를 수신한 경우에 기판의 표면에서 생성된 전하를 중화시킬 수 있다. 온도 변화가 1℃/min 보다 좀더 급격하게 변하는 경우에는, τ를 좀더 작게 할 필요가 있다. 시정수와 온도 변화율의 비를 일정하게 유지하기 위해서는 동일한 방법으로 온도 시프트를 저감시킬 수 있는 것이 바람직하다.
상술한 실시예에서, 패키지용 재료는 일정 압력에서 비열이 373 k에서 0.52 J·K-1·g-1의 재료로 구성될 수 있다. 패키지부의 열 용량 CPC는 패키지용 재료의 비열을 크게 함으로써 커질 수 있다. CPKG가 커지게 되면, τPKG가 커지게 되고, 수학식 (3)으로부터 k가 커지게 된다. k가 커지면, 온도 시프트의 최대값은 수학식 6에 따라 감소된다. 특히, 무기 화합물 또는 오일 등의 액체로 된 어떤 재료들은 금속보다 10배가 큰 열용량을 갖고 온도 시프트를 억제하는 데 효율적일 수 있다. 또한, 패키지의 열 저항 RPKG를 크게 하면, k도 증가한다. 열 저항이 열 전도율의 역수이기 때문에, 300k에서 열 전도율이 16.5 W·m-1·K-1이하이면 온도 시프트를 저감시키는 데 효과적이다. 특히, 액제 중에는 금속보다 열 전도율이 1 자리수(digit) 이상 낮은 재료가 있고, 이러한 재료는 수학식 (6)에 따라 온도 시프트를 저감시킨다. 예로서, τPKG와는 상이한 패키지에 탑재된 등가 소자들의 온도 시프트를 평가한다. 도 9는 65 ℃ 내지 85 ℃의 온도 변화에서 온도 시프트를 평가한 결과를 도시하고, 횡축은 시간을 나타내고 종축은 온도 시프트량을 나탄내다. 도 9에서, 평가 결과 B에 대응하는 패키지 질량은 A에 대응하는 패키지 질량에 10배 정도이다. 패키지의 시정수 τPKG는 (비열)/(열 전도율)에 비례하고, B는 대략 A 보다 12배 정도 크다. 도 9로부터, 이 비가 큰 패키지의 온도 시프트가 좀더 감소하고 이는 수학식 6으로부터 예상된 결과와 일치한다.
동일한 재료로 동일한 체적으로도, 표면적이 커지게 되면 열 방사 효율은 좀더 좋아진다. 예를 들어, 구형상의 단위 소자로 형성된 패키지의 표면적 대 체적 비가 2.2 정도이고, 입방체의 단위 소자로만 형성된 패키지의 표면적 대 체적비는 6으로서, 열 방사 효율이 2배 이상된다. 따라서, 패키지가 그 구성 요소로서 입방체 소자만을 포함하면, τPKG는 커지게 된다. 이에 더하여, 표면적에 대한 방법으로는 전원 회로, 마이크로프로세서 등에서 사용된 히트 싱크부(heat sink portion)의 구조를 사용할 수 있다,
본 발명은 광 도파로를 이용한 광 변조기, 광 필터, 광 아이솔레이터, 광 커플러, 광 센서 등에서 실시할 수 있다. 본 발명은 상술한 실시예에 제한되지 않고, 본 발명의 범주 내에서 적절히 변경될 수 있음은 물론이다.
상술한 바와 같이, 본 발명에 따르면, 강유전체 결정 기판의 표면 상에 형성된 광 도파로로 구성된 광 제어 장치에서, 저항값, 용량, 열 용량 및 각 구성 요소의 열 전도율에 의해 논-바이어스 온도 시프트를 억제하는 것이 가능해진다. 이러한 구성으로 기판의 온도가 변할 때 기판 표면에서 생성된 전하를 단기간 내에 중화시킬 수 있고, 온도 변화시에 동작점 시프트를 억제할 수 있다.
본 발명이 특정한 실시예에 연관되어 기술되었다 하더라도, 본 발명의 주요 사상은 특정 실시예에 제한되지 않음을 주지하기 바란다. 반대로, 본 발명은 다음의 청구범위의 사상 및 범주 내에서만 변형, 수정 등이 가능하다.

Claims (21)

  1. 삭제
  2. 광 제어 장치(light control device)에 있어서,
    초전기 효과(pyroelectric effect)를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층,
    상기 버퍼층을 피복하는 제1 저저항막(a first low resistance film), 및
    상기 제1 저저항막과 상기 버퍼층 간에 삽입된 제2 저저항막을 포함하되,
    상기 제2 저저항막의 저항값은 상기 제1 저저항막의 저항값보다 작은 광 제어 장치.
  3. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 제1 저저항막의 시트 저항(sheet resistance)은 109Ω/□ 미만인 광 제어 장치.
  4. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 제1 저저항막의 시트 저항은 105Ω/□ 이상, 109Ω/□ 이하인 광 제어 장치.
  5. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 제1 저저항막의 시트 저항은 108Ω/□ 이상, 109Ω/□ 이하인 광 제어 장치.
  6. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 버퍼층의 캐패시턴스와 상기 제1 저저항막의 저항값의 곱(product)은 5초 이하인 광 제어 장치.
  7. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 광 기판 내에 광 도파로(optical waveguide)가 형성되고,
    상기 버퍼층, 상기 제1 저저항막 및 상기 광 도파로를 제외한 상기 광 제어 장치의 비열(specific heat)과 열 전도율의 곱 대 상기 버퍼층의 캐패시턴스와 상기 제1 저저항막의 저항값의 곱의 비는 100 이상인 광 제어 장치.
  8. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층, 및
    상기 버퍼층을 피복하는 제1 저저항막을 포함하되,
    상기 광 기판의 두께는 0.8 ㎜ 이하이고,
    상기 제1 저저항막이 상기 광 기판과 접촉하는 부분의 상기 제1 저저항막의 피복 길이는 2 ㎛ 이상인 광 제어 장치.
  9. 광 제어 장치에 있어서,
    초전기 효과를 갖는 광 기판,
    상기 광 기판 상에 형성된 버퍼층,
    상기 버퍼층을 피복하는 제1 저저항막, 및
    상기 광 기판, 상기 버퍼층 및 상기 제1 저저항막을 수용하기 위한 패키지를 포함하되,
    상기 패키지의 표면적 대 체적비는 6 이상인 광 제어 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 초전기 효과를 갖는 광 기판, 상기 기판 상에 형성된 버퍼층 및 상기 버퍼층을 피복하는 제1 저저항막을 포함하는 광 제어 장치를 제조하기 위한 광 제어 장치 제조 방법에 있어서.
    상기 광 기판 상에 상기 버퍼층을 형성하는 단계,
    상기 버퍼층을 피복하는 상기 제1 저저항막을 형성하는 단계, 및
    상기 제1 저저항막을 가열하는 단계를 포함하는 광 제어 장치 제조 방법.
  14. 초전기 효과를 갖는 광 기판, 상기 기판 상에 형성된 버퍼층 및 상기 버퍼층을 피복하는 제1 저저항막을 포함하는 광 제어 장치를 제조하기 위한 광 제어 장치 제조 방법에 있어서.
    상기 광 기판 상에 상기 버퍼층을 형성하는 단계,
    상기 버퍼층을 피복하는 상기 제1 저저항막을 형성하는 단계, 및
    상기 제1 저저항막을 형성하기 전에 에칭 및 화학적 반응 중 하나에 의해 그라운드 면을 거칠게 하는(roughening) 단계를 포함하는 광 제어 장치 제조 방법.
  15. 초전기 효과를 갖는 광 기판, 상기 기판 상에 형성된 버퍼층 및 상기 버퍼층을 피복하는 제1 저저항막을 포함하는 광 제어 장치를 제조하기 위한 광 제어 장치 제조 방법에 있어서.
    상기 광 기판 상에 상기 버퍼층을 형성하는 단계,
    상기 버퍼층을 피복하는 상기 제1 저저항막을 형성하는 단계, 및
    상기 제1 저저항막의 표면에 전자기파 에너지를 인가하는 단계를 포함하는 광 제어 장치 제조 방법.
  16. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 저저항막은 시트 저항이 109Ω/□미만이고, 상기 광 도파로 근방의 복수개 스폿에서 절연되는 광 제어 장치.
  17. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 광 도파로 근방의 복수개 스폿에서 절연되며, 상기 저저항막과 상기 버퍼층에 의해 형성된 저항과 상기 캐패시턴스의 곱은 5초 이하인 광 제어 장치.
  18. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 광 도파로 근방의 복수개 스폿에서 절연되며, 상기 저저항막과 상기 버퍼층에 의해 형성된 저항과 캐패시턴스의 곱 대 상기 버퍼층, 상기 저저항막 및 상기 광 도파로를 제외한 상기 광 제어 장치의 비열과 열 전도율의 곱의 비는 100 이상인 광 제어 장치.
  19. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 광 도파로 근방의 복수개 스폿에서 절연되며, 상기 저저항막보다 저항값이 작은 막이 상기 버퍼층과 상기 저저항막과의 사이에 형성되는 광 제어 장치.
  20. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 광 도파로 근방의 복수개 스폿에서 절연되며, 상기 저저항막은 Si막이고, 상기 Si막 내로 불순물이 도핑되는 광 제어 장치.
  21. 광 제어 장치에 있어서,
    전기 광학 효과를 갖는 결정 기판 상에 상호 근접하여 형성된 2개의 광 도파로,
    상기 광 도파로의 일부 위에 형성되고 상기 기판의 유전율보다 작은 유전율을 갖는 버퍼층,
    상기 버퍼층 및 상기 기판의 일부 위에 형성되고, 상기 버퍼층과 상기 기판 중 어느 것보다 저항값이 작은 저저항막,
    상기 광 도파로 근방에 각각 형성되는 신호 전극, 및
    상기 신호 전극을 개재하여 상호 대향하여 있는 2개의 접지 전극
    을 포함하고,
    상기 광 도파로 근방의 복수개 스폿에서 절연되며, 상기 저저항막은 Si막이고, 상기 Si막에 열 공정이 가해지는 광 제어 장치.
KR1019990035315A 1998-08-25 1999-08-25 광 제어 장치 및 그 제조 방법 KR100364033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-238345 1998-08-25
JP23834598A JP3237620B2 (ja) 1998-08-25 1998-08-25 光制御デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20000017501A KR20000017501A (ko) 2000-03-25
KR100364033B1 true KR100364033B1 (ko) 2002-12-11

Family

ID=17028828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035315A KR100364033B1 (ko) 1998-08-25 1999-08-25 광 제어 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6385360B1 (ko)
EP (1) EP0982619A3 (ko)
JP (1) JP3237620B2 (ko)
KR (1) KR100364033B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097521A1 (fr) * 2001-05-25 2002-12-05 Anritsu Corporation Dispositif de modulation optique presentant d'excellentes caracteristiques electriques grace a une restriction efficace du transfert de chaleur
US7019882B1 (en) 2002-03-21 2006-03-28 Lockheed Martin Corporation Generation of M-ary digital signaling constellations directly at lightwave frequencies
CN1300957C (zh) * 2003-09-18 2007-02-14 电子科技大学 超宽带集成光波导微波副载波电磁波接收器
EP1730561B1 (en) 2004-04-02 2008-08-13 Northrop Grumman Corporation Implementation of one or more optical waveguides in reduced optical material
JP2013037243A (ja) * 2011-08-09 2013-02-21 Fujitsu Optical Components Ltd 光変調器
WO2021065578A1 (ja) * 2019-10-04 2021-04-08 国立大学法人東京工業大学 光変調素子
CN110989214B (zh) * 2019-12-23 2022-12-27 武汉邮电科学研究院有限公司 一种电光调制器
JP2022143378A (ja) 2021-03-17 2022-10-03 富士通オプティカルコンポーネンツ株式会社 変調信号の制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1054964A (ja) * 1997-04-21 1998-02-24 Nec Corp 光制御デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153930A (en) 1990-01-04 1992-10-06 Smiths Industries Aerospace & Defense Systems, Inc. Device employing a substrate of a material that exhibits the pyroelectric effect
JP2867560B2 (ja) 1990-03-02 1999-03-08 富士通株式会社 光導波路デバイス
JPH0419714A (ja) * 1990-05-15 1992-01-23 Oki Electric Ind Co Ltd 光デバイス
JPH0720176A (ja) * 1993-07-07 1995-01-24 Tokin Corp 光電界センサ
JP3253815B2 (ja) 1994-10-19 2002-02-04 日本パーオキサイド株式会社 ステンレス鋼製器材の洗浄方法、及びその洗浄剤
JP2894961B2 (ja) * 1994-11-18 1999-05-24 日本電気株式会社 光制御デバイス
JPH09236782A (ja) * 1996-02-29 1997-09-09 Kyocera Corp 光導波路デバイス
JPH09258152A (ja) * 1996-03-21 1997-10-03 Tdk Corp 導波路型光デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1054964A (ja) * 1997-04-21 1998-02-24 Nec Corp 光制御デバイス

Also Published As

Publication number Publication date
JP3237620B2 (ja) 2001-12-10
JP2000066157A (ja) 2000-03-03
EP0982619A2 (en) 2000-03-01
US6385360B1 (en) 2002-05-07
EP0982619A3 (en) 2004-06-16
KR20000017501A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
US5744864A (en) Semiconductor device having a transparent switching element
Babbitt et al. Planar microwave electro-optic phase shifters
JPH03253815A (ja) 光導波路デバイス
EP0554593B1 (en) A method of manufacturing a device employing a substrate of a material that exhibits the pyroelectric effect
KR100364033B1 (ko) 광 제어 장치 및 그 제조 방법
CA2118272A1 (en) Electrooptic device structure and method for reducing thermal effects in optical waveguide modulators
JPS62173428A (ja) 導波路光デバイス
JPH08146367A (ja) 光制御デバイス
US3428875A (en) Variable threshold insulated gate field effect device
JPH0451812B2 (ko)
JPH07120631A (ja) 光導波路型部品
JPH0734049B2 (ja) 導波路型光デバイス
JPH0561009A (ja) 光導波路素子
JP3139712B2 (ja) 光制御デバイス
JP4819415B2 (ja) 光デバイス
JPH09269469A (ja) 光導波路デバイス
JP2503880B2 (ja) 光制御デバイスの製造方法
JP2730465B2 (ja) 光制御デバイスとその製造方法
JPH10104559A (ja) 光導波路デバイス
WO2020208929A1 (ja) 光デバイス
JP3487664B2 (ja) 光機能デバイス及びその駆動方法
JP2550606B2 (ja) 光導波路デバイスの形成方法
McMurray et al. Taper coupling between 7059‐glass and CdS films and phase modulation in the composite waveguide structure
JPH0383025A (ja) ＬｉＮｂＯ↓３光スイッチ
JPH09236782A (ja) 光導波路デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee