KR100363042B1 - 교류방전 메모리형 플라즈마 표시 패널의 구동방법 - Google Patents

교류방전 메모리형 플라즈마 표시 패널의 구동방법 Download PDF

Info

Publication number
KR100363042B1
KR100363042B1 KR1019990044892A KR19990044892A KR100363042B1 KR 100363042 B1 KR100363042 B1 KR 100363042B1 KR 1019990044892 A KR1019990044892 A KR 1019990044892A KR 19990044892 A KR19990044892 A KR 19990044892A KR 100363042 B1 KR100363042 B1 KR 100363042B1
Authority
KR
South Korea
Prior art keywords
pulse
sustain
discharge
electrode
erase
Prior art date
Application number
KR1019990044892A
Other languages
English (en)
Other versions
KR20000029128A (ko
Inventor
히라까와신지
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20000029128A publication Critical patent/KR20000029128A/ko
Application granted granted Critical
Publication of KR100363042B1 publication Critical patent/KR100363042B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

주사전극, 유지전극 및 데이터 전극을 갖는 교류 방전 메모리형 플라즈마 표시 패널의 구동방법에 있어서, 유지소거 기간 동안의 소거방전에서, 대향방전과 면방전이 시간적으로 분리되도록 구동펄스를 인가함으로써, 유지소거 방전 동안, 대향방전과 면방전이 동시에 발생하면, 적어도 기입기간 및 유지기간을 포함하는 작동에서 전하를 제어하기가 어려워, 기입 및 유지기간동안 오작동을 유발할 수 있다는 문제점을 해결할 수 있다.

Description

교류방전 메모리형 플라즈마 표시 패널의 구동방법{METHOD FOR DRIVING AC DISCHARGE MEMORY-TYPE PLASMA DISPLAY PANEL}
본 발명은, 플라즈마 표시 패널의 구동방법에 관한 것이며, 보다 구체적으로는, 교류방전 메모리형 플라즈마 표시 패널의 구동방법에 있어서 유지소거동작에 관한 것이다.
일반적으로, 플라즈마 표시 패널(이후, PDP 로 지칭)은, 박형 구조이고, 표시가 깜박이지 않고, 표시 콘트라스트비가 크다는 특징을 가지고 있다. 더구나, 큰 표시화면, 빠른 응답속도, 자발적 발광 및 다색 발광의 특징을 가지고 있다. 이러한 특징으로 인해, PDP 는 컴퓨터 및 관련된 장치의 표시장치 및 칼라 이미지 표시에 널리 이용된다.
PDP 는 2 가지 형태로 분류될 수 있으며, 그중 하나는, 유전체로 코팅된 전극을 이용하여 교류방전 상태에서 작동하는 교류 방전형이고, 다른 하나는, 방전 가스 공간에 노출된 전극으로 직류 방전 상태에서 작동하는 직류 방전형이다. 교류 방전형 PDP 는 다시 2 가지 형태로 분류될 수 있다. 그중 하나는 방전셀의 메모리 기능을 이용한 구동방법을 이용하는 메모리형이고, 다른 하나는 방전셀의 그러한 메모리 기능을 이용하지 않는 리프레시형이다. PDP 의 휘도는, 방전 동작, 즉 펄스 전압의 반복 수에 비례한다. 상기 리프레시형 PDP 의 경우, 표시 용량이 대형화되면 휘도가 감소하기 때문에 주로 적은 표시용량의 PDP 에 이용된다.
도 11 은 교류 방전 메모리형 PDP 의 1 개의 표시 셀(16)의 구조를 도시하는 단면도이다. 상기 표시 셀(16)은, 유리 재질의 전면 절연 기판(1) 및 배면 절연 기판(2), 전극의 저항을 작게 하기 위해 주사전극(3)과 유지전극(4)상에 놓인 트레이스 전극(5 및 6), 상기 배면 절연 기판(2)상에 주사전극(3) 및 유지전극(4)과 직교하도록 형성된 데이터 전극(7), 헬륨, 네온 또는 그 혼합 가스로 채워져 있고, 전면 절연 기판(1)과 배면 절연 기판(2) 사이의 공간에 배치된 방전 가스 공간(8), 방전 가스의 방전에 의해 생성되는 자외선을 가시광(10)으로 변환하는 형광체(11), 상기 주사전극(3) 및 유지전극(4)을 코팅하는 유전체 층(12), 유전체 층을 방전으로부터 보호하는 마그네슘 산화물 등으로 이루어진 보호층(13), 및 상기 데이터 전극을 코팅하는 유전체층(140으로 이루어져 있다.
다음, 도 11 을 참조하여, 선택된 표시셀(6)의 방전동작에 관해 설명한다. 주사전극(3) 과 데이터 전극(7) 사이에 방전 임계값을 초과하는 펄스 전압을 인가하여 방전을 일으키면, 이 펄스 전압의 극성에 응답하여, 이면에 배치된 유전체층의 표면으로 양전하 및 음전하가 이끌려 전하가 축적된다.
전하의 축적에 기인하는 등가 전압, 즉 벽전압(wall voltages)은, 상기 펄스 전압과 반대되는 극성으로 되기 위해, 방전의 성장에 따라 셀 내부의 실효전압이 저하되고, 상기 펄스 전압이 일정치를 유지할 때에도, 방전을 유지할 수 없고 결국 정지한다.
그후, 서로 인접하는 주사전극(3)과 유지전극(4) 사이에, 벽전압과 동일한 극성의 펄스 전압인 유지 방전 펄스를 인가하면, 벽전압이 실효전압으로써 중첩되기 때문에, 유지 방전 펄스의 전압 진폭이 낮아져도, 방전 임계를 초과하는 전압에서 방전하는 것이 가능하다. 따라서, 주사전극(3)과 유지전극(4) 사이에 유지 방전 펄스를 교류로 인가하여, 방전을 유지할 수 있다. 이 기능이 상술된 메모리 기능이다.
주사전극(3) 또는 유지전극(4)에, 벽전압의 중화에 이용될 수 있는, 폭이 넓은 저전압의 소거 펄스 또는 완만한 하강(또는 상승), 넓은 폭, 및 유지 펄스와 거의 동일한 전압 갖는 소거 펄스, 또는, 유지 펄스 또는 이들 펄스와 조합된 펄스와 거의 동일한 전압을 갖는 폭이 좁은 소거 펄스를 인가함으로써, 상기 유지방전이 정지될 수 있다.
도 12 는, 도 11 에 도시된 매트릭스 형태로 배치된 표시셀(16)로 이루어진 PDP 의 계략적인 구성을 도시하는 평면도이다. 상기 PDP(15)는, "m × n" 개의 행과 열로 배치된 도트 매트릭스 표시에 이용되는 패널이다. 행전극으로써는,서로 평행하게 배치된 주사전극(Ss1, Ss2, …) 및 유지전극(Su)을 구비하고, 열전극으로써는, 주사전극 및 유지전극과 직각으로 교차하는 데이터 전극(D1, D2, …)을 구비한다.
도 13에서, Wu 는 유지전극(Su)에 공급되는 유지전극 구동 펄스를 나타내고, Ws1, Ws2, … 는 각 주사전극(Ss1, Ss2, …Ssm)에 공급되는 구동펄스를 나타내며, Wd 는 데이터 전극(Di(1 ≤ I ≤ n))에 공급되는 데이터 전극 구동펄스를 나타낸다. 구동의 1 주기(1 프레임)는, 예비방전기간, 기입기간, 유지방전기간, 및 유지방전 소거기간을 포함하며, 이 구동주기를 반복하여, 원하는 이미지를 얻을 수 있다.
예비방전기간은, 기입 기간동안 안정한 기입 방전 특성을 얻기 위해, 활성 입자 및 벽전하를 방전 가스 공간에 생성하는 기간이다. 이 동작에서, 전방전 기간동안 생성되는 벽전하로부터 전하를 소거하기 위해, 모든 예비방전 펄스(Pp+ 및 Pp-)를 인가하고, 그후, PDP(15)의 모든 표시셀(16)의 방전에 이용되는 예비방전 소거 펄스를 모든 주사전극에 인가하여, 기입방전 및 유지방전과 간섭을 일으킨다. 즉, 양의 극성(Pp+)을 갖는 예비방전펄스가 주사전극(Ss1, Ss2, …Ssm)에 인가되고, 음의 극성(Pp-)을 갖는 예비방전펄스는 유지전극(Su)에 인가되고, 모든 표시셀(16)상에 방전이 발생한 후, 주사전극(Ss1, Ss2, …Ssm)에 소거 펄스(Ppe) 가 인가되어, 소거 방전을 발생시켜, 예비방전 펄스에 의해 누적된 벽전하를 소거한다.
기입기간 동안에는, 각 주사전극(Ss1, Ss2, …Ssm)에 주사 펄스(Pw)가 순차적으로 인가하면서, 그 주사펄스(Pw)에 동기하여, 표시가 수행되는 표시셀의 데이터 전극(Di(1 ≤ I ≤ n))에 데이터 펄스(Pd)를 선택적으로 인가하여, 표시에 이용되는 셀 내에 기입 방전을 발생시켜 벽전하를 생성한다
유지방전기간 동안에는, 유지전극에 음의 극성을 갖는 유지방전 펄스(Psu)를 인가하면서, 각 주사전극에 유지방전 펄스(Psu)에 180 도 뒤진 위상의 선택된 음극성의 유지방전 펄스(Pss)를 인가하고, 기입 방전기간에 있어서, 기입방전이 수행된 표시셀에서 원하는 휘도를 얻기 위해 필요한 유지방전이 유지된다.
유지소거 기간 동안에는, 폭이 좁고, 유지방전 펄스의 전압과 같은 정도로 낮은 전압을 갖는 소거 펄스(Pse1 및 Pse2)와 완만한 하강, 넓은 폭, 및 유지 방전 펄스와 같은 정도로 낮은 전압을 갖는 소거 펄스(Pse3)와 조합된 펄스를 인가함으로써, 유지방전이 소거된다.
본 발명의 명확한 이해 및 종래기술의 단점을 설명하기 위해, 일본국 특개평 10-274955 호 공보에 개시된, 유지 방전 기간 및 유지소거 기간동안의 후반 절반동안의 종래 동작을 이후 설명한다. 도 14 는, 일본국 특개평 10-274955 호 공보의 실시예에서, 유지방전 기간의 후반부동안 및 유지 소거기간동안에 나타나는 파형을 도시하는 다이어그램이다.
양극성의 최종 유지펄스(Psse)의 인가 직전에, 음극성의 유지펄스(Pss 및 Psu)에 의해 생성된 음전하는 데이터 전극상에 축적되고, 양전하 및 음전하는 주사전극 및 유지전극상에 각각 축적된다.
기입방전시 인가되는 전압을 소거하도록 데이터 전극상의 음전하가 조절되기때문에, 유지 방전기간의 최종점에서 인가되는 음극성의 최종 유지펄스(Psse)는, 데이터 전극상의 음전하를 소거하고 유지방전을 생성하기 위해 인가된다.
유지소거 기간은, 유지 방전기간동안 각 전극상에 충전된 벽전하를 소거하기 위한 기간이다. 주사전극 및 유지전극상의 벽전하는 펄스(Pse1, Pse2, 및 Pse3)에 의해 소거된다. 데이터 전극상의 벽전하는, 양극성의 최종 유지펄스에 의해 소거된다. 유지소거 기간 후에는 각 전극상의 벽전하가 존재하지 않고, 방전셀 내부가 전기적으로 중성일 필요가 있다.
양극성의 최종 유지펄스를 인가하면, 주사전극상의 양전하와 데이터 전극상의 음전하의 중첩에 의해, 방전가스 공간내의 유효전압이 대향방전 개시전압을 초과하고, 또한, 유지전극상의 음전하의 중첩에 의해 유효전압이 면방전 개시전압을 초과한다. 대향방전은, 주사전극과 데이터 전극사이, 또는 유지전극과 데이터 전극 사이에 발생하는 방전을 지칭한다. 따라서, 상기 펄스(Psse)의 인가에 의해, 표면방전과 대향방전이 동시에 일어난다.
도 11 에 도시된 바와 같이, 데이터 전극(7)상의 가스방전 공간(8)에 인접한 층에는 형광체가 제공되고, 주사전극(3) 및 유지전극(4)상의 가스방전 공간(8)에 인접한 층에는 보호층이 제공된다. 보호층(13)의 재료로서는, 마그네슘 산화물 등과 같이 2 차 전자 방출계수가 큰 재료가 사용된다. 따라서, 주사전극 또는 유지전극이 캐소드로 이용되는 방전의 경우에는, 캐소드의 2 차 방출이 크고 방전개시 전압이 낮기 때문에, 방전의 성장이 빠르다. 반면에, 데이터 전극이 캐소드로 이용되는 방전의 경우에는, 2 차 방출이 적고 방전개시 전압이 높다.
데이터 전극이 캐소드로 이용되는 면방전 및 대향 방전이 펄스(Psse)의 인가에 의해 발생하는 경우에는, 단독으로는 강하게 성장할 수 없는 대향방전이, 방전가스 공간내의 대향방전에 의해 생성되는 활성입자에 의해 강한 방전으로 성장한다. 강한 대향방전의 영향으로 인해, 면방전이 더욱 강한 방전으로 된다. 즉, 양극성의 최종 유지펄스에 의한 대향방전과 면방전이 동시에 발생하는 경우에는, 양 방전이 서로 영향을 미치게 된다.
따라서, 면방전과 대향방전이 동시에 발생하는 경우에는, 면방전은 유지방전이고, 표시부하의 양에 따라 방전상태가 변하기 때문에, 그 영향이 대향방전에 영향을 미쳐, 결과적으로 데이터 전극상의 음전하는 소거될 수 없고, 역으로 과도한 양전하가 축적되어, 데이터 전극이 전기적으로 중성이 아니게 되어버린다. 데이터 전극상에 많은 음전하가 잔류하는 경우에는, 기입방전시에 그 내부전압이 외부전압과 상호작용하여, 방전가스 공간내의 유효전압이 낮아지고 선택된 셀의 기입방전이 일어나지 않는다. 데이터 전극상에 많은 음전하가 잔류하는 경우에는, 음극성의 주사펄스 또는 유지펄스에 의해 생성되는 외부전압상에 내부전압이 중첩되어, 선택되지 않는 셀에 방전이 일어난다.
따라서, 일본국 특개평 10-274955 호 공보에 개시된 종래기술에서, 양극성의 최종 유지펄스에 의해 대향 및 면방전이 동시에 일어나는 경우에는, 데이터 전극상의 전하를 제어하는 것이 어렵게되어, 기입기간 및 유지기간동안 오동작이 발생한다고 하는 문제점이 존재한다.
상기의 관점에서, 본 발명의 목적은, 유지소거 기간동안 소거방전에 있어서, 대향방전을 면방전과 시간적으로 분리하도록 구동펄스를 인가할 수 있는, 교류 방전 메모리형 PDP의 구동방법을 제공하는 것이다.
도 1 은, 교류 방전 메모리형 PDP 의 구동 방법 및 동작의 제 1 실시예에 있어서, 주사전극, 유지전극, 및 데이터 전극을 포함하는 각 전극들의 구동펄스를 도시하는 파형도.
도 2 는, 기입방전이 수행된 표시셀에 있어서, 기입기간으로부터 유지소거 기간까지의 구동펄스 파형 및 방전발광 파형을 도시하는 확대도.
도 3a 내지 도 3f 는, 도 2 에 도시된 타이밍 A 내지 F 점에서, 주사선극, 유지전극 및 데이터 전극을 포함하는 각 전극상의 벽전하의 상태를 도시하는 다이어그램.
도 4 는, 본 발명의 제 2 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간 동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 5 는, 본 발명의 제 3 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 6 은, 본 발명의 제 4 실시예에 따른 교류 방전 메모리형 PDP에 있어서,유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 7 은, 본 발명의 제 5 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 8 은, 본 발명의 제 6 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 9 는, 본 발명의 제 7 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 10 은, 본 발명의 제 8 실시예에 따른 교류 방전 메모리형 PDP에 있어서, 유지방전 기간의 최종 단계 및 유지소거 기간동안의 구동펄스 및 방전발광의 파형을 도시하는 확대도.
도 11 은, 교류 방전 메모리형 PDP 의 하나의 표시셀의 구조를 도시하는 단면도.
도 12 는, 도 11 에 도시된 매트릭스 상태로 배치된 표시셀로 이루어진 PDP 의 개략적인 구성을 도시하는 평면도.
도 13 은, 일본국 특개평 10-274955 호 공보에 기재된 실시예를 도시하는 도 11 에 나타낸 PDP 의 구동방법을 도시하는 구동펄스의 파형도
도 14 는 일본국 특개평 10-274955 호 공보에 기재된 실시예에서, 유지방전 기간의 후반부 동안 및 유지소거 기간 동안에 나타나는 파형을 도시하는 확대도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 2 : 절연기판 3 : 주사전극
4 : 유지전극 5 : 트레이스 전극
7 : 데이터 전극 8 : 방전 가스 공간
10 : 가시광 11 : 형광체
12 : 유전체층 13 : 보호층
본 발명의 제 1 양태에 따르면, 유지소거 기간동안에 소거방전에 있어서, 대향방전이 면방전과 시간적으로 분리되도록 구동펄스를 인가하는 단계를 구비하는 방법으로서, 적어도 기입기간, 유지방전 기간 및 유지소거 기간을 구비하고, 주사전극, 유지전극, 및 데이터 전극을 갖는 교류 방전 메모리형 PDP 의 구동방법이 제공된다.
상술한 바와 같이, 바람직한 일 실시형태는, 유지 기간동안에, 유지소거 펄스를 주사전극에 인가하는 단계와, 유지소거 펄스의 전방 에지에 동기된 전방 에지, 유지소거 펄스의 극성과 동일한 극성, 및 유지소거 펄스의 폭보다 좁은 폭을 갖는 바이어스 펄스를 유지전극에 인가하는 단계를 구비하여, 바이어스 펄스의 전방 에지에 응답하여 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 바이어스 펄스의 후방 에지에 응답하여 소거방전으로써 면방전을 발생시키는 것이다.
또한, 바람직한 일 형태는, 바이어스 펄스의 펄스폭이 유지소거 펄스의 펄스폭보다 0.5 내지 2 ㎲ 짧은 것이다.
또한, 바람직한 일 실시형태는, 유지소거 기간 동안에, 제 1 유지 소거펄스를 주사전극에 인가하는 단계와 제 1 유지소거 펄스의 전방 에지와 동기된 정방 에지, 제 1 유지소거 펄스의 극성 및 펄스폭과 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하는 단계를 구비하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 제 1 유지소거 펄스의 극성과 동일한 극성을 갖는 제 2 유지소거 펄스를 주사전극에만 인가하는 단계를 구비하여, 주사전극과 유지전극 사이에 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 상기 제 2 유지방전 소거펄스의 펄스폭이 0.5 내지 2 ㎲ 인 것이다.
또한, 바람직한 일 실시형태는, 유지소거 기간동안, 제 1 유지소거 펄스를 주사전극에 인가하는 단계와 제 1 유지소거 펄스의 전방 에지에 동기된 전방 에지, 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 주사전극에 인가하는 단계를 구비하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 그후, 상기 바이어스 펄스와 방대의 극성을 갖는 제 2 유지소거 펄스를 상기 유지전극에만 인가하는 단계를 구비하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시예는, 제 2 유지소거 펄스의 펄스폭이 0.5 내지 2 ㎲ 인 것이다.
또한, 유지소거 기간동안, 제 1 전압의 전단과 제 1 전압보다 높은 제 2 전압의 후단을 갖는 유지소거 펄스를 주사전극에 인가하는 단계와, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 반대되는 극성, 및 상기 전단 펄스와 동일한 펄스폭을 갖는 데이터 바이어스 펄스를 상기 데이터 전극에 인가하는단계를 구비하여, 유지소거 펄스의 전단부와 데이터 바이어스 펄스에 응답하여, 주사전극과 데이터전극 사이에 소거방전으로써 대향방전을 발생시키고, 유지소거 펄스의 후단부에 응답하여, 주사전극과 유지전극사이에 소거방전으로써 면방전을 일으키는 것이다.
또한, 바람직한 일 실시예는, 0.5 내지 2 ㎲ 의 후단 펄스의 펄스폭을 갖는 것이다.
또한, 바람직한 일 실시예는, 유지소거 기간동안, 유지소거 펄스를 주사전극에 인가하는 단계, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 펄스, 및 유지소거 펄스의 펄스폭보다 짧은 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하는 단계를 구비하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 그후, 바이어스 펄스의 후방 에지보다 빨리 상승하는 전방 에지, 유지소거 펄스의 후방 에지와 동기된 후방 에지, 및 유지소거 펄스와 동일한 극성을 갖는 데이터 바이어스 펄스를 데이터 전극에 인가하는 단계를 구비하여, 바이어스 펄스의 후방 에지에 응답하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 상기 데이터 바이어스 펄스의 전방 에지는 상기 유지소거 펄스의 전방 에지보다 0.5 내지 2 ㎲ 느린 것이다.
또한, 바람직한 일 실시형태는, 유지소거 기간동안, 유지소거 펄스를 주사전극에 인가하는 단계와 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 극성, 및 유지소거 펄스의 펄스폭보다 짧은 펄스폭을 갖는 바이어스펄스를 유지전극에 인가하는 단계, 그후, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 극성, 및 상기 유지소거 펄스의 펄스폭보다 긴 펄스폭을 갖는 데이터 바이어스 펄스를 데이터 전극에 인가하는 단계를 구비하여, 유지소거 펄스의 전방 에지와 바이어스 펄스에 응답하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 바이어스 펄스의 후방 에지에 응답하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 데이터 바이어스 펄스의 펄스폭은, 유지소거 펄스의 펄스폭보다 길고, 유지소거 펄스의 후방 에지에 응답하여, 소거방전으로써 추가의 대향방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 유지소거 기간동안, 제 1 유지소거 펄스를 주사전극에 인가하는 단계와 제 1 유지소거 펄스의 전방 에지와 동기된 전방 에지, 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하는 단계를 구비하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 그후, 바이어스 펄스와 반대의 극성을 갖는 펄스를 유지전극에 인가하고, 제 1 유지소거 펄스와 동일한 극성을 갖는 펄스를 주사전극에 인가하는 단계를 구비하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 유지소거 펄스의 후방 에지 후에, 제 1 추가 유지소거 펄스로써 전압을, 캐소드로 이용된 유지전극과 애노드로 이용된 주사전극 중 하나에 인가하여, 소거방전으로써 추가의 면방전을 발생시키는 것이다.
또한, 바람직한 일 실시형태는, 제 1 유지소거 펄스의 후방 에지 후에, 제 2 추가 유지소거 펄스로써 느린 변화를 나타내는 전압을 애노드로 이용된 유지전극과 캐소드로 이용된 주사전극 중 하나에 인가하는 것이다.
또한, 바람직한 일 실시형태는, 유지방전 기간동안, 동일한 극성을 갖는 유지펄스들이 주사전극에만 인가되고, 반대 극성의 유지펄스들이 주사전극에 인가되지 않는 것이다.
본 발명을 수행하는 데 있어서 가장 바람직한 형태를, 첨부된 도면을 참조하여 다양한 실시예를 이용하여 보다 상세하게 설명한다.
제 1 실시예
본 발명의 제 1 실시예에 따르면, 유지소거 기간 동안에, 유지소거 펄스가 주사전극에 인가되고, 유지소거 펄스의 전방 에지에 동기된 전방 에지, 유지소거 펄스의 극성과 동일한 극성, 및 유지소거 펄스의 폭보다 짧은 폭을 갖는 바이어스 펄스를 유지전극에 인가하여, 바이어스 펄스 및 유지소거 펄스의 전방 에지에 응답하여 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 바이어스 펄스의 후방 에지에 응답하여 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다.
본 발명의 제 1 실시예에 따른 교류 방전 메모리형 PDP 의 구체적인 작동 및 구동방법은 도 1, 도 2 및 도 3a 내지 도 3f 를 참조하여 설명한다. 도 1 은, 교류 방전 메모리형 PDP 의 구동 방법 및 동작의 제 1 실시예에 있어서, 주사전극, 유지전극, 및 데이터 전극을 포함하는 각 전극들의 구동펄스를 도시하는 파형도이다. 도 1 에 도시된 바와 같이, PDP 의 구동작동은, 예비방전기간, 기입기간, 유지방전기간 및 유지소거 기간을 포함한다. 예비방전기간에서의 작동은 종래의 구동기술에서와 동일하며 따라서, 상세한 설명은 생략한다. 예비방전기간에서, 방전 가스 공간내에 활성입자들이 생성되어 기입기간 동안에 안정한 기입방전 특성을 얻을 수 있다. 도 2 에 도시된 바와 같이, 하나의 셀을 선택하고, 기입을 위해, 음극성의 주사펄스(Pw)를 주사전극(Ssk(1 ≤ k ≤ m))에 인가하고, 주사펄스(Pw)에 동기된 음극성의 데이터 펄스(Pd)를 데이터 전극(Di(1 ≤ i ≤ n))에 인가한다. 이때, 주사전극(Ssk)과 데이터 전극(Di)의 교차점에 존재하는 셀에서, 주사펄스(Pw) 및 데이터 펄스(Pd)에 의해 공급된 외부전압은 주사전극 및 데이터 전극 사이의 대향방전 개시전압을 초과하며, 그 결과 방전이 시작된다. 또한, 이때, 주사전극과 유지전극 사이의 주사펄스(Pw)에 의해 전압이 인가되기 때문에, 대향방전의 유도(induction)에 의해 주사전극과 유지전극 사이에 방전이 발생한다. 방전의 발생으로 인해, 외부전압을 상쇄할 수 있는 벽전하가 각 전극상에 생성된다.
상술된 바와 같이, 대향방전은, 주사전극과 데이터 전극 사이 및 유지전극과 데이터 전극 사이에 발생하는 방전을 나타낸다. 반면에, 주사전극과 유지전극 사이에 발생하는 방전은 "면방전" 이라 한다.
이어지는 유지방전 기간에서, 음극성의 유지펄스(Psu)를 유지전극에 인가하고 상기 유지펄스(Psu)와 동일한 극성이며 180 도 위상이 늦은 유지펄스(Pss)를 모든 주사전극에 인가한다.
결과적으로, 기입기간 동안에, 기입장전에 의해 생성된 벽전하는 도 2 의 타이밍 B 지점에서 유지되어 있기 때문에, 유지전극 및 주사전극상의 벽전하에 의해 공급된 내부전압은, 유지펄스(Psu)에 의해 공급된 외부전압에 중첩되며 방전 가스 공간에 인가되는 유효전압이 방전 개시전압을 초과하며, 따라서 면방전이 발생한다.
이 면방전에 의해 유지펄스(Psu)에 의해 공급되는 외부전압을 상쇄하는 벽전하가 주사전극 및 유지전극에 생성되고, 도 2 의 타이밍 C에서 이 벽전하가 유지되고 있다.
다음, 유지펄스(Pss)가 인가되는 경우, 타이밍 C에서 벽전하에 의해 공급되는 내부전압은 외부전압상에 중첩되고, 방전 가스 공간에 공급되는 유효전압은 면방전 개시전압을 초과하며, 이는 면방전을 발생시킨다.
이 면방전은, 유지펄스(Psu)에 의해 공급된 외부전압을 상쇄하고 주사전극 및 유지전극상에 생성되는 벽전하를 발생시킨다.
유사하게, 표면방전은, 원하는 휘도를 얻을 때까지 반복되는 유지펄스들(Psu 및 Pss)을 교대로 인가함으로써 유도된다. 반면에, 기입기간 동안, 기입방전이 발생하지 않고 벽전하가 생성되지 않는 표시셀에서, 유지펄스(Psu)와 유지펄스(Pss) 가 교대로 인가되어도, 면방전은 일어나지 않는다.
다음, 유지소거 기간 동안에, 데이터 전극에 대해 양극성의 유지소거 펄스(Psena)를 모든 주사전극에 인가한다. 반면에, 유지소거 펄스와 동일한 극성을 갖는 바이어스 펄스(Peb)를 유지전극에 인가한다. 유지소거 펄스(Psena)의 상승은 바이어스 펄스(Peb)의 상승(전방 에지)에 동기되고, 바이어스 펄스( Peb)의 하강은 유지소거 펄스(Psena)의 하강보다 0.5 내지 2 ㎲ 빠르다.
유지소거 기간 바로 직전, 즉 도 2 에 도시된 타이밍 D 에서는 유지방전 기간의 최종 유지펄스에 의해 생성된 벽전하가 유지되고 있지만, 벽전하는 유지소거 펄스(Psena)상에 중첩된다. 반면에, 바이어스 펄스(Peb)는 벽전하를 상쇄하는 극성을 갖기 때문에, 주사전극과 데이터 전극사이의 방전 가스 공간에서 유효전압만 방전 개시전압을 초과하고, 따라서, 대향전극 사이에서 소거방전이 발생한다. 그후, 바이어스 펄스(Peb)가 하강하면, 주사전극과 유지전극 사이의 유효전압이 방전 개시전압을 초과하여 면전극 사이의 소거방전이 발생한다.
도 3a 내지 도 3f 를 참조하여, 도 2 에 도시된 기입기간으로부터 유지소거 기간에서의 벽전하의 상태에 있어서의 변화를 설명한다. 도 3a 내지 도 3f 는 도 2 에 도시된 타이밍 A 내지 F 지점에서, 주사전극, 유지전극 및 데이터 전극을 포함하는 각 전극상의 벽전하의 상태를 도시하는 다이어그램이다. 도 3a 는 도 2에 도시된 타이밍 A 지점에서의 상태, 즉 기입방전의 바로 직전에서의 상태를 도시한다.
도 2 에 도시된 바와 같이, 기입기간 동안에, 주사펄스(Pw)가 주사전극에 인가되고, 표시셀을 선택하기 위해, 데이터 펄스(Pd)가 데이터 전극에 인가된다. 주사펄스 또는 데이터 펄스(Pd)중 하나만이 표시셀에 인가되어도, 기입방전이 발생하지 않는다. 주사펄스(Pw)와 데이터 펄스(Pd) 양자가 동시에 표시셀에 인가되는 경우에만 기입방전이 발생한다.
본 실시예에 있어서, 음극성의 펄스는 주사펄스(Pw)로 이용되고 양극성의 펄스는 데이터 펄스(Pd)로 이용되고 있기 때문에, 방전에 의해 생성된 대전된 입자의 양전하는 주사전극에 이끌리게되고, 음전하는 데이터전극에 이끌리게 되어 벽전하로서 축적된다. 따라서, 축적된 벽전하에 의해 생성된 내부전압의 주사펄스(Pw)와 데이터 펄스(Pd)의 외부전압을 상쇄하여, 방전 가스 공간에 인가된 유효전압은, 방전이 성장함에 따라 낮아지고, 최종적으로 방전이 멈춘다. 결과적으로, 도 3b 에 도시된 바와 같이, 기입방전 후에, 벽전하로써, 각각 양전하(18)는 주사전극상에 축적되고, 음전하(17)는 데이터 전극상에 축적된다.
유지방전 기간 동안에, 음극성의 유지펄스(Psu)가 유지전극에 인가되어 유지방전을 시작한다. 이 때, 도 3b 에 도시된 바와 같이, 기입방전에 의해 생성된 양전하(18)가 주사전극상에 축적되었기 때문에, 유지펄스(Psu)가 유지전극에 인가되면, 주사전극상에 존재하는 양전하(18)에 의해 생성되는 내부전압이 유지펄스(Psu)에 의해 생성되는 외부전압상에 중첩되어, 유효전압이 면방전 개시전압을 초과하게된다. 따라서, 주사전극과 유지전극 사이에 유지방전이 발생한다.
양전하(18)와 음전하(17)는 유지방전에 의해 생성되고, 음극성의 유지펄스(Psu)는 유지전극에 인가되기 때문에, 양전하(18)는 정전인력에 의해 유지전극으로 이끌리고, 음전하(17)는 정전인력에 의해 주사전극으로 이끌린다. 결과적으로, 유지펄스(Psu)에 의한 외부전압이 상쇄되는 내부전압이 인가되도록 벽전하가 축적되어, 방전 가스 공간에 인가되는 유효전압이 감소하고, 방전이 멈추게된다. 따라서, 도 3c 에 도시된 바와 같이, 양전하(18)는 유지전극상에 축적되고 음전하(17)는 주사전극상에 축적된다.
유지펄스(Psu)와 동일한 극성을 가지고 상기 펄스(Psu) 보다 위상이 180 도 늦은 유지펄스(Pss)가 주사전극에 인가되면, 이전의 방전에 의해 생성된 벽전하에 의해 생성된 내부전압이, 유지펄스(Pss)에 의해 공급된 외부전압에 중첩되기 때문에, 방전 가스 공간내의 유효전압은 면방전 개시전압을 초과하여, 유지방전이 다시 발생한다. 이 방전에 의해 생성된 양전하 및 음전하는 유지방전에서와 동일한 방식으로 축적되고, 그들은 주사전극 및 유지전극상의 외부전압을 상쇄하여 방전이 정지한다. 도 2 (타이밍 D 지점의 상태) 및 도 3d 에 도시된 바와 같이, 양전하(18)는 벽전하로써 주사전극상에 축적되고, 음전하(17)가 벽전하로써 데이터 전극상에 축적된다. 그후, Psu 와 Pss 가 교대로 인가되어 방전이 반복된다. 유지방전은 원하는 휘도를 얻을 때까지 계속된다.
반면에, 유지펄스(Pss 및 Psu)모두는 데이터 전극에 대하여 음극성이기 때문에, 유지방전 기간 동안에 데이터 전극은 음전하(17)를 끌어당긴다. 도 3d 에 도시된 바와 같이, 유지소거 펄스(Psena)의 인가 전에는, 음전하(17)가 축적된다. 또한, 유지방전 기간에서 마지막 유지펄스가 유지전극에 인가되기 때문에, 최종 유지펄스의 인가 후에, 양전하(18)는 주사전극상에 축적되고, 음전하(17)는 유지전극상에 축적된다.
유지소거 기간 동안에는, 유지소거 펄스(Psena)가 주사전극에 인가되고, 바이어스 펄스(Peb)가 유지전극에 인가된다. 도 2 의 타이밍 D 지점에서, 벽전하는, 주사전극상에서는 유지소거 펄스(Psena)에 중첩되어 양전위의 유효전압을 증가시키는 역할을 하고, 유지전극상에서는, 바이어스 펄스(Peb)를 상쇄하여 양전위의 유효전압을 감소시키는 역할을 하며, 데이터 전극상에서는 음전위의 유효전압을 더 저전위화하는 역할을 한다. 따라서, 유지소거 펄스(Psena)와 바이어스 펄스(Peb)의 각 전압을 적절한 값으로 설정함으로써, 주사전극과 데이터 전극 사이에 대향방전만 발생시켜, 주사전극과 유지전극 사이의 면방전 및 유지전극과 데이터 전극 사이의 대향방전을 억제할 수 있다.
예를 들어, 전극들 간의 방전 개시전압이 200 V, 유지방전 후에 생성되는 벽전하의 전압이 주사전극상에서 +30 V, 유지전극상에서 -30V, 데이터 전극상에서 -60 V 라 하면, 유지소거 펄스(Psena)의 전압은 170 V, 바이어스 펄스(Peb)의 전압은 80 V 가 될 것이다. 이 값들은, 전극들간의 유효전압이 다음의 식으로부터 계산되기 때문이다.
주사전극과 데이터 전극 사이의 유효전압 = (170 V + 30 V) - (-60 V) = 260 V (>200 V)
주사전극과 유지전극 사이의 유효전압 = (170 V + 30 V) - [80 V + (-30 V)] = 150 V(<200 V)
유지전극과 데이터 전극 사이의 유효전압 = [80 V + (-30 V)] - (-60 V) = 110 V (< 200 V)
2 차 전자 방출계수가 큰 MgO 등의 재료로 이루어진 보호층이 주사전극상에 형성되어 있어도, 데이터 전극상에 형광체가 형성되어 있기 때문에, 데이터 전극을캐소드로 이용한 방전이 주사전극과 데이터 전극 사이에서만 발생하면, 방전이 강하게 성장하지 않기 때문에, 벽전하는 쉽게 감소하고, 따라서, 소거방전을 제어 가능하게 한다. 따라서, 도 3e 에 도시된 바와 같이, 타이밍 E 지점에서, 주사전극 및 데이터 전극상의 벽전하는 소거된다.
다음, 바이어스 펄스(Peb)가 하강하는 경우에는, 타이밍 E 에서의 벽전하가 유지전극상에서 유지소거 펄스(Psena) 에 의해 공급된 음전위의 유효전압에 중첩되어, 유지전극을 더욱 저전위화 하도록 작용한다. 한편, 데이터 전극 및 주사전극상의 벽전하는 소거되기 때문에, 주사전극과 유지전극 사이의 유효전압은 다음의 식에 의해 얻을 수 있다.
(170 V + 0 V) - [0 V + (-30 V)] = 200 V(=200 V)
이는, 주사전극에서 전압은 면방전 개시전압에 도달하고, 유지전극에서 면방전이 소거방전으로써 발생한다는 것을 의미한다.
면방전에 있어서, 바이어스 펄스(Peb)의 하강후, 유지소거 펄스(Psena)가 0.5 내지 2 ㎲ 로 하강하기 때문에, 주사전극과 유지전극 사이에 전압을 인가하는 시간은, 0.5 내지 2 ㎲ 로 짧고, 따라서, 짧은 폭을 갖는 펄스에 의해 소거동작을 수행한다.
방전 동안 발생한 방전 가스 공간에서 대전된 입자들의 대부분은 유전체층으로 이끌리지 않고 방전 가스 공간에 잔류하는 동안에, 전압이 해제되기 때문에, 유지소거 펄스의 하강 직후에 상기 전극상에 축적된 벽전하는, 정전기 인력에 의해 방전 가스 공간내에 부유하는 다량의 대전 입자를 끌어들여, 전극상에서 재결합하여 자연스럽게 중화한다. 결과적으로, 유지소거 펄스(Psena)의 인가 후에 각 전극상의 벽전하들은, 도 3f 에 도시된 바와 같이 되어, 주사전극과 유지전극상의 벽전하는 소멸한다.
대향방전을 먼저 발생시키고 이어서 면방전을 발생시키는 것과 같이, 유지소거 펄스(Psena)에 의해 대향전극 사이의 방전과 면전극 사이의 방전을 시간적으로 분리함으로써, 데이터 전극상의 전하의 제어성을 향상시킨다. 그 이유는 이하에 설명한다.
도 11 에 도시된 바와 같이, 데이터 전극(7)상의 방전 가스 공간(8)에 접하고 있는 층에는 형광체(11)가 제공되고, 주사전극(3)과 유지전극(4)상의 방전 가스 공간(8)에 접하고 있는 층에는 보호층(13)이 제공된다. 마그네슘 산화물(MgO) 등과 같이 2 차 방출계수가 큰 재료로 보호층(13)이 이루어진다. 따라서, 주사전극(3) 또는 유지전극(4)을 캐소드로 이용한 방전의 경우에는, 캐소드의 2 차 전자방출이 크기 때문에, 방전 개시전압도 낮고, 발생한 방전의 성장도 빠르다. 반면에, 데이터 전극(7)을 캐소드로 이용한 경우에는, 2 차 전자방출이 작기 때문에, 방전개시 전압이 높고, 방전의 성장도 느리다.
종래기술과 같이, 면방전과 대향방전이 동시에 발생하면, 단독으로 강한 방전으로 성장할 수 없는 대향방전이, 방전 가스 공간내에 면방전에 의해 생성된 활성입자로 인해 강한 방전으로 성장한다. 또한, 대향방전의 강한 영향으로, 면방전이 더욱 강한 방전이 된다. 도 13 에 도시된 바와 같이, 양극성의 최종 유지펄스에 의해 대향방전과 면방전이 동시에 발생하면, 데이터 전극상의 전하를 안정적으로 제어하기가 어렵다.
본 발명에 따르면, 유지소거기간 동안에, 대향방전과 면방전을 시간적으로 분리하면, 대향방전은 면방전에 의해 생성되는 활성입자가 없기 때문에 강한 방전으로 성장하지 않고 약한 방전으로 수렴(converge)된다. 이어지는 면방전에서는, 대향방전이 동시에 일어나는 경우와 비교하여, 방전시의 활성입자가 적어, 방전이 약화된다. 즉, 대향방전과 면방전이 서로 영향을 미치지 않아 독립적으로 기능한다. 따라서, 유지소거 펄스(Psena)에 의해 대향방전과 면방전이 시간적으로 분리된 경우에는, 대향방전과 면방전이 서로 영향을 주지 않고, 대향방전이 약한 방전으로 수렴되기 때문에, 벽전하가 잔류하지 않는다. 또한, 표시부하에 의한 유지방전의 변화도 대향방전에 영향을 미치지 않기 때문에, 데이터 전극의 제어가 안정하게 수행된다.
종래기술에서는, 데이터 전극상의 전하의 제어가 어렵고 소거성이 불충분하다. 본 발명에 따르면, 데이터 전극상의 전하의 소거가 안정하게 수행되어, 확실한 구동의 제어가 가능해진다.
상술한 제 1 실시예로부터 명백한 바와 같이, 교류 방전 메모리형 PDP 의 구동방법의 특징은, 유지소거기간동안에 구동펄스의 인가방법에 있다. 이하에 설명할 제 2 실시예 내지 제 7 실시예에서도, 예비방전기간, 기입기간, 유지방전기간은 제 1 실시예와 동일하기 때문에 설명을 생략하며, 유지소거 기간에서의 구동펄스의 인가방법을 주로 설명한다.
제 2 실시예
제 2 실시예에 따르면, 유지소거 기간 동안에, 제 1 유지소거 펄스를 주사전극에 인가하고, 유지소거 펄스에 동기된 전방 에지, 제 1 유지소거 펄스와 동일한 극성, 및 제 1 유지소거 펄스와 동일한 펄스폭을 갖는 바이어스 펄스를 인가하여, 유지소거 펄스와 바이어스 펄스에 응답하여 주사전극과 데이터 전극사이에 소거방전으로써 대향방전을 발생시키고, 그후, 제 1 유지소거 펄스와 동일한 극성을 갖는 제 2 유지소거 펄스를 주사전극에만 인가하여 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다.
본 발명의 제 2 실시예에 따른 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을 도 4 를 참조하여 이하 설명한다.
도 4 는, 본 발명의 제 2 실시예에 따른, 도 2 의 타이밍 D 에 해당하는 타이밍 지점을 포함하는 유지방전 기간의 최종 단계 및 도 2 의 타이밍 E 에 해당하는 타이밍 지점을 포함하는 유지소거 기간 동안의 구동펄스 및 방전발광의 파형(Wp)을 도시하는 확대도이다.
도 4 에 도시된 바와 같이, 제 2 실시예에 따르면, 유지소거 펄스(Psenb)유지소거 펄스(Psenb)(제 1 유지소거 펄스)는 주사전극에 인가된다. 유지소거 펄스(Psenb)의 상승(전방 에지)과 하강(후방 에지)과 각각 동기된 상승(전방 에지) 및 하강(후방 에지)과 유지소거 펄스의 전위보다 낮은 전위를 갖는 바이어스 펄스(Peb)가 유지전극에 인가되어, 소거방전으로써 대향방전이 발생된다. 그후, 유지소거 펄스(Psenb)의 전위와 동일한 전위 및 유지소거 펄스(Psenb)보다 좁은 펄스폭을 갖는 유지소거 펄스(Psen2+)가 주사전극에만 인가되어, 소거방전으로써 면방전이 발생된다.
벽전하는, 주사전극상에서는 유지소거 펄스(Psenb)에 중첩되어 유효전압을 상승시키고, 유지전극상에서는 바이어스 펄스(Peb)를 상쇄하여 실효전압을 작게하며, 데이터 전극상에서는 유효전압을 더욱 저전위화 하는 작용을 한다.
따라서, 제 1 실시예의 경우와 같이, 유지소거 펄스(Psenb) 및 바이어스 펄스(Peb)의 각 전압을 적절한 값으로 설정함으로써, 주사전극과 데이터 전극 사이에는 소거방전으로써 대향방전을 발생시키고, 주사전극과 유지전극 사이 및 유지전극과 데이터 전극 사이에서는 방전을 억제할 수 있다.
다음, 양극성 유지소거 펄스(Psen2+)가 주사전극에 인가되면, 타이밍 E 에서의 벽전하는, 유효전극을 저전위화 하는 역할을 한다. 전하는 데이터 전극 및 주사전극 양자 상에서 소거되기 때문에, 주사전극과 유지전극 사이에서만 소거방전으로써 면방전이 발생한다. 양극성의 유지소거 펄스(Psen2+)의 펄스폭은 짧은 폭을 갖는 소거펄스로서 작용하도록 0.5 내지 2 ㎲ 로 조절된다.
따라서, 유지소거 방전 중에, 대향방전과 면방전을 시간적으로 분리할 수 있고, 제 1 실시예와 동일한 효과를 얻을 수 있다.
제 3 실시예
본 발명의 제 3 실시예에 따르면, 유지소거 기간 동안, 제 2 유지소거 펄스를 주사전극에 인가하고, 상기 제 1 유지소거 펄스의 전방 에지와 동기된 전방 에지, 상기 제 1 유지소거 펄스와 동일한 극성, 및 상기 제 1 유지소거 펄스와 동일한 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하여, 주사전극과 데이터 전극사이에 소거방전으로써 대향방전을 발생시키고, 그후, 상기 제 1 유지소거 펄스와 동일한 극성의 제 2 유지소거 펄스를 주사전극에만 인가하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다.
본 발명의 제 3 실시예에 따른 교류 방전 메모리형 PDP 의 구동방법과 상세한 작동을 도 5 를 참조하여 이하 설명한다. 도 5 는, 제 2 실시예에서의 경우와 같이, 유지소거 펄스(Psenc)에 의해 수행되는 대향방전 발생하고, 다른 펄스에 의해 수행되는 면방전이 발생하며, 그 극성은 음으로 한 것이다. 보다 구체적으로는, 도 5 에 도시된 바와 같이, 주사전극에 유지소거 펄스(Psenc)(제 1 유지소거 펄스)를 주사전극에 인가하고, 유지소거 펄스(Psenc)의 상승(전방 에지)과 하강(후방 에지)에 각각 동기된 상승(전방 에지)과 하강(후방 에지) 및 유지소거 펄스(Psenc)의 전위보다 낮은 전위를 갖는 바이어스 펄스(Peb)를 유지전극에 인가하고, 그후, 음극성의 유지소거 펄스(Psen2-)(제 2 유지소거 펄스)를 유지전극에만 인가한다.
제 3 실시예에 따르면, 제 2 실시예의 경우와 같이, 유지소거 펄스(Psenc)와 바이어스 펄스(Peb)가 인가되는 동안, 주사전극과 데이터 전극 사이에 대향방전만이 소거방전으로써 발생하여, 주사전극과 유지전극 사이 및 유지전극과 데이터 전극 사이에서는 방전이 억제된다.
다음, 음극성의 유지소거 펄스(Psen2-)가 인가되면, 타이밍 E 에서의 벽전하는, 유지소거 펄스(Psen2-)상에만 중첩되어, 유효전압을 저전위화 하는 역할을 한다. 반면에, 데이터 전극 및 주사전극상에서는 벽전하가 소거되기 때문에, 주사전극과 유지전극 사이에 소거방전으로써 면전하가 발생한다. Psen2- 의 펄스폭은, 좁은 폭을 갖는 소거펄스가 되도록 0.5 내지 2 ㎲ 로 조절된다.
따라서, 유지소거 방전기간 동안, 대향방전과 면방전을 시간적으로 분리할 수 있으며, 제 1 실시예 및 제 2 실시예와 동일한 효과를 얻을 수 있다. 추가적인 효과는, 제 2 실시예에서의 경우와는 다르게, 음극성의 펄스를 제 2 유지소거 펄스로 이용하였기 때문에, 양극성의 경우보다 데이터 전극에 대한 양전하의 충돌을 저감할 수 있다. 또한, 데이터 전극에 대한 양전하의 충돌은 데이터 전극상의 형광체를 열화시키기 때문에, 이 양전하의 충돌을 방지함으로써 형광체의 수명을 연장할 수 있다고 하는 새로운 효과를 얻을 수 있다.
제 4 실시예
제 4 실시예에 따르면, 유지소거 기간 동안에, 제 1 전압의 전단부와 제 1 전압보다 높은 제 2 전압의 후단부를 갖는 유지소거 펄스를 주사전극에 인가하고, (제 1 전압의 전단부와 제 1 전압보다 높은 제 2 전압의 후단부를 갖는) 유지소거 펄스에 동기된 전방 에지, 유지소거 펄스와 반대의 극성, 및 유지소거 펄스의 전단과 동일한 폭을 갖는 데이터 바이어스 펄스를 데이터 전극에 인가하여, 상기 유지소거 펄스의 전단과 데이터 바이어스 펄스에 응답하여, 주사전극과 데이터 전극 사이에 소거방전 으로써 대향방전을 발생시키고, 상기 유지소거 펄스의 후단에 응답하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다. 또한, 유지전극은 일정전위(GND 전위)로 유지된다.
제 4 실시예에 따른, 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을도 6을 참조하여 설명한다. 도 6 은, 제 4 실시예에 따른 교류 방전 메모리형 PDP 에 있어서, 유지방전 기간 및 유지소거 기간 중에, 구동펄스 파형과 방전발광 파형(Wp)을 도시하는 확대도이다.
도 6 에 도시된 바와 같이, 제 4 실시예에 따르면, 단계형태의 유지소거 펄스(Psend)가 주사전극에 인가된다. 유지소거 펄스(Psend)의 진폭은 후단에서보다는 전단에서 작다.
유지소거 펄스(Psend)의 후단부의 폭은, 짧은 폭을 갖는 소거펄스가 되도록 0.5 내지 2 ㎲ 로 조절된다. 유지전극은 일정전위(GND 전위)로 유지한다. 유지소거 펄스(Psend)의 전단부와 동일한 펄스폭, 유지소거 펄스(Psend)와는 반대극성을 갖는 데이터 바이어스 펄스(Psed)를 데이터 전극에 인가한다.
주사전극, 유지전극 및 데이터 전극의 각 전극에 구동펄스를 인가하는 제 4 실시예의 동작은, 제 1 실시예에서, 주사전극, 유지전극, 및 데이터 전극의 각 전극에 구동펄스를 인가하는 경우와 등가이다.
유지소거 펄스(Psend)의 전단과 데이터 바이어스 펄스(Psed)가 인가되면, 타이밍 D 에서의 벽전하는, 주사전극상에서는 Psend 의 전단부상에서 중첩되어 양전위를 갖는 유효전압을 높게 하고, 데이터 전극상에서는 Psed 에 중첩되어 음전위의 유효전압을 더욱 저전위화하고, 유지전극상에서는, 유지소거 펄스(Psend)의 전단부상에 중첩되어 데이터 바이어스 펄스(Psed)에 의한 유효전압을 상쇄하는 역할을 한다.
예를 들어, 전극들 간의 방전 개시전압이 200 V, 타이밍 D 에서의 벽전하의전압이 주사전극상에서 +30 V, 유지전극상에서 -30V, 데이터 전극상에서 -60 V 라하고, 유지소거 펄스(Psend)의 전단의 전압이 100 V, 데이터 바이어스 펄스의 전압이 -70 V 라 하면, 각 전극에 공급되는 유효전압은 다음의 식으로부터 얻을 수 있다.
주사전극과 데이터 전극 사이의 유효전압 = (100 V + 30 V) - [-70 V + (-60 V)] = 260 V (>200 V)
주사전극과 유지전극 사이의 유효전압 = (100 V + 30 V) - (-30 V) = 160 V(<200 V)
유지전극과 데이터 전극 사이의 유효전압 = (-30 V) - [-70 V + (-60 V) = 100 V (< 200 V)
따라서, 주사전극과 데이터 전극 사이에서 소거방전(대향방전)이 발생하고, 주사전극과 유지전극 사이 및 유지전극과 데이터 전극 사이에서는 방전이 발생하지 않는다.
그후, 데이터 바이어스 펄스(Psed)가 접지전위로 되돌아가, 유지소거 펄스(Psend)의 후단이 더욱 상승한다. 타이밍 E 에서의 유지전극상의 음의 벽전하는, 유지전극상의 전위를 보다 저전위화하기 때문에, 에를 들어, 유지소거 펄스(Psend)의 후단의 전압을 170 V 로 하면,
주사전극과 유지전극 사이의 유효전압 = (170 V + 0 V) - [0 V +(-30 V)] = 200 V(= 200 V) 이 된다. 따라서, 주사전극과 유지전극사이의 유효전압이 커지고 유지개시 전압에 도달하여, 주사전극과 유지전극 사이의 방전이 발생한다.반면에, 벽전하는 주사전극 및 데이터 전극상에서 소거되기 때문에, 방전이 일어나지 않는다. 유지소거 펄스(Psend)의 후단부의 폭이 0.5 내지 2 ㎲ 이기 때문에, Psend 는 짧은 폭을 갖는 소거펄스로서의 역할을 한다. 따라서, 유지소거 방전에 있어서의 대향방전과 면방전이 시간적으로 분리된다.
제 5 실시예
본 발명의 제 5 실시예 따르면, 유지소거 기간 동안에, 유지소거 펄스를 주사전극에 인가하고, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 극성, 및 유지소거 펄스의 펄스폭보다 짧은 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 그후, 바이어스 펄스의 후방 에지보다 빨리 상승하는 전방 에지, 유지소거 펄스의 후방 에지와 동기된 후방 에지, 및 유지소거 펄스와 동일한 극성을 갖는 데이터 바이어스 펄스를 데이터 전극에 인가하여, 바이어스 펄스의 후방 에지에 응답하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다.
제 5 실시예에 따른, 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을 도 7 을 참조하여 설명한다. 도 7 은, 제 5 실시예에 따른 교류 방전 메모리형 PDP 에 있어서, 유지방전 기간의 최종단계 및 유지소거 기간 중에, 구동펄스 파형과 방전발광 파형(Wp)을 도시하는 확대도이다.
도 7 에 도시된 바와 같이, 제 5 실시예에 따르면, 유지소거 펄스(Psene)를 인가하고, 이 유지소거 펄스(Psene)의 상승(전방 에지)에 동기한 상승(전방 에지), 유지소거 펄스(Psene)의 하강(후방 에지)보다 빨리 하강하는 유지소거 펄스(Psene)의 하강(후방 에지), 유지소거 펄스(Psene)와 동일한 극성, 및 유지소거 펄스(Psene)의 전위보다 낮은 전위를 갖는 바이어스 펄스(Peb)를 유지전극에 인가한다. 유지소거 펄스(Psene)의 인가에 의한 대향방전 발생 후에, 유지소거 펄스(Psene)와 동일한 극성의 데이터 바이어스 펄스(Psed)를 데이터 전극에 인가한다. 예를 들어, 유지소거 펄스(Psene)를 인가한 0.5 내지 2 ㎲ 후, 데이터 펄스(Psed)를 인가하여, 데이터 바이어스 펄스(Psed)의 하강(후방 에지)이 유지소거 펄스(Psene)의 하강(후방 에지)과 동기된다.
주사전극과 유지전극에 유지소거 펄스(Psene)와 바이어스 펄스(Peb)를 각각 동기하여 인가하면, 제 1 실시예에서와 같이, 주사전극과 데이터 전극 사이에서만 대향방전이 발생한다. 본 실시예에 따르면, 대향방전 발생 후 0.5 내지 2 ㎲ 후에, 양극성의 데이터 바이어스 펄스(Psed)가 인가되기 때문에, 주사전극과 데이터 전극 사이의 유효전압이 작게되어 방전이 정지된다. 주사전극과 데이터 전극 사이에 유지소거 펄스(Psene)의 전압이 인가되어 있는 시간은, 0.5 내지 2 ㎲ 이기 때문에, 대향방전은 짧은 폭을 갖는 소거펄스로 이용하여 수행된다.
그후, 바이어스 펄스(Ped)가 하강하면, 제 1 실시예와 같이, 주사전극과 유지전극 사이에만 방전이 발생한다. 본 실시예에 따르면, 짧은 폭을 갖는 소거펄스를 이용한 방전이 유지소거 펄스(Psene)에 의해 발생하는 대향방전으로 조정되었기 때문에, 데이터 전극을 음극으로 이용한 경우에도 대향방전 개시전압이 상대적으로 낮고, 너무 강한 대향방전을 억제하는 것이 가능하다.
제 6 실시예
제 6 실시예에 따르면, 유지소거 기간동안, 유지소거 펄스를 주사전극에 인가하고, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 극성, 및 유지소거 펄스의 펄스폭보다 짧은 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하고, 그후, 유지소거 펄스의 전방 에지와 동기된 전방 에지, 유지소거 펄스와 동일한 극성, 및 상기 유지소거 펄스의 펄스폭보다 긴 펄스폭을 갖는 데이터 바이어스 펄스를 데이터 전극에 인가하여, 유지소거 펄스와 바이어스 펄스의 전방 에지에 응답하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 바이어스 펄스의 후방 에지에 응답하여, 주사전극과 유지전극 사이에 소거방전으로써 대향방전을 발생시킨다.
본 발명의 제 6 실시예에 따른, 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을 도 8 을 참조하여 설명한다. 도 8 은, 제 6 실시예에 따른 교류 방전 메모리형 PDP 에 있어서, 유지방전 기간의 최종단계 및 유지소거 기간 중에, 구동펄스 파형과 방전발광 파형(Wp)을 도시하는 확대도이다. 제 6 실시예는, 제 5 실시예에서와 같이, 대향방전 개시전압이 낮은 경우에 유효하다.
제 6 실시예에 따르면, 도 8 에 도시된 바와 같이, 주사전극과 유지전극의 각각에 인가되는 유지소거 펄스(Psena) 및 바이어스 펄스(Peb)의 전방 에지와 동기하여 상승하도록 조정되고, 유지소거 펄스(Psena)가 하강한 후, 데이터 전극에 인가된 데이터 바이어스 펄스(Psed)가 하강하도록 조정된다. 제 6 실시예의 유지소거 펄스(Psena) 및 바이어스 펄스(Ped)는, 제 1 실시예의 유지소거 펄스(Psena)및 바이어스 펄스(Peb)에 해당한다.
유지소거 펄스(Psena), 바이어스 펄스(Peb) 및 데이터 바이어스 펄스가 동기되어 인가되면, 타이밍 D 에서의 벽전하는, 주사전극상에서는, 유지소거 펄스(Psena)에 중첩되어 양전위의 유효전압을 증가시키고, 유지전극상에서는, 바이어스 펄스(Peb)를 상쇄하여 양전위의 유효전압을 작게 하며, 데이터 전극상에서는, 양극성의 데이터 바이어스 펄스(Psed)를 상쇄하여 유효전압이 음전위가 되도록 한다.
예를 들어, 면방전 개시전압이 200 V, 대향방전 개시전압이 170 V, 타이밍 D 에서의 벽전하 량이 주사전극상에서는 + 30 V, 유지전극상에서는, -30 V, 데이터 전극상에서는 -60 V 라 하고, 유지소거 펄스(Psena)의 전단부의 전압이 170 V, 데이터 바이어스 펄스(Peb)의 전압이 80 V, 데이터 바이어스 펄스(Psed)의 전압이 70 V 라 하면, 각 전극에 공급되는 유효전압은 다음의 식으로부터 얻을 수 있다.
주사전극과 데이터 전극 사이의 유효전압 = (170 V + 30 V) - [70 V + (-60 V)] = 190 V (>170 V)
주사전극과 유지전극 사이의 유효전압 = (170 V + 30 V) - [80 V + (-30 V)] = 150 V(<200 V)
유지전극과 데이터 전극 사이의 유효전압 = [80 V + (-30 V)] - [70 V + (-60 V)] = 40 V (< 170 V)
이와 같이, 각 전극 사이에 유효전압이 인가되기 때문에, 주사전극과 데이터 전극 사이에서는 방전이 발생하고, 주사전극과 유지전극 사이 및 유지전극과 데이터 전극 사이에서는 방전이 억제된다. 상기 계산에 있어서, 데이터 바이어스 펄스(Psed)가 인가되지 않으면, 주사전극과 데이터 전극 사이의 유효전압은 260 V 가 된다. 그러나, 이 전압은 대향방전 개시전압에 비해 매우 크고, 데이터 전극이 캐소드로 이용되어도, 강한 방전이 발생하여, 데이터 전극상에 양전하가 잔류한다. 따라서, 데이터 바이어스 펄스( Psed)를 인가함으로써, 대향방전을 감소시킬 수 있다.
다음, 바이어스 펄스(Peb)를 해제하면, 제 1 실시예와 같이, 주사전극과 유지전극 사이에만 방전이 발생한다. 따라서, 유지소거 방전 동안에, 대향방전과 면방전을 시간적으로 분리할 수 있다.
또한, 대향방전 개시전압이 더욱 낮게 데이터 바이어스 펄스(Psed)를 인가하여 대향방전에 의해 양전하를 많이 축적한 경우에도, 유지소거 펄스(Psena)의 하강에 데이터 바이어스 펄스(Psed)가 계속 인가되고 있기 때문에, 유지소거 펄스(Psena)의 하강후의 전위관계가 역전되고, 데이터 전극이 애노드의 역할을 하고 주사전극이 캐소드의 역할을 하도록 전압이 인가되기 때문에, 이 전압이, 벽전하에 의해 내부전압에 중첩되고, 도 8 에 도시된 바와 같이, 소거방전으로써 대향방전이 다시 발생한다. 이 때문에, 이전의 대향방전에 의해 초과된 데이터 전극상의 양전하를 소거할 수 있다.
또한, 유지소거 펄스(Psena)와 데이터 바이어스 펄스(Psed)의 인가직후의 데이터 전극상의 벽전하가 완전히 소거될 수 있으면, 유지소거 펄스(Psena)와 데이터 바이어스 펄스(Psed)가 동시에 하강하여도 좋다.
제 7 실시예
제 7 실시예에 따르면, 유지소거 기간동안, 제 1 유지소거 펄스를 주사전극에 인가하고, 제 1 유지소거 펄스의 전방 에지와 동기된 전방 에지, 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 유지전극에 인가하여, 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 그후, 바이어스 펄스와 반대의 극성을 갖는 펄스를 유지전극에 인가하고, 제 1 유지소거 펄스와 동일한 극성을 갖는 펄스를 주사전극에 인가하여, 주사전극과 유지전극 사이에 소거방전으로써 면방전을 발생시킨다.
본 발명의 제 7 실시예에 따른, 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을 도 9 을 참조하여 설명한다. 도 9 는, 제 7 실시예에 따른 교류 방전 메모리형 PDP 에 있어서, 유지방전 기간의 최종단계 및 유지소거 기간 중에, 구동펄스 파형과 방전발광 파형(Wp)을 도시하는 확대도이다.
제 7 실시예에 따르면, 도 9 에 도시된 바와 같이, 제 2 및 제 3 실시예에서의 경우와 같이, 유지소거 펄스(Psenc)를 이용하여 대향방전만을 발생시키고, 양극성의 펄스를 주사전극에 인가하고, 음극성의 펄스를 유지전극에 인가하여 양극성(bipolar)으로 만들어진 다른 펄스를 이용하여 면방전을 발생시킨다.
도 9 에 도시된 바와 같이, 유지소거 펄스(Psenc)(제 1 유지소거 펄스)를 주사전극에 인가하고, 유지소거 펄스(Psenc)의 상승(전방 에지)과 하강(후방 에지)에 각각 동기된 상승(전방 에지) 및 하강(후방 에지)을 갖는 바이어스 펄스(Peb)를 인가한다. 그후, 음극성의 유지소거 펄스(Psen2b-)(제 2 유지소거 펄스)를 유지전극에 인가하고, 양극성의 유지소거 펄스(Psen2b+)(양극성의 제 2 유지소거 펄스)를 주사전극에 인가한다.
제 7 실시예에 있어서, 제 2 및 제 3 실시예와 마찬가지로, 유지소거 펄스(Psenc) 및 바이어스 펄스(Peb)가 인가되는 기간에, 주사전극과 데이터 전극 사이에만 소거방전으로써 대향방전이 발생하고, 유지전극과 주사전극 사이 및 유지전극과 데이터 전극 사이의 방전은 억제된다.
다음, 음극성의 유지소거 펄스(Psen2b-)가 유지전극에 인가되고, 동시에 양극성의 유지소거 펄스(Psen2b+)가 주사전극에 인가되면, 타이밍 E 에서의 벽전하는, 음전하는 갖는 유지전극상에서는, 유지소거 펄스(Psen2-) 및 유지소거 펄스(Psen2+)에 의해 생성되는 주사전극과 유지전극 사이의 외부전위에 중첩되어, 주사전극과 유지전극 사이의 유효전압을 증가시키는 역할을 한다.
예를 들어, PDP 의 면방전 개시전압이 200 V, 대향방전 개시전압이 200 V, 타이밍 E 에서의 벽전하에 의한 전압이 주사전극 및 데이터 전극상에서 0 V, 유지전극상에서 -30 V, Psen2+ 의 전압이 85 V, Psen2- 의 전압이 -85 V 라 하면,
주사전극과 유지전극 사이의 유효전압 = (85 V +0 V) - [(-85 V) + (-30 V)] =200 V(= 200 V) 이며, 면방전 개시전압에 도달한다. 반면에, 이전의 방전동안 데이터 전극 및 주사전극상의 벽전하가 소거되었기 때문에, 면방전은 주사전극과 유지전극 사이에서만 소거방전으로써 발생한다. Psen2- 및 Psen2+ 의 펄스폭은 짧은 폭을 갖는 펄스가 되도록 0.5 내지 2 ㎲ 로 설정된다.
따라서, 유지소거 방전 동안에, 대향방전과 면방전을 시간적으로 분리할 수있으며, 제 1 실시예 및 제 2 실시예와 동일한 효과를 얻을 수 있다. 상술한 효과 외에도, 제 3 실시예에서와 같이, 양극성의 유지소거 펄스의 진폭을 작게 할 수 있기 때문에, 데이터 전극에 대한 양전하의 충돌을 감소시킬 수 있다. 또한, 유지방전 소거펄스의 전압진폭을 작게 할 수 있기 때문에, 염가의 전원 회로를 이용하여 플라즈마 디스플레이를 구동할 수 있다. 게다가, 제품의 수명을 연장할 수 있으며, 염가로 구동 회로를 구성할 수 있다.
제 8 실시예
본 발명의 제 8 실시예에 따른, 교류 방전 메모리형 PDP 의 구동방법 및 상세한 작동을 도 10 을 참조하여 설명한다. 도 10 은, 제 8 실시예에 따른 교류 방전 메모리형 PDP 에 있어서, 유지방전 기간의 최종단계 및 유지소거 기간 중에, 구동펄스 파형과 방전발광 파형(Wp)을 도시하는 확대도이다.
제 8 실시예에 따르면, 도 10 에 도시된 바와 같이, 짧은 폭 펄스(Pse2)(제 1 부가유지소거 펄스) 및 전방 에지가 완만하게 변하는 소거펄스(Pse3)(제 2 부가유지소거 펄스)가 제 1 실시예에 도시된 펄스에 부가된다.
유지소거 펄스(Psena)(제 1 유지소거 펄스) 및 바이어스 펄스(Peb)의 인가로 대부분의 유지소거 동작은 완료된다. 그러나, 표시용량이 크면, 즉 셀의 수가 많으면, 셀의 구동특성의 격차로 인해 소거되지 않는 셀이 존재한다. 이 격차를 흡수하기 위해서, 소거펄스(Pse2 및 Pse3)가 인가하여, 펄스의 조합에 의해 모든 셀을 소거한다. 제 1 부가유지소거 펄스(Pse2)는 짧은 폭을 갖는 펄스이다. 제 2 부가유지소거 펄스(Pse3)는, 전방 에지의 하강시에 큰 시간상수를 가지며, 펄스폭이 충분히 넓고 유지펄스의 진폭과 동일한 진폭을 갖는다. 따라서, 제 2 부가유지소거 펄스(Pse3)는 강력한 방전을 발생시키지 않지만 공간 전하를 외부전압의 정전인력으로 끌어당겨, 주사전극과 유지전극에 잔류한 벽전하와 재결합시켜 소거한다.
또한, 본 실시예에서는, 제 1 부가유지소거 펄스 및 제 2 부가유지소거 펄스를 제 1 실시예의 구동파형에 부가하였지만, 제 2 내지 제 7 실시예에 대해서도 제 1 부가유지소거 펄스 및 제 2 부가유지소거 펄스를 부가함으로써, 동일한 효과를 얻을 수 있다. 또한, 본 실시예에서는, 제 1 부가유지소거 펄스(Pse2) 및 제 2 부가유지소거 펄스(Pse3) 양자가 부가되었지만, 셀 특성의 격차가 비교적 작은 경우에는, 어느 하나만 부가할 수도 있다. 또한, 수정의 전위가 생성되도록 제 1 부가유지소거 펄스(Pse2) 및 제 2 부가유지소거 펄스(Pse3)가 인가될 수도 있다. 따라서, 양극성의 펄스를 주사전극에 인가하고, 음극성의 펄스를 유지전극에 인가하거나, 또는 양극성의 전압을 주사전극에만 인가함으로써, 제 1 부가유지소거 펄스를 위한 소정의 전위차가 제공될 수 있다. 완만한 하강을 갖는 음극성의 펄스를 주사전극에 인가하고 완만한 상승을 갖는 양극성의 펄스를 유지전극에 인가하거나, 또는 완만한 상승을 갖는 양극성의 펄스를 유지전극에 인가함으로써, 제 2 부가유지소거 펄스를 위한 소정의 전압이 제공된다.
따라서, 유지소거방전 동안에, 대향방전과 면방전을 시간적으로 분리함으로써, 대향방전은 면방전에 의해 생성되는 활성입자가 없기 때문에 강한 방전으로 성장하지 않고, 약한 방전대로 수렴한다. 그리고 계속되는 면방전에 있어서, 대향방전이 동시에 일어나는 경우에 비해, 방전시의 활성입자가 적고 방전이 약화된다. 즉, 대향방전과 면방전이 서로 영향을 미치지 않게 되어, 서로 독립적으로 기능한다.
따라서, 유지소거방전 동안에, 대향방전과 면방전을 시간적으로 분리한 결과, 대향방전과 면방전이 서로 영향을 주지 않고, 대향방전이 약한 방전대로 수렴하기 때문에, 벽전하가 잔류하지 않는다. 또한, 표시 부하에 의한 유지방전의 변화도 대향방전에 영향을 미치지 않게 되기 때문에, 데이터 전극의 제어를 안정하게 수행된다.
상술된 바와 같이, 종래의 최종 양극성 유지펄스에 의해서는 데이터 전극상의 전하의 제어가 어렵고, 소거성이 불충분하다. 본 발명에 따르면, 데이터 전극상의 전하는 안정적으로 제거되고 확실한 구동의 제어가 가능해진다.
또한, 본 발명에 따르면, 유지소거시에, 대향방전이 면방전과 분리된다. 즉, 원래 유지펄스와 반대극성을 갖는 최종 유지펄스를 이용하여 유지방전을 수행하고, 대향방전과 면방전을 동시에 발생시키는 대신에, 먼저 대향방전을 수행하고, 면방전을 이어서 수행함으로써, 대향방전 및 면방전이 약화되어 각 전극에 축적되는 전하를 감소시킨다.
상기 실시예에 있어서, 다음의 관계를 만족하여 주사전극과 데이터 전극 사이에 소거방전으로써 대향방전을 일으키고, 주사전극과 유지전극사이에는 면방전이 발생하지 않도록 하는 인가 전압(접지전위를 포함)을 얻을 수 있다.
주사전극 및 데이터 전극 사이의 유효전압 = (Vera + Vscan) - (Vdbais +Vdata) > Vdo
주사전극과 유지전극 사이의 유효전압 = (Vera + Vscan) - (Vsbias + V년) < Vds
유지전극과 데이터 전극 사이의 유효전압 = (Vsbias + V년) - (Vdbais + Vdata) < Vdo
Vds 는 면방전 개시전압이고, Vdo 는 대향방전 개시전압이며, 유지소거기간 바로 전의 벽전하에 의한 각 전극의 전압은 주사전극상에서는 Vscan, 유지전극상에서는 Vsus(Vscan 에 반대되는 양의 값 또는 음의 값을 갖는다), 데이터 전극상에서는 Vdata 이고, 주사전극에 인가되는 유지소거 펄스의 전압은 Vera, 유지전극에 인가되는 바이어스 펄스의 전압(접지전위 포함)은 Vsbias, 데이터 전극에 인가되는 데이터 바이어스 펄스의 전압(접지전위 포함)은 Vdbais 이다.
상기 실시예에 있어서, 유지소거 펄스의 후방 에지 이후에, 바이어스 펄스와 반대극성을 갖는 제 1 부가유지소거펄스를 유지전극에 인가하여, 추가의 대향방전이 소거방전으로써 발생시킬 수 있다. 또한, 제 1 부가유지소거 펄스의 후방 에지 이후에, 유지소거 펄스와 반대극성을 갖는 제 2 부가유지소거 펄스 및 느리게 변하는 전방 에지가 인가될 수도 있다. 또한, 상기 실시예에 있어서, 동일한 극성을 갖는 유지펄스만이 주사전극에 인가되고 다른 극성의 유지펄스는 주사전극에 인가되지 않는다. 즉, 상술된 종래기술과는 달리, 원래 유지펄스와 반대 극성을 갖는 어떠한 최종 유지펄스도 인가되지 않는다.
본 발명이 상기 실시예에 제한되지 않고, 본 발명의 사상과 범위를 벗어나지않는 범위에서 변경 및 수정이 가능하다는 것은 명백하다.
예를 들어, 상기 실시예에 있어서, 기입방전 기간과 유지방전 기간의 시간적 분리가, 둘 이상의 주사선을 삽입함으로써 달성된 구동 순서를 이용하여 작동이 설명되었다. 그러나, 다른 주사선들 사이에 기입방전 기간과 유지방전 기간이 중첩된 구동 순서를 이용한 작동에 본 발명이 적용될 수도 있다.
본 발명에 따르면, 유지소거 기간동안 소거방전에 있어서, 대향방전을 면방전과 시간적으로 분리하도록 구동펄스를 인가할 수 있는, 교류 방전 메모리형 PDP의 구동방법이 제공된다.

Claims (17)

  1. 주사전극, 유지전극, 및 데이터 전극을 갖는 교류 방전 메모리형 플라즈마 표시 패널의 구동방법으로서,
    적어도 기입기간과 유지방전 기간 및 유지소거 기간을 갖는 구동방법에 있어서의 유지소거기간 동안의 소거방전에서, 대향방전과 면방전을 시간적으로 분리하도록 구동펄스를 인가하는 단계를 구비하는 것을 특징으로 하는 구동방법.
  2. 제 1 항에 있어서,
    유지소거 기간 동안에, 유지소거 펄스를 주사전극에 인가하고, 상기 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 유지소거 펄스의 극성과 동일한 극성, 및 상기 유지소거 펄스의 폭보다 짧은 폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하는 단계를 구비하되, 상기 바이어스 펄스의 전방 에지에 응답하여 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 상기 바이어스 펄스의 후방 에지에 응답하여 소거방전으로써 면방전을 발생시키는 것을 특징으로 하는 구동방법.
  3. 제 2 항에 있어서,
    상기 바이어스 펄스의 펄스폭은 상기 유지소거 펄스의 펄스폭보다 0.5 내지 2 ㎲ 짧은 것을 특징으로 하는 구동방법.
  4. 제 1 항에 있어서,
    유지소거 기간 동안에, 제 1 유지소거 펄스를 상기 주사전극에 인가하고, 상기 제 1 유지소거 펄스에 동기된 전방 에지, 상기 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키는 단계와, 상기 제 1 유지소거 펄스와 동일한 극성을 갖는 제 2 유지소거 펄스를 상기 주사전극에만 인가하여, 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 발생시키는 단계를 구비하는 것을 특징으로 하는 구동방법.
  5. 제 4 항에 있어서,
    상기 제 2 유지소거 펄스의 펄스폭은 0.5 내지 2 ㎲ 인 것을 특징으로 하는 구동방법.
  6. 제 1 항에 있어서,
    유지소거 기간 동안에, 제 1 유지소거 펄스를 상기 주사전극에 인가하고, 상기 제 1 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키는 단계와, 그후, 상기 바이어스 펄스와 반대 극성을 갖는 제 2 유지소거 펄스를 상기 유지전극에만 인가하여, 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 발생시키는 단계를 구비하는 것을 특징으로 하는 구동방법.
  7. 제 6 항에 있어서,
    상기 제 2 유지소거 펄스의 펄스폭은 0.5 내지 2 ㎲ 인 것을 특징으로 하는 구동방법.
  8. 제 1 항에 있어서,
    유지소거 기간 동안에, 제 1 전압의 전단 펄스 및 상기 전단 펄스의 전압보다 높은 상기 제 1 전압의 후단 펄스로 이루어진 유지소거 펄스를 상기 주사전극에 인가하고, 상기 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 유지소거 펄스와 반대의 극성, 및 상기 전단 펄스의 폭과 동일한 폭을 갖는 데이터 바이어스 펄스를 상기 데이터 전극에 인가하는 단계를 구비하되, 상기 유지소거 펄스의 전단부와 상기 데이터 바이어스 펄스에 응답하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 상기 유지소거 펄스의 후단부에 응답하여, 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 발생시키는 것을 특징으로 하는 구동방법.
  9. 제 8 항에 있어서,
    상기 유지소거 펄스의 후단부의 펄스폭은 0.5 내지 2 ㎲ 인 것을 특징으로 하는 구동방법.
  10. 제 1 항에 있어서,
    유지소거 기간 동안에, 유지소거 펄스를 주사전극에 인가하고, 상기 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 유지소거 펄스의 극성과 동일한 극성, 및 상기 유지소거 펄스의 폭보다 짧은 폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키는 단계와, 그후, 상기 바이어스 펄스의 후방 에지보다 일찍 상승하는 전방 에지, 상기 유지소거 펄스의 후방 에지에 동기된 후방 에지, 및 상기 유지소거 펄스의 극성과 동일한 극성을 갖는 데이터 바이어스 펄스를 상기 데이터 전극에 인가하여, 상기 바이어스 펄스의 후방 에지에 응답하여, 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 발생시키는 단계를 구비하는 것을 특징으로 하는 구동방법.
  11. 제 10 항에 있어서,
    상기 데이터 바이어스 펄스의 전방 에지는 상기 유지소거 펄스보다 0.5 내지 2 ㎲ 느린 것을 특징으로 하는 구동방법.
  12. 제 1 항에 있어서,
    유지소거 기간 동안에, 유지소거 펄스를 주사전극에 인가하고, 상기 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 유지소거 펄스의 극성과 동일한 극성, 및 상기 유지소거 펄스의 폭보다 짧은 폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하는 단계와, 그후, 상기 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 유지소거 펄스의 극성과 동일한 극성, 및 상기 유지소거 펄스의 펄스폭보다 긴 펄스폭을 갖는 데이터 바이어스 펄스를 상기 데이터 전극에 인가하는 단계를 구비하되,
    상기 유지소거 펄스의 전방 에지 및 상기 바이어스 펄스에 응답하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키고, 상기 바이어스 펄스의 후방 에지에 응답하여 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 일으키는 것을 특징으로 하는 구동방법.
  13. 제 12 항에 있어서,
    상기 데이터 바이어스 펄스의 펄스폭은 상기 유지소거 펄스의 펄스폭보다 크고, 상기 유지소거 펄스의 후방 에지에 응답하여, 소거방전으로써 추가의 대향방전을 발생시키는 것을 특징으로 하는 구동방법.
  14. 제 1 항에 있어서,
    유지소거 기간 동안에, 제 1 유지소거 펄스를 상기 주사전극에 인가하고, 상기 제 1 유지소거 펄스의 전방 에지에 동기된 전방 에지, 상기 제 1 유지소거 펄스와 동일한 극성 및 펄스폭을 갖는 바이어스 펄스를 상기 유지전극에 인가하여, 상기 주사전극과 상기 데이터 전극 사이에 소거방전으로써 대향방전을 발생시키는 단계와, 그후, 상기 바이어스 펄스와 반대 극성을 갖는 펄스를 상기 유지전극에 인가하고, 상기 제 1 유지소거 펄스와 동일한 극성을 갖는 펄스를 상기 주사전극에 인가하여, 상기 주사전극과 상기 유지전극 사이에 소거방전으로써 면방전을 발생시키는 단계를 구비하는 것을 특징으로 하는 구동방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 유지소거 펄스의 후방 에지의 이후에, 제 1 부가유지소거 펄스로써 전압을, 캐소드로 이용되는 상기 유지전극과 애노드로 이용되는 상기 주사전극 중 하나에 인가하는 단계를 구비하고 소거방전으로써 부가 면방전을 발생시키는 것을 특징으로 하는 구동방법.
  16. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 부가유지소거 펄스의 후방 에지의 이후에, 제 2 부가유지소거 펄스로써 느린 변화를 나타내는 전압을, 애노드로 이용되는 상기 유지전극과 캐소드로 이용되는 상기 주사전극 중 어느 하나에 인가하는 단계를 구비하는 것을 특징으로 하는 구동방법.
  17. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    유지방전 기간 동안에, 동일한 극성을 갖는 유지펄스들만이 상기 주사전극에 인가되고, 반대의 극성을 갖는 펄스들은 상기 주사전극에 인가되지 않는 것을 특징으로 하는 구동방법.
KR1019990044892A 1998-10-16 1999-10-16 교류방전 메모리형 플라즈마 표시 패널의 구동방법 KR100363042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29567198A JP3175711B2 (ja) 1998-10-16 1998-10-16 交流放電メモリ動作型プラズマディスプレイパネルの駆動方法
JP98-295671 1998-10-16

Publications (2)

Publication Number Publication Date
KR20000029128A KR20000029128A (ko) 2000-05-25
KR100363042B1 true KR100363042B1 (ko) 2002-11-30

Family

ID=17823689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044892A KR100363042B1 (ko) 1998-10-16 1999-10-16 교류방전 메모리형 플라즈마 표시 패널의 구동방법

Country Status (3)

Country Link
US (1) US6140775A (ko)
JP (1) JP3175711B2 (ko)
KR (1) KR100363042B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508964B1 (ko) * 1998-01-23 2005-11-11 엘지전자 주식회사 플라즈마 표시장치의 서스테인 펄스 인가방법
DE19832275B4 (de) * 1998-07-17 2006-09-14 Siemens Ag Verfahren zur Rekonstruktion von Bildern aus mittels eines CT-Gerätes durch Spiralabtastung des Untersuchungsobjekts gewonnenen Meßwerten und CT-Gerät zur Durchführung des Verfahrens
DE69911984T2 (de) 1998-09-04 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad
JP3271598B2 (ja) * 1999-01-22 2002-04-02 日本電気株式会社 Ａｃ型プラズマディスプレイの駆動方法及びａｃ型プラズマディスプレイ
JP4768134B2 (ja) * 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR20020094316A (ko) * 2001-06-11 2002-12-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 소거방전 구동방법
JP5044877B2 (ja) * 2001-07-30 2012-10-10 パナソニック株式会社 プラズマディスプレイ装置
KR100456149B1 (ko) * 2002-03-21 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2003330411A (ja) 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
KR100468414B1 (ko) * 2002-07-03 2005-01-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4259853B2 (ja) 2002-11-15 2009-04-30 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2004191530A (ja) 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP4576139B2 (ja) * 2004-03-22 2010-11-04 パナソニック株式会社 表示パネルの駆動方法
JP4055740B2 (ja) * 2004-05-14 2008-03-05 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100656711B1 (ko) * 2004-09-24 2006-12-12 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
KR100637512B1 (ko) * 2004-11-09 2006-10-23 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025598B2 (ja) * 1993-04-30 2000-03-27 富士通株式会社 表示駆動装置及び表示駆動方法
US5684499A (en) * 1993-11-29 1997-11-04 Nec Corporation Method of driving plasma display panel having improved operational margin
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
JP3369395B2 (ja) * 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
KR100362432B1 (ko) * 1995-09-12 2003-01-29 삼성에스디아이 주식회사 플라즈마표시소자의구동방법
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3503727B2 (ja) * 1996-09-06 2004-03-08 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3033546B2 (ja) * 1997-01-28 2000-04-17 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP3517551B2 (ja) * 1997-04-16 2004-04-12 パイオニア株式会社 面放電型プラズマディスプレイパネルの駆動方法
JP3087840B2 (ja) * 1997-09-22 2000-09-11 日本電気株式会社 プラズマディスプレイの駆動方法

Also Published As

Publication number Publication date
KR20000029128A (ko) 2000-05-25
JP3175711B2 (ja) 2001-06-11
JP2000122602A (ja) 2000-04-28
US6140775A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
JP3424587B2 (ja) プラズマディスプレイパネルの駆動方法
KR100363042B1 (ko) 교류방전 메모리형 플라즈마 표시 패널의 구동방법
JP3033546B2 (ja) 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP3039500B2 (ja) プラズマディスプレイパネルの駆動方法
JP3556097B2 (ja) プラズマディスプレイパネル駆動方法
US6118416A (en) Method of controlling alternating current plasma display panel with positive priming discharge pulse and negative priming discharge pulse
JP3517551B2 (ja) 面放電型プラズマディスプレイパネルの駆動方法
JP3259766B2 (ja) プラズマディスプレイパネルの駆動方法
JP3570496B2 (ja) プラズマディスプレイパネルの駆動方法
US6243084B1 (en) Method for driving plasma display
JP2004191530A (ja) プラズマディスプレイパネルの駆動方法
JP4061927B2 (ja) プラズマディスプレイ装置
KR100739070B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2770847B2 (ja) プラズマディスプレイパネルの駆動方法
JP2007041597A (ja) プラズマディスプレイパネル駆動方法
JP3821832B2 (ja) プラズマディスプレイパネルの駆動方法
KR20030013561A (ko) 교류형 플라즈마 디스플레이 패널의 구동방법
KR100551013B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2900835B2 (ja) プラズマディスプレイパネルの駆動方法
KR100681024B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100521495B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100578848B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee