KR100360960B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100360960B1
KR100360960B1 KR1019990011971A KR19990011971A KR100360960B1 KR 100360960 B1 KR100360960 B1 KR 100360960B1 KR 1019990011971 A KR1019990011971 A KR 1019990011971A KR 19990011971 A KR19990011971 A KR 19990011971A KR 100360960 B1 KR100360960 B1 KR 100360960B1
Authority
KR
South Korea
Prior art keywords
film
impurity region
forming
semiconductor device
annealing
Prior art date
Application number
KR1019990011971A
Other languages
English (en)
Other versions
KR19990082992A (ko
Inventor
가와하라게이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990082992A publication Critical patent/KR19990082992A/ko
Application granted granted Critical
Publication of KR100360960B1 publication Critical patent/KR100360960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

소스/드레인으로 이루어지는 p+형 영역상에는 실리사이드막이 형성되어 있다. 실리콘 산화막은 실리사이드막을 노출시키는 콘택트 홀을 갖는다. 콘택트 홀을 통하여, p+형 영역에 B를 이온 주입한다. 실리사이드막 상에 Ti막을 형성한다. Ti막 형성후, 주입된 이온을 780 내지 900℃에서 어닐하여 소스/드레인을 구성하는 다른 p+형 영역을 형성한다.

Description

반도체 장치 제조 방법{Method of manufacturing a semiconductor device}
(산업상 이용분야)본 발명은 반도체 장치 제조 방법에 관한 것으로서, 보다 자세하게는 불순물 영역과 배선막을 전기적으로 접속하는 구조의 제조 방법에 관한 것이다.
(종래기술)전계 효과 트랜지스터의 소스/드레인과 상층의 배선막과의 전기적 접속은 일반적으로 콘택트 홀을 사용하여 행하여진다. 즉, 소스/드레인 상에 우선 층간 절연막을 형성하여, 층간 절연막을 선택적으로 에칭 제거하며, 소스/드레인을 노출시키는 콘택트 홀을 형성하고, 다음에 층간 절연막 및 콘택트 홀내에 배선막을 형성한다. 반도체 장치의 미세화 요청에 따라, 소스/드레인의 치수가 작게 되고 있다. 이 때문에, 콘택트 홀의 저면이 완전하게 소스/드레인의 위에 위치하지 않고 어긋나는 경우가 있다. 즉, 필드 산화막의 단부와 소스/드레인과의 경계 상에, 콘택트 홀이 위치하는 것이다. 콘택트 홀 형성을 위한 에칭에 따라서, 이 필드 산화막의 단부는 깎이며 실리콘 기판의 주표면이 노출되어 있다. 이 노출되어 있는 주표면과 배선막이 전기적으로 접속되면, 배선막으로부터의 전류가 실리콘 기판으로 누설되는 문제가 발생한다. 따라서, 콘택트 홀 형성 후, 콘택트 홀을 통해서 실리콘 기판의 주표면에 이온 주입을 하여, 소스/드레인과 적어도 일부가 겹치는 소스/드레인과 같은 도전형 불순물 영역을 형성하고 있다. 이러한 기술은 예를 들면 일본특허 공보 제(평) 6-204173호 공보에 개시되어 있다.
(발명의 요약)본 발명의 목적은 반도체 기판으로의 누설 전류의 값을 보다 확실하게 내릴 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 장치 제조 방법은 반도체 기판의 주표면에 제 1 도전형의 제 1 불순물 영역을 형성하는 공정과, 제 1 불순물 영역 위에 실리사이드막을 형성하는 공정과, 실리사이드막을 노출시키는 구멍부를 갖는 절연막을 주표면 위에 형성하는 공정과, 구멍부를 통해서 제 1 도전형의 이온을 주표면에 주입하여 제 1 불순물 영역과 적어도 일부가 겹치는 제 1 도전형의 제 2 불순물 영역을 형성하는 공정과, 제 2 불순물 영역을 780 내지 900℃에서 어닐하여 제 2 불순물 영역을 활성화하는 공정과, 절연막의 위 및 구멍부 내에 실리사이드막과 전기적으로 접속되는 배선막을 형성하는 공정을 포함한다.
본 발명의 발명자는 제 2 불순물 영역을 780 내지 900℃에서 어닐하면, 반도체 기판으로의 누설 전류의 값이, 그 온도 범위 이외의 어닐과 비교하여, 낮은 값이 되는 것을 실험에 의해 확인했다. 따라서, 본 발명에 의하면 반도체 기판으로의 누설 전류의 값을 보다 확실하게 내릴 수 있어 반도체 장치의 성능을 향상시킬 수 있다.
본 발명에 따른 반도체 장치 제조 방법은 제 1 불순물 영역을 형성하는 공정 전에 그 단부가 제 1 불순물 영역과 접하여, 제 1 불순물 영역을 다른 불순물 영역과 전기적으로 분리하는 소자 분리 절연막을 형성하는 공정을 구비하는 것이 바람직하다.
본 발명에 따른 반도체 장치 제조 방법은 구멍부가 소자 분리 절연막의 단부와 제 1 불순물 영역과의 경계 위에 위치하는 경우에 적용하는 것이 바람직하다.
제 1 도전형은 p형인 것이 바람직하다. 본 발명에 의하면 제 1 도전형이 n형보다도 p형 쪽이 반도체 기판으로의 누설 전류의 값을 효과적으로 내릴 수 있다. 특히, 제 2 불순물 영역을 850 내지 900℃에서 어닐하는 것이 바람직하다. 이것은 후에 설명한다. 제 1 도전형의 이온으로서는, B, BF2등이 있다. BF2의 이온 주입은, BF2를 10KeV 내지 50KeV, 5×1013atom/cm2내지 1×1015atom/cm2의 조건에서 이온 주입을 하며, 어닐은 10 내지 60초의 램프 어닐로 하는 것이 바람직하다. B의 이온 주입의 조건은 10KeV 내지 20KeV이다. 다른 조건은 BF2의 조건과 같다.
제 1 불순물 영역으로서는 예를 들면 전계 효과 트랜지스터의 소스/드레인이 있다.
본 발명에 따른 반도체 장치 제조 방법은 배선막을 형성하는 공정 전에 구멍부에서 노출하고 있는 실리사이드막 위에, 고융점 금속막을 형성하는 공정을 구비하는 것이 바람직하다. 고융점 금속막으로서는, Ti, TiN, TiW, TaN, Nb를 포함하는 것이 바람직하다. 고융점 금속막으로서 Ti막을 사용한 경우, 어닐을 질소 분위기로 하며, 고융점 금속막의 위에 TiN막을 형성하는 것이 바람직하다.
본 발명에 따른 반도체 장치 제조 방법은 고융점 금속막의 형성 후, 어닐을 실시하는 것이 바람직하다. 이것에 의하면, 실리사이드막(예를 들면, TiSi막)의 표면이 산화되지 않기 때문에 콘택트 저항을 저저항화할 수 있다.
또한, 어닐 후, 고융점 금속막을 형성해도 좋다. 이것에 의하면, 실리사이드막(예를 들면, TiSi막)의 표면이 산화되기 때문에 고융점 금속막의 형성 전에 산화층을 제거하는 처리가 필요하게 된다. 이러한 처리법으로서는 예를 들면 역 스패터링(RF 에칭)이 있다.
도 1은 본 발명에 따른 반도체 장치 제조 방법의 일 실시예의 제 1 공정도.
도 2는 본 발명에 따른 반도체 장치 제조 방법의 일 실시예의 제 2 공정도.
도 3은 본 발명에 따른 반도체 장치 제조 방법의 일 실시예의 제 3 공정도.
도 4는 본 발명에 따른 반도체 장치 제조 방법의 일 실시예의 제 4 공정도.
도 5는 본 발명에 따른 반도체 장치 제조 방법의 일 실시예의 제 5 공정도.
도 6은 콘택트 홀의 위치 관계를 설명하기 위한 반도체 장치의 부분 단면도.
도 7a 및 도 7b는 어닐 온도가 730℃, 이온 주입을 실시하지 않는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 8a 및 도 8b는 어닐 온도가 730℃, 이온 주입을 실시하는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 9a 및 도 9b는 어닐 온도가 780℃, 이온 주입을 실시하는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 10a 및 도 10b는 어닐 온도가 800℃, 이온 주입을 실시하는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 11a 및 도 11b는 어닐 온도가 850℃, 이온 주입을 실시하는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 12a 및 도 12b는 어닐 온도가 900℃, 이온 주입을 실시하는 경우에 있어서의 정션 누설의 값을 도시하는 그래프.
도 1 내지 도 6을 사용하여 본 발명에 따른 반도체 장치 제조 방법의 일 실시예를 설명한다. 도 1을 참조하여 반도체 기판의 일례인 실리콘 기판(10)의 주표면에 소자 분리 절연막의 일례인 필드 산화막(12, 14)을 간격을 두고 형성한다. 필드 산화막(12, 14)의 형성 방법으로서는, 예를 들면, LOCOS법이 있다. 필드 산화막(12)과 필드 산화막(14)과의 사이에 있는 실리콘 기판(10)의 주표면에 MOS 트랜지스터가 형성된다. 우선 실리콘 기판(10)의 주표면에 게이트 산화막(18)을 형성한다. 게이트 산화막(18)의 형성 방법으로서는 예를 들어, 열산화가 있다. 게이트 산화막(18)의 위에 폴리 실리콘막 또는 폴리 실리콘막과 실리사이드막을 적층한 구조의 막으로 이루어지는 게이트 전극(16)을 형성한다. 게이트 전극(16) 및 필드 산화막(12, 14)을 마스크로 하여, 실리콘 기판(10)에 BF2를 이온 주입하여, 게이트 전극(16)을 끼우도록 p-형 영역(20, 22)을 형성한다. 다음에 게이트 전극(16)의 측면에 실리콘 산화막으로 이루어지는 측벽 절연막(24, 26)을 형성한다. 측벽 절연막(24, 26)의 형성 방법으로서는 이하 방법을 예시할 수 있다. 우선, CVD법으로 게이트 전극(16)을 덮는 실리콘 산화막을 형성한다. 다음에, 이러한 실리콘 산화막을 반응성 이온 에칭을 사용하여 에칭한다. 이들의 공정에 의해 사이드 벽 절연막(24, 26)을 형성할 수가 있다.
사이드 벽 절연막(24, 26) 및 필드 산화막(12, 14)을 마스크로 하여, 실리콘 기판(10)에 BF2를 이온 주입하여 p+형 영역(28, 30)을 형성한다. 그리고 실리콘 기판(10)의 주표면에 예를 들면, Ti막을 스패터링에 의해 형성한다. 이 Ti막을 N2또는 불활성 가스 분위기에서 어닐함으로서 p+형 영역(28, 30) 상에 각각 티탄 실리사이드막(32, 34)을 형성한다.
도 2를 참조하여 실리콘 기판(10)의 주표면 전면에 예를 들어, CVD법을 사용하여 절연막의 일례인 실리콘 산화막(40)을 형성한다. 실리콘 산화막 대신에, PSG막, SOG막 또는 BPSG막의 한층막을 절연막으로 해도 되며, 실리콘 산화막, PSG막, SOG막 또는 BPSG막을 임의로 조합시킨 다층막을 절연막으로 해도 된다. 그리고, 실리콘 산화막(40)을 선택적으로 에칭 제거하여 티탄 실리사이드막(32)을 노출시키는 콘택트 홀(36) 및 티탄 실리사이드막(34)을 노출시키는 콘택트 홀(38)을 형성한다. 콘택트 홀(36, 38)이 구멍부의 일례이다. 콘택트 홀 형성시에 불가피하게 발생하는 마스크 어긋남으로 인해, 콘택트 홀(36)의 저면은 필드 산화막(12)의 단부와 p+형 영역(28)과의 경계 상에 위치하고 있다. 다음에, 콘택트 홀(36, 38)을 통해서 BF2를 실리콘 기판(10)의 주표면에 주입하여 불순물 영역(42, 44)을 형성한다.
도 3을 참조하여 실리콘 산화막(40)의 위 및 콘택트 홀(36, 38)의 위에 Ti막(46)을 형성한다. 다음에, 온도 780 내지 900℃의 조건에서, 불순물 영역(42, 44)을 어닐함으로서 도 4에 도시하는 바와 같이, 불순물 영역(42, 44)을 활성화시킨다. 이러한 활성화에 의해 p+형 영역(28)의 아래에는 새롭게 p+형 영역(48)이 형성되며, p+형 영역(30)의 아래에는 새롭게 p+형 영역(50)이 형성된다. 상기 어닐 분위기는 질소 분위기이다. 따라서, Ti막(46) 상에는 TiN막이 형성되어 있다.
도 5을 참조하여 Ti막(46)의 위에, 예를 들어, 스패터링법을 사용하여 알루미늄막을 형성하여 소정의 패터닝을 실시한다. 이에 따라서, 소스/드레인과 전기적으로 접속되는 알루미늄 배선(52, 54)이 형성된다. 또한 알루미늄 배선 대신에 알루미늄에 Cu 등을 혼합한 알루미늄 합금 배선을 사용해도 된다.
다음에 780 내지 900℃의 어닐이 반도체 기판으로의 누설 전류의 값을 내리는 데 효과적인 것을 실험 결과에 의해서 설명한다. 도 7a, 도 7b 내지 도 12a, 도 12b는 이러한 실험 결과를 나타내는 그래프이다. 정션 누설이란 소스/드레인과 반도체 기판과의 PN접합에 역 바이어스의 전압을 인가하였을 때에 흐르는 전류의 값이다. 여기서는, 소스/드레인이 N형인 경우는 소스/드레인에 +5V를 인가하여 반도체 기판을 0V로 하였다. 소스/드레인이 p형인 경우는 소스/드레인에 -5V를 인가하여 반도체 기판을 0V로 하였다. 거리란 도 6에 도시되는 바와 같이, 필드 산화막(12)의 단부(12a)의 위치를 기준, 즉 0으로 하여 콘택트 홀(36)의 단면(36a)이 기준으로부터 어느 정도 떨어져 있는지를 나타낸 것이다. 마이너스인 때는 단면(36a)이 필드 산화막(12)의 위에 위치하고 있는 것을 의미하며, 플러스인 때는, 콘택트 홀(36)이 완전하게 불순물 영역(29)의 위에 위치하고 있는 것을 의미한다. 불순물 영역(29)이 n형인 때, 이온 주입의 조건은 P, 50KeV, 5.00E13/㎠으로 하였다. 불순물 영역(29)이 p형인 때, 이온 주입의 조건은, BF2, 40KeV, 6.30E14/㎠로 하였다. 두께 8.5nm의 Ti막과 그 위에 위치하고 있는 두께 100nm의 TiN막으로 구성되는 막을 고융점 금속막으로서 사용하였다. Ti막 및 TiN막은 반응성 스패터링에 의해 형성되었다. 상기 실시예에서는 TiN막은 어닐로 형성한다고 설명하였다. 상기 실험에서는 TiN막을 반응성 스패터링에 의해 형성하였다. 어닐 분위기는 질소 분위기로 하였다. 불순물 영역(29) 상에는 실리사이드막이 형성되어 있다.
도 7a 및 도 7b는 어닐의 온도가 730℃의 결과를 나타내는 그래프이다. 단지, 이러한 경우만 이온 주입은 실시되지 않는다. 도 7a는 불순물 영역(29)이 n형이고 도 7b는 불순물 영역(29)이 p형인 경우를 나타내고 있다. 이하, 도 7a로 나타내는 그래프는 불순물 영역(29)이 n형인 경우를 나타내며, 도 7b로 나타내는 그래프는 불순물 영역(29)이 p형인 경우를 나타내고 있다. 도 8a 및 도 8b는 어닐온도가 730℃인 경우의 결과를 나타내는 그래프이며, 도 9a 및 도 9b는 어닐 온도가 78O℃인 경우의 결과를 나타내는 그래프이고, 도 10a 및 도 10b 어닐 온도가 800℃의 결과를 나타내는 그래프이며, 도 11a 및 도 11b는 어닐 온도가 850℃의 결과를 나타내는 그래프이고, 도 12a 및 도 12b는 어닐 온도가 900℃의 결과를 나타내는 그래프이다.
도 7 내지 도 12을 참조하여, 거리가 플러스인 경우는 콘택트 홀(36)이 불순물 영역(29)의 위에 완전하게 위치하므로, 어떤 경우라도 정션 누설의 값은 낮은 값으로 된다. 거리가 마이너스인 경우 정션 누설에 차이가 발생한다. 730℃와 그 이외의 온도의 경우를 비교하면, 730℃보다 높은 온도로 어닐한 경우의 쪽이 누설 전류의 값이 저하하는 것을 알았다. 불순물 영역이 p형일 때의 쪽이 n형일 때보다도 누설 전류의 값을 내릴 수 있다. 특히, 불순물 영역이 p형 중, 850 내지 900℃에서 어닐한 경우 이러한 효과가 크다.

Claims (12)

  1. 반도체 기판의 주표면에 제 1 도전형의 제 1 불순물 영역을 형성하는 공정과,
    상기 제 1 불순물 영역 위에, 실리사이드막을 형성하는 공정과,
    상기 실리사이드막을 노출시키는 구멍부를 갖는 절연막을 상기 주표면 위에 형성하는 공정과,
    상기 구멍부를 통해서, 제 1 도전형의 이온을 상기 주표면에 주입하여 상기 제 1 불순물 영역과 적어도 일부가 겹치는 제 1 도전형의 제 2 불순물 영역을 형성하는 공정과,
    상기 제 2 불순물 영역을 780 내지 900℃에서 어닐하여 상기 제 2 불순물 영역을 활성화하는 공정과,
    상기 절연막의 위 및 상기 구멍부내에 상기 실리사이드막과 전기적으로 접속되는 배선막을 형성하는 공정을 포함하는, 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 불순물 영역을 형성하는 공정 전에 그 단부가 상기 제 1 불순물 영역과 접하며, 상기 제 1 불순물 영역을 다른 불순물 영역과 전기적으로 분리하는 소자 분리 절연막을 형성하는 공정을 포함하는, 반도체 장치 제조 방법.
  3. 제 2 항에 있어서,
    상기 구멍부는 상기 소자 분리 절연막의 단부와 상기 제 1 불순물 영역과의 경계 위에 위치하는, 반도체 장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 배선막을 형성하는 공정 전에, 상기 구멍부에 있어서 노출하고 있는 상기 실리사이드막 위에 고융점 금속막을 형성하는 공정을 포함하는, 반도체 장치 제조 방법.
  5. 제 4 항에 있어서,
    상기 고융점 금속막은 Ti, TiN, TiW, TaN 및 Nb 중, 적어도 어느 하나를 포함하는, 반도체 장치 제조 방법.
  6. 제 4 항에 있어서,
    상기 어닐을 질소 분위기에서 행하는, 반도체 장치 제조 방법.
  7. 제 4 항에 있어서,
    상기 고융점 금속막의 형성 후, 상기 어닐을 행하는, 반도체 장치 제조 방법.
  8. 제 4 항에 있어서,
    상기 고융점 금속막 형성 전에, 상기 어닐을 행하는, 반도체 장치 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 1 불순물 영역은 소스/드레인을 포함하는, 반도체 장치 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 도전형은 p형인, 반도체 장치 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 도전형의 이온은 B 및 BF2중 적어도 어느 한쪽을 포함하는, 반도체 장치 제조 방법.
  12. 제 10 항에 있어서,
    상기 어닐 온도는 850 내지 900℃인, 반도체 장치 제조 방법.
KR1019990011971A 1998-04-07 1999-04-07 반도체 장치 제조 방법 KR100360960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-111480 1998-04-07
JP11148098A JP3353696B2 (ja) 1998-04-07 1998-04-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990082992A KR19990082992A (ko) 1999-11-25
KR100360960B1 true KR100360960B1 (ko) 2002-11-18

Family

ID=14562333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011971A KR100360960B1 (ko) 1998-04-07 1999-04-07 반도체 장치 제조 방법

Country Status (5)

Country Link
EP (1) EP0949669B1 (ko)
JP (1) JP3353696B2 (ko)
KR (1) KR100360960B1 (ko)
DE (1) DE69935631D1 (ko)
TW (1) TW552630B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091169A1 (en) * 2000-05-24 2001-11-29 Infineon Technologies North America Corp. Suppression of lateral dopant diffusion from source/drain regions of mosfets

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
US5144390A (en) * 1988-09-02 1992-09-01 Texas Instruments Incorporated Silicon-on insulator transistor with internal body node to source node connection
JPH05166798A (ja) * 1991-12-18 1993-07-02 Sony Corp 半導体装置の素子分離領域の形成方法
JPH06204173A (ja) * 1993-01-08 1994-07-22 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0949669B1 (en) 2007-03-28
TW552630B (en) 2003-09-11
DE69935631D1 (de) 2007-05-10
EP0949669A3 (en) 2000-08-30
KR19990082992A (ko) 1999-11-25
EP0949669A2 (en) 1999-10-13
JP3353696B2 (ja) 2002-12-03
JPH11297638A (ja) 1999-10-29

Similar Documents

Publication Publication Date Title
US5610099A (en) Process for fabricating transistors using composite nitride structure
KR100296004B1 (ko) 반도체장치및그제조방법
KR20010102168A (ko) 반도체 장치 제조 방법
KR100255412B1 (ko) 매립분리영역과 동일평면인 불순물영역에 개방된 콘택트홀을 갖는 반도체장치 및 그 제조방법
JPH01298765A (ja) 半導体装置及びその製造方法
US20070080404A1 (en) Semiconductor device
KR0139772B1 (ko) 반도체 집적회로 장치 및 그 제조방법
JP2001203349A (ja) 半導体装置およびその製造方法
KR19990088569A (ko) 핫캐리어내성이개선될수있고,실리사이드층이고신뢰성으로형성될수있는반도체장치및그제조방법
KR100236248B1 (ko) 반도체 장치와 그 제조 방법
US4517731A (en) Double polysilicon process for fabricating CMOS integrated circuits
US4381215A (en) Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
JP2019169682A (ja) 半導体装置及び半導体装置の製造方法
EP0513639A2 (en) Semiconductor field effect transistor device and fabrication thereof
JPH11340456A (ja) 半導体装置およびその製造方法
US5094980A (en) Method for providing a metal-semiconductor contact
KR19990007043A (ko) 엠 아이 에스형 전계 효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
KR100360960B1 (ko) 반도체 장치 제조 방법
KR20010001765A (ko) 반도체 소자 제조 방법
JPH06204173A (ja) 半導体装置の製造方法
JP2000106436A (ja) 半導体装置の製造方法
KR100365409B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20000000869A (ko) 반도체장치의 제조 방법
KR0172263B1 (ko) 반도체 소자의 제조방법
JPH10284438A (ja) 半導体集積回路及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee