KR100359726B1 - 클럭주기의 개수를 이용한 클럭 감시 장치 - Google Patents

클럭주기의 개수를 이용한 클럭 감시 장치 Download PDF

Info

Publication number
KR100359726B1
KR100359726B1 KR1019990052158A KR19990052158A KR100359726B1 KR 100359726 B1 KR100359726 B1 KR 100359726B1 KR 1019990052158 A KR1019990052158 A KR 1019990052158A KR 19990052158 A KR19990052158 A KR 19990052158A KR 100359726 B1 KR100359726 B1 KR 100359726B1
Authority
KR
South Korea
Prior art keywords
clock
frame pulse
reference frame
signal
parallel
Prior art date
Application number
KR1019990052158A
Other languages
English (en)
Other versions
KR20010047786A (ko
Inventor
문기동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990052158A priority Critical patent/KR100359726B1/ko
Publication of KR20010047786A publication Critical patent/KR20010047786A/ko
Application granted granted Critical
Publication of KR100359726B1 publication Critical patent/KR100359726B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭주기의 개수를 이용한 클럭 감시 장치를 제공하기 위한 것으로, 이러한 본 발명은 자체 생성한 클럭인 기준클럭을 수신하여 기준 프레임펄스 신호를 생성하는 기준 프레임펄스 생성부와; 상기 기준 프레임펄스 생성부에서 생성된 기준 프레임펄스 신호를 입력받고, 모니터링하고자 하는 클럭을 수신하여 분주시켜 병렬신호로써 출력하는 클럭분주부와; 상기 클럭분주부에서 병렬로 분주되어 출력되는 신호를 입력받아 미리 정해진 수만큼 카운트되는지를 비교하는 병렬클럭 비교부와; 상기 기준 프레임펄스 생성부의 클럭을 입력받고, 상기 병렬클럭 비교부에서 비교된 결과를 입력받아 저장한 다음 저장된 결과를 출력하는 래치부로 구성하여, 일정한 기준 클럭을 생성하여 클럭의 라이징 개수를 계산하여 비교함으로써 클럭이 유실되는 현상을 막고 일반적인 클럭 모니터 회로에서 측정할 수 없는 클럭의 주기가 작아지는 현상을 측정할 수 있게 되는 것이다.

Description

클럭주기의 개수를 이용한 클럭 감시 장치{Apparatus for clock monitoring by using counter of clock period}
본 발명은 클럭주기의 개수를 이용한 클럭 감시 장치에 관한 것으로, 특히일정한 기준 클럭을 생성하여 클럭의 라이징(Rising) 개수를 계산하여 비교함으로써 송신 및 수신 또는 이중화 절체시 발생할 수 있는 비정상적인 클럭을 감시하여 클럭이 유실되는 현상은 물론이고 일반적인 클럭 모니터 회로에서 측정할 수 없는 클럭의 주기가 작아지는 현상(즉, 클럭의 주파수가 높아지는 현상)을 측정하기에 적당하도록 한 클럭주기의 개수를 이용한 클럭 감시 장치에 관한 것이다.
일반적으로 클럭(Clock)은 동기를 취하기 위하여 사용되는 주기적인 신호로서, 시간을 측정하고 표시할 수 있게 한다.
따라서 본 발명은 클럭을 사용하고 클럭의 정상 유무를 판단하는 교환기와 컴퓨터 등의 모든 디지털 시스템 및 장치에 적용할 수 있다.
도1은 일반적인 클럭을 사용한 시스템의 클럭 감시를 보인 블록구성도이다.
이에 도시된 바와 같이, 참조번호 10은 망동기 또는 클럭생성장치이고, 20은 클럭 모니터링(Monitoring) 회로이며, 30은 일반적인 회로장치이다.
그래서 모든 디지털 장비 및 시스템에서는 클럭을 사용하여 회로장치(30)를 구동하게 된다. 그러므로 클럭은 회로의 구동에 적당하도록 항상 일정해야 하고 정상적이어야 한다. 이러한 클럭이 정상적으로 생성되고 송/수신되고 있는 지를 감시하기 위한 회로가 클럭 모니터링(감시) 회로(20)이다.
이에 따라 클럭생성장치(10)에서 송신한 클럭은 회로장치(30)와 클럭 모니터링 회로(20)에 동시에 입력되고, 그 출력결과를 클럭 모니터링 회로(20)에서 감시하여 회로장치(30)에 사용되는 클럭의 정상유무를 판단하도록 동작하게 된다.
종래의 클럭 모니터링 회로의 시험 구조는 반도체 제조업체에서 생산하는 상업용 클럭 모니터링 TTL(Transistor-Transistor Logic, 트랜지스터-트랜지스터 논리 회로) 소자를 이용한 74LS123, T4F123 등과 같은 74123 시리즈에 의해 구현되는데, 이러한 74123 시리즈는 도2에서와 같이, 기준 클럭을 입력으로 받아 플립플롭과 카운터의 특성을 이용하여 입력 클럭의 정상 유무를 판단하도록 동작하였다.
도2는 종래 클럭 감시 장치의 블록구성도이다.
이에 도시된 바와 같이, 감시하고자 하는 클럭을 입력받아 분주하고 래치하는 분주 및 래치부(21)와; 자체에서 생성된 기준클럭을 입력받고 상기 분주 및 래치부(21)에서 입력된 클럭을 입력받아 기준클럭의 기준시점에서 라이징 상태가 될 때부터 다음 라이징 상태가 될 때까지 기준클럭의 폭을 계산하여 카운트하는 카운터(22)와; 상기 기준클럭을 입력받아 위상 반전시키는 인버터(23)와; 상기 인버터(23)를 통해 기준클럭을 입력받고, 상기 카운터(22)에서 계수된 값을 입력받아, 입력된 클럭의 라이징이 기준클럭의 폭 내에서 있으면 입력된 클럭을 정상으로 판단하는 결과를 출력하는 디플립플롭(24)으로 구성된다.
여기서 라이징(Rising)이란 다음을 의미한다. 즉, 모든 클럭은 일정한 레벨과 주기의 "하이" 또는 "로우" 상태가 반복적으로 존재하며, "하이" 상태에서 "로우" 상태로의 천이(Transition)를 폴링(Falling)이라 하고, "로우" 상태에서 "하이" 상태로의 천이를 라이징(Rising)이라 한다.
그래서 자체 보드에서 생성시킨 기준클럭(REF_CLK)을 기준으로 하여 입력 클럭인 CLK_IN의 정상 유/무를 판단하게 된다.
따라서 기준클럭(REF_CLK)의 기준시점에서 라이징 상태가 될 때부터 다음 라이징 상태가 될 때까지 기준클럭의 폭을 계산한 후, 그 폭 내에 입력 클럭(CLK_IN)의 라이징이 올 경우 입력클럭(CLK_IN)을 정상으로 판단하고, 그 폭 내에 입력 클럭(CLK_IN)의 라이징이 오지 않을 경우에는 비정상으로 판단하여 클럭 모니터링을 수행하였다.
그러나 입력 클럭이 기준 클럭보다 주기가 작을 경우에는 입력 클럭을 전혀 감지하지 못하게 되며, 입력 클럭의 유실이 작을 경우에 클럭 알람을 감지하지 못하는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 일정한 기준 클럭을 생성하고 클럭의 라이징 개수를 계산하여 비교함으로써 송신 및 수신 또는 이중화 절체시 발생할 수 있는 비정상적인 클럭을 감시하여 데이터 클럭이 유실되는 현상은 물론이고 일반적인 클럭 모니터 회로에서 측정할 수 없는 클럭의 주기 또는 주파수가 작아지는 현상을 측정하는 클럭 감시 장치를 제공하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 클럭주기의 개수를 이용한 클럭 감시 장치는,
자체 생성한 클럭인 기준클럭을 수신하여 기준 프레임펄스 신호를 생성하는 기준 프레임펄스 생성부와; 상기 기준 프레임펄스 생성부에서 생성된 기준 프레임펄스 신호를 입력받고, 모니터링하고자 하는 클럭을 수신하여 분주시켜 병렬신호로써 출력하는 클럭분주부와; 상기 클럭분주부에서 병렬로 분주되어 출력되는 신호를 입력받아 미리 정해진 수만큼 카운트되는지를 비교하는 병렬클럭 비교부와; 상기 기준 프레임펄스 생성부의 클럭을 입력받고, 상기 병렬클럭 비교부에서 비교된 결과를 입력받아 저장한 다음 저장된 결과를 출력하는 래치부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 일반적인 클럭을 사용한 시스템의 클럭 감시를 보인 블록구성도이고,
도2는 종래 클럭 감시 장치의 블록구성도이며,
도3은 본 발명에 의한 클럭주기의 개수를 이용한 클럭 감시 장치의 블록구성도이고,
도4는 도3의 상세블록도이며,
도5는 도4에서의 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 기준프레임펄스 생성부 40 : 클럭분주부
50 : 병렬 클럭비교부 60 : 래치부
이하, 상기와 같은 본 발명 클럭주기의 개수를 이용한 클럭 감시 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도3은 본 발명에 의한 클럭주기의 개수를 이용한 클럭 감시 장치의 블록구성도이고, 도4는 도3의 상세블록도이다.
이에 도시된 바와 같이, 자체 생성한 클럭인 기준클럭(REF_CLK)을 수신하여 기준 프레임펄스(REF_FP, Reference Frame Pulse) 신호를 생성하는 기준 프레임펄스 생성부(30)와; 상기 기준 프레임펄스 생성부(30)에서 생성된 기준 프레임펄스 신호를 입력받고, 모니터링하고자 하는 클럭(CLK_IN)을 수신하여 분주시켜 병렬신호를 출력하는 클럭분주부(40)와; 상기 클럭분주부(40)에서 출력된 병렬로 분주된 신호를 입력받아 미리 정해진 수만큼 카운트되는지를 비교하는 병렬클럭 비교부(50)와; 상기 기준 프레임펄스 생성부(30)의 클럭을 입력받고, 상기 병렬클럭 비교부(50)에서 비교된 결과를 입력받아 저장한 다음 저장된 결과를 출력하는 래치부(60)로 구성된다.
상기에서 기준 프레임펄스 생성부(30)는, 상기 클럭분주부(40)에 입력되는클럭(CLK_IN)의 주파수 보다 배수인 주파수를 선택하여 기준클럭(REF_CLK)으로 입력받는다.
상기에서 기준 프레임펄스 생성부(30)는, 프레임펄스의 기준간격을 상기 클럭분주부(40)에 입력되는 클럭의 한 주기의 폭과 같도록 설정하여 기준 프레임펄스 신호로써 출력한다.
이와 같이 구성된 본 발명에 의한 클럭주기의 개수를 이용한 클럭 감시 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 기준 프레임펄스 생성부(30)에서는 기준 클럭인 REF_CLK를 수신한다. 이때 REF_CLK는 자체 오실레이터에서 생성시킨 클럭이며, CLK_IN 주파수의 배수인 주파수를 선택한다. 예를 들어 입력된 CLK_IN이 16.384MHz이면, 기준클럭인 REF_CLK는 32.768MHz를 입력받는다.
그리고 기준 프레임펄스 생성부(30)에서 수신한 REF_CLK를 도5도의 타이밍도에서와 같이, 모니터링하고자 하는 클럭인 CLK_IN의 타이밍과 같은 주기의 프레임 펄스를 생성시킨다. 이때 도5에서 프레임펄스의 기준간격인 "가"와 입력클럭(CLK_IN)의 한 주기의 폭은 반드시 같아야 한다.
그래서 기준 프레임펄스 생성부(30)의 출력신호인 REF_FP는 클럭분주부(40)의 Counter1(41), Counter2(42)의 LDN(Load) 신호로 입력한다.
이때 Counter1(41)의 초기 카운트 값은 "0"으로 세팅하고, 병렬클럭 비교부(50) 내의 비교기의 B0, B1, B2, B3의 값을 "F(hex)"로 세팅한다.Counter1(41)은 REF_FP가 입력되면 "0"부터 "F" 까지 16진 UP 카운터로 동작하게 된다.
여기서 16진 UP 카운터란 다음을 의미한다. 즉, 클럭이 입력되면 출력이 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F의 형태로 증가하는 경우에 UP 카운터라 하고, 반대로 F, E, D, C, ……, 3, 2, 1, 0의 형태로 감소하면 DOWN 카운터라고 한다.
또한 클럭분주부(40) 내의 Counter1(41)은 카운트수를 16개로 한정한 것으로, Counter2(42)를 추가하여 사용하면 카운트수를 128개로 할 수 있게 된다. 즉, 입력된 클럭에 대한 모니터링에서 클럭분주부(40) 내의 카운트수만 확장하면 얼마든지 많은 수의 클럭도 카운트하게 되는 것이다. 도4에 의한 실시예에서는 최대 카운트 수를 16개로 한정할 경우를 설명한 것으로, Counter2(42)의 QA에서 출력되는 Q4는 사용하지 않는다.
그리고 Counter(41)의 "LDN" 값인 REF_FP가 도5와 같이 주기적으로 입력되면, 병렬클럭 비교부(50)에서 이를 순차적으로 비교하고 있다가, QA, QB, QC, QD의 값이 "F(hex)"가 되면, "L_CNT"가 "로우"가 되어 정상상태를 나타내고, 이외의 값이면, "L_CNT" 신호가 "하이"가 된다. 이 출력은 "/REF_FP" 신호의 라이징에 의해 래치되어 클럭 모니터링 결과인 결과값을 출력한다. 이 결과값은 항상 "하이" 또는 "로우"이며, 정상 또는 비정상 상태를 나타내게 되는 것이다.
그래서 병렬클럭 비교부(50)는 A0, A1, A2, A3과 B0, B1, B2, B3을 비교하게 되는데, B0~B3은 Vcc에 연결되어 있기 때문에 B에 입력되는 값은 항상 "하이" 상태가 되어 "1"인 상태가 된다. 이에 따라 A0~A3도 모두 "1" 인 상태, 즉 A0도 "1",A1도 "1", A2도 "1", A3도 "1"이 되면, "1111"이 되어 16진수로는 "F(hex)"가 된다. 따라서 A0~A3이 전부 "1"인 구간에서 "E_CNT"는 "로우" 상태가 된다. 이에 따라 정상적인 클럭이면 "L_CNT"와 "E_CNT"가 로우가 되고, 비정상적이면 하이인 상태가 된다. "U_CNT"는 이와 반대의 상태를 출력하게 된다.
이처럼 본 발명은 일정한 기준 클럭을 생성하여 클럭의 라이징 개수를 계산하여 비교함으로써 비정상적인 클럭을 감시하여 클럭이 유실되는 현상은 물론이고 일반적인 클럭 모니터 회로에서 측정할 수 없는 클럭의 주기가 작아지는 현상도 측정하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 클럭주기의 개수를 이용한 클럭 감시 장치는 클럭 유실현상은 물론 종래의 장치에서는 감지할 수 없었던 클럭의 글리치(Glitch, 신호라인 사이에서 간섭 등으로 인해 발생하는 비정상적인 신호인 잡음펄스) 등에 의한 주파수 증가에 의한 불량까지 감지할 수 있으므로, 시스템의 유지보수를 더욱 신뢰성있게 수행할 수 있고, 클럭 모니터링 부분은 PLD(Programmable Logic Device, 프로그램 가능 논리 장치) 내에서 도4의 형태로그대로 디자인할 수 있는 효과가 있게 된다.

Claims (3)

  1. 자체 생성한 클럭인 기준클럭을 수신하여 기준 프레임펄스 신호를 생성하는 기준 프레임펄스 생성부와;
    상기 기준 프레임펄스 생성부에서 생성된 기준 프레임펄스 신호를 입력받고, 모니터링하고자 하는 클럭을 수신하여 분주시켜 병렬신호로써 출력하는 클럭분주부와;
    상기 클럭분주부에서 병렬로 분주되어 출력되는 신호를 입력받아 미리 정해진 수만큼 카운트되는지를 비교하는 병렬클럭 비교부와;
    상기 기준 프레임펄스 생성부의 클럭을 입력받고, 상기 병렬클럭 비교부에서 비교된 결과를 입력받아 저장한 다음 저장된 결과를 출력하는 래치부로 이루어져 구성되는 것을 특징으로 하는 클럭주기의 개수를 이용한 클럭 감시 장치.
  2. 제1항에 있어서, 상기 기준 프레임펄스 생성부는,
    상기 클럭분주부에 입력되는 클럭의 주파수 보다 배수인 주파수를 선택하여 기준클럭으로 입력받는 것을 특징으로 하는 클럭주기의 개수를 이용한 클럭 감시 장치.
  3. 제1항에 있어서, 상기 기준 프레임펄스 생성부는,
    프레임펄스의 기준간격을 상기 클럭분주부에 입력되는 클럭의 한 주기 폭과 같도록 설정하여 기준 프레임펄스 신호로써 출력하는 것을 특징으로 하는 클럭주기의 개수를 이용한 클럭 감시 장치.
KR1019990052158A 1999-11-23 1999-11-23 클럭주기의 개수를 이용한 클럭 감시 장치 KR100359726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052158A KR100359726B1 (ko) 1999-11-23 1999-11-23 클럭주기의 개수를 이용한 클럭 감시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052158A KR100359726B1 (ko) 1999-11-23 1999-11-23 클럭주기의 개수를 이용한 클럭 감시 장치

Publications (2)

Publication Number Publication Date
KR20010047786A KR20010047786A (ko) 2001-06-15
KR100359726B1 true KR100359726B1 (ko) 2002-11-04

Family

ID=19621378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052158A KR100359726B1 (ko) 1999-11-23 1999-11-23 클럭주기의 개수를 이용한 클럭 감시 장치

Country Status (1)

Country Link
KR (1) KR100359726B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63101917A (ja) * 1986-10-20 1988-05-06 Kyosan Electric Mfg Co Ltd 制御装置のクロツクパルス監視方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63101917A (ja) * 1986-10-20 1988-05-06 Kyosan Electric Mfg Co Ltd 制御装置のクロツクパルス監視方法

Also Published As

Publication number Publication date
KR20010047786A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
US7391240B2 (en) Clock anomaly detection circuit and clock anomaly detection method
US5097490A (en) Apparatus and method for improving the resolution with which a test signal is counted
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
US6316929B1 (en) Frequency measurement test circuit and semiconductor integrated circuit having the same
KR100359726B1 (ko) 클럭주기의 개수를 이용한 클럭 감시 장치
CN116131821A (zh) 一种高精度延迟时钟校准电路及芯片
JP4819707B2 (ja) 冗長演算システムよび演算部
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
EP0880707B1 (en) Phase- and frequency detector
US7106116B2 (en) Pulse duty deterioration detection circuit
KR100221496B1 (ko) 동기상태 감시회로
US6693845B2 (en) Semiconductor device having PLL-circuit
JPH04306930A (ja) クロック異常検出器
KR19990060348A (ko) 자체클럭을 이용한 클럭 감시회로
JP2724781B2 (ja) 誤り率検出回路
KR100463846B1 (ko) 교환 시스템의 클럭 모니터링 장치
US20220099737A1 (en) Electronic circuit for online monitoring a clock signal
KR200334102Y1 (ko) 쉬프트레지스터를이용한클럭감시회로
KR960010757B1 (ko) 클럭 감시 장치
KR100208295B1 (ko) 클럭 감시장치
JP2970690B2 (ja) 同期制御回路
KR100228380B1 (ko) 그레이 카운터를 이용한 주파수 차이 검출장치
KR100369330B1 (ko) 동기 회로 안정화 구동 장치
JPH10145340A (ja) 回線品質監視回路
KR940002522B1 (ko) 디지탈 분주 확인 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee